JP3069468B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3069468B2 JP3069468B2 JP16596093A JP16596093A JP3069468B2 JP 3069468 B2 JP3069468 B2 JP 3069468B2 JP 16596093 A JP16596093 A JP 16596093A JP 16596093 A JP16596093 A JP 16596093A JP 3069468 B2 JP3069468 B2 JP 3069468B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- insulating film
- wiring
- etching
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ構造を有する半
導体装置の配線間を接続する接続構造及びその製造方法
に関するものである。
導体装置の配線間を接続する接続構造及びその製造方法
に関するものである。
【０００２】
【従来の技術】近年、半導体装置の高集積化が著しく進
み、それに伴なって回路の微細化はもとより、配線にお
いてもその微細化及び多層化が進んでいる。ＩＣやＬＳ
Ｉなどの半導体装置、特に、ゲート電極を有するＭＯＳ
構造を有する半導体装置において、その電極は、層間絶
縁膜を介して上層に形成されたＡｌ配線や高融点金属配
線などに引き出されている。これらの配線は、さらにそ
の上の層間絶縁膜を介して上層の幾つかの配線と電気的
に接続される。図８及び図９を参照して従来の配線間の
電気的接続について説明する。この従来例において、層
間絶縁膜には、例えば、プラズマＣＶＤ法によりＳｉＯ
2 膜を用いる。シリコン半導体基板１主面には、ＳｉＯ
2 膜などからなるフィールド酸化膜２が形成されてい
る。半導体基板１のフィールド酸化膜２が形成されてい
ない表面領域には、Ｐウエルなどのウエル領域１１が形
成されている。このウエル領域１１の上に薄いシリコン
酸化膜などのゲート酸化膜３が形成され、その上にフィ
ールド酸化膜にも延在しているポリシリコンなどのゲー
ト電極４が形成されている。このゲート電極４を被覆す
る様に、ＣＶＤＳｉＯ2 などからなる層間絶縁膜である
第１の絶縁膜５が形成され、さらに、この絶縁膜は平坦
化される。
み、それに伴なって回路の微細化はもとより、配線にお
いてもその微細化及び多層化が進んでいる。ＩＣやＬＳ
Ｉなどの半導体装置、特に、ゲート電極を有するＭＯＳ
構造を有する半導体装置において、その電極は、層間絶
縁膜を介して上層に形成されたＡｌ配線や高融点金属配
線などに引き出されている。これらの配線は、さらにそ
の上の層間絶縁膜を介して上層の幾つかの配線と電気的
に接続される。図８及び図９を参照して従来の配線間の
電気的接続について説明する。この従来例において、層
間絶縁膜には、例えば、プラズマＣＶＤ法によりＳｉＯ
2 膜を用いる。シリコン半導体基板１主面には、ＳｉＯ
2 膜などからなるフィールド酸化膜２が形成されてい
る。半導体基板１のフィールド酸化膜２が形成されてい
ない表面領域には、Ｐウエルなどのウエル領域１１が形
成されている。このウエル領域１１の上に薄いシリコン
酸化膜などのゲート酸化膜３が形成され、その上にフィ
ールド酸化膜にも延在しているポリシリコンなどのゲー
ト電極４が形成されている。このゲート電極４を被覆す
る様に、ＣＶＤＳｉＯ2 などからなる層間絶縁膜である
第１の絶縁膜５が形成され、さらに、この絶縁膜は平坦
化される。
【０００３】平坦化された第１の絶縁膜５の上にパター
ニングされた第１層目のアルミニウム配線（以下、第１
Ａｌ配線という）６が形成される。第１Ａｌ配線６は、
第１の絶縁膜５に形成したコンタクト孔５１を介してゲ
ート電極４と電気的に接続されている。第１Ａｌ配線６
は、例えば、ＣＶＤＳｉＯ2 などからなる第２の絶縁膜
７により被覆される。この第２の絶縁膜７は平坦化さ
れ、その上にフォトレジスト８が形成されている。フォ
トレジスト８は、露光及び現像され、即ち、パターニン
グされて、第２の絶縁膜７が露出するように開口部が形
成される。このパターニングされたフォトレジスト８を
用いて第２の絶縁膜７をＲＩＥ（ReactiveIon Etchin
g）によりエッチングし、第１Ａｌ配線６を露出するよ
うに第２の絶縁膜７に開口部を形成する。第１Ａｌ配線
６の大きな電流が流れる配線部分にはその大きさに合わ
せて大きな断面積の開口部７１が設けられ、小さな電流
が流れる配線部分には、小さな断面積の開口部７２が設
けられる。ついで、このフォトレジスト８は除去され、
その後この平坦化され、開口部の形成された第２の絶縁
膜７の上にパタ−ニングされた第２層目のアルミニウム
配線（以下、第２Ａｌ配線という）９が形成される。絶
縁膜７の開口部７１、７２の底部に露出しているＡｌ配
線６も多少は、ＲＩＥによってエッチングされる。エッ
チング速度が小さいので大きい影響はないが、この配線
の前記開口部の底部にある表面部分は、他の表面部分よ
り低くなっている。
ニングされた第１層目のアルミニウム配線（以下、第１
Ａｌ配線という）６が形成される。第１Ａｌ配線６は、
第１の絶縁膜５に形成したコンタクト孔５１を介してゲ
ート電極４と電気的に接続されている。第１Ａｌ配線６
は、例えば、ＣＶＤＳｉＯ2 などからなる第２の絶縁膜
７により被覆される。この第２の絶縁膜７は平坦化さ
れ、その上にフォトレジスト８が形成されている。フォ
トレジスト８は、露光及び現像され、即ち、パターニン
グされて、第２の絶縁膜７が露出するように開口部が形
成される。このパターニングされたフォトレジスト８を
用いて第２の絶縁膜７をＲＩＥ（ReactiveIon Etchin
g）によりエッチングし、第１Ａｌ配線６を露出するよ
うに第２の絶縁膜７に開口部を形成する。第１Ａｌ配線
６の大きな電流が流れる配線部分にはその大きさに合わ
せて大きな断面積の開口部７１が設けられ、小さな電流
が流れる配線部分には、小さな断面積の開口部７２が設
けられる。ついで、このフォトレジスト８は除去され、
その後この平坦化され、開口部の形成された第２の絶縁
膜７の上にパタ−ニングされた第２層目のアルミニウム
配線（以下、第２Ａｌ配線という）９が形成される。絶
縁膜７の開口部７１、７２の底部に露出しているＡｌ配
線６も多少は、ＲＩＥによってエッチングされる。エッ
チング速度が小さいので大きい影響はないが、この配線
の前記開口部の底部にある表面部分は、他の表面部分よ
り低くなっている。
【０００４】
【発明が解決しようとする課題】素子の微細化によりＬ
ＳＩなどの半導体装置の性能が向上し、より高速のより
多くの素子が１チップ上に搭載できるようになった。こ
の様な高性能の半導体装置を製造するためにエッチング
は重要な技術である。多結晶シリコン膜やＳｉＯ2 膜を
エッチングし、所望のパターンを形成するには、高精度
のエッチングが必要である。最近は、従来から行われて
いた溶液中でのウエットエッチングに加えて、高精度加
工の必要性からハロゲンや酸素を含むガス放電を利用し
たプラズマエッチングやＲＩＥなどのドライエッチング
も利用されている。ＲＩＥは、高精度にエッチングされ
る上、工程も単純化されるので、このエッチング法の利
用は高密度の半導体装置を製造する上で重要な技術にな
っている。ＳｉＯ2 膜をエッチングするには、例えば、
弗化炭素系ガスを用いる。前記第２の絶縁膜に対するＲ
ＩＥ処理によってここで用いたイオンがチャージし、ゲ
ート酸化膜の上下に電位差を生じさせる。そして、ゲー
ト酸化膜中を電子がキャリアトラップすることにより、
半導体装置のＭＯＳトランジスタがしきい値電圧Ｖth変
動を起こし、最悪の場合ゲート酸化膜が破壊され、半導
体装置のプロセス及びその信頼性が大きな問題となる。
ＳＩなどの半導体装置の性能が向上し、より高速のより
多くの素子が１チップ上に搭載できるようになった。こ
の様な高性能の半導体装置を製造するためにエッチング
は重要な技術である。多結晶シリコン膜やＳｉＯ2 膜を
エッチングし、所望のパターンを形成するには、高精度
のエッチングが必要である。最近は、従来から行われて
いた溶液中でのウエットエッチングに加えて、高精度加
工の必要性からハロゲンや酸素を含むガス放電を利用し
たプラズマエッチングやＲＩＥなどのドライエッチング
も利用されている。ＲＩＥは、高精度にエッチングされ
る上、工程も単純化されるので、このエッチング法の利
用は高密度の半導体装置を製造する上で重要な技術にな
っている。ＳｉＯ2 膜をエッチングするには、例えば、
弗化炭素系ガスを用いる。前記第２の絶縁膜に対するＲ
ＩＥ処理によってここで用いたイオンがチャージし、ゲ
ート酸化膜の上下に電位差を生じさせる。そして、ゲー
ト酸化膜中を電子がキャリアトラップすることにより、
半導体装置のＭＯＳトランジスタがしきい値電圧Ｖth変
動を起こし、最悪の場合ゲート酸化膜が破壊され、半導
体装置のプロセス及びその信頼性が大きな問題となる。
【０００５】このＲＩＥにより発生した電荷がゲート電
極へ行かないように第１Ａｌ配線にダイオードなどの保
護素子を形成することが可能であるが、電荷の影響が大
きくなるにしたがって、もともとは無いのが好ましい保
護素子も大きくしなければならず、その存在は、半導体
装置の高集積化、微細化への阻害要因になっていた。こ
のＲＩＥによるゲート破壊現象は、半導体装置の微細化
が進むに連れて目立つようになり、とくに、ゲート酸化
膜膜厚が４５０〜５００オングストロ−ム程度以下にそ
の薄膜化が進むと少しの電荷量で破壊が生ずるようにな
る。本発明は、このような事情によりなされたものであ
り、半導体装置の製造において、絶縁膜をＲＩＥを用い
てエッチングしてもゲート酸化膜がＲＩＥイオンによっ
て破壊されず、絶縁膜の開口部が正確に形成される半導
体装置の製造方法を提供することを目的にしている。
極へ行かないように第１Ａｌ配線にダイオードなどの保
護素子を形成することが可能であるが、電荷の影響が大
きくなるにしたがって、もともとは無いのが好ましい保
護素子も大きくしなければならず、その存在は、半導体
装置の高集積化、微細化への阻害要因になっていた。こ
のＲＩＥによるゲート破壊現象は、半導体装置の微細化
が進むに連れて目立つようになり、とくに、ゲート酸化
膜膜厚が４５０〜５００オングストロ−ム程度以下にそ
の薄膜化が進むと少しの電荷量で破壊が生ずるようにな
る。本発明は、このような事情によりなされたものであ
り、半導体装置の製造において、絶縁膜をＲＩＥを用い
てエッチングしてもゲート酸化膜がＲＩＥイオンによっ
て破壊されず、絶縁膜の開口部が正確に形成される半導
体装置の製造方法を提供することを目的にしている。
【０００６】
【課題を解決するための手段】本発明は、ゲート電極に
電気的に接続されている下層の配線上の絶縁膜に開口部
をＲＩＥにより形成し、上層の配線と前記下層の配線を
この開口部を介して接続する工程において、絶縁膜に形
成された開口部は、部分的にＲＩＥにより小さい底面積
を開口してからウエットエッチングを用いて残りの部分
を開口することを特徴としている。
電気的に接続されている下層の配線上の絶縁膜に開口部
をＲＩＥにより形成し、上層の配線と前記下層の配線を
この開口部を介して接続する工程において、絶縁膜に形
成された開口部は、部分的にＲＩＥにより小さい底面積
を開口してからウエットエッチングを用いて残りの部分
を開口することを特徴としている。
【０００７】すなわち、本発明の半導体装置の製造方法
は、ゲート酸化膜及びこのゲート酸化膜上にゲート電極
が形成された半導体基板上にこのゲート電極と電気的に
接続された下層の金属配線層を形成する工程と、前記下
層の金属配線層を被覆するように前記半導体基板上に絶
縁膜を形成する工程と、前記絶縁膜を反応性イオンエッ
チングによりエッチングを行って開口部形成領域の周辺
部分を開口する工程と、前記周辺部分を開口してから、
前記開口部形成領域の中心部分をウエットエッチングに
よりエッチングして開口部を形成する工程と、前記絶縁
膜上及びその前記開口部内に上層の金属配線層を形成し
て、この上層の金属配線層を前記開口部を介して前記下
層の金属配線層と電気的に接続させる工程とを具備し、
前記絶縁膜の前記開口部形成領域の周辺部分に前記反応
性イオンエッチングにより形成された開口は、前記絶縁
膜の前記開口部形成領域の中央部分を完全に取囲むよう
に形成されてることを特徴としている。前記ウエットエ
ッチングを行う工程において所定のパターンを有するフ
ォトレジストを用い、このフォトレジストは、前記絶縁
膜の前記開口部形成領域の周辺部分に前記反応性イオン
エッチングにより形成された開口に充填するようにして
も良い。
は、ゲート酸化膜及びこのゲート酸化膜上にゲート電極
が形成された半導体基板上にこのゲート電極と電気的に
接続された下層の金属配線層を形成する工程と、前記下
層の金属配線層を被覆するように前記半導体基板上に絶
縁膜を形成する工程と、前記絶縁膜を反応性イオンエッ
チングによりエッチングを行って開口部形成領域の周辺
部分を開口する工程と、前記周辺部分を開口してから、
前記開口部形成領域の中心部分をウエットエッチングに
よりエッチングして開口部を形成する工程と、前記絶縁
膜上及びその前記開口部内に上層の金属配線層を形成し
て、この上層の金属配線層を前記開口部を介して前記下
層の金属配線層と電気的に接続させる工程とを具備し、
前記絶縁膜の前記開口部形成領域の周辺部分に前記反応
性イオンエッチングにより形成された開口は、前記絶縁
膜の前記開口部形成領域の中央部分を完全に取囲むよう
に形成されてることを特徴としている。前記ウエットエ
ッチングを行う工程において所定のパターンを有するフ
ォトレジストを用い、このフォトレジストは、前記絶縁
膜の前記開口部形成領域の周辺部分に前記反応性イオン
エッチングにより形成された開口に充填するようにして
も良い。
【０００８】
【作用】開口部形成工程において両エッチングを併用す
ることにより、電荷の蓄積を少なくすることができると
ともに開口部を高精度に形成することができる。また、
種類の異なる反応性イオンエッチング及びウエットエッ
チングを併用するので下層の配線と上層の配線との接触
面に凹凸が生じて両配線の接合強度が向上するようにな
る。
ることにより、電荷の蓄積を少なくすることができると
ともに開口部を高精度に形成することができる。また、
種類の異なる反応性イオンエッチング及びウエットエッ
チングを併用するので下層の配線と上層の配線との接触
面に凹凸が生じて両配線の接合強度が向上するようにな
る。
【０００９】
【実施例】以下、図面を参照して本発明の実施例を説明
する。まず、図１乃至図５を参照して第１の実施例を説
明する。図１は、半導体装置の断面図及びその開口部部
分の平面図であり、図２乃至図５は、その製造工程断面
図である。半導体基板には、ｎ型シリコンを用い、その
半導体基板１の主面には、ＳｉＯ2 膜などからなるフィ
ールド酸化膜２が形成されており、半導体基板１のフィ
ールド酸化膜２が形成されていない表面領域には、Ｐウ
エルなどのウエル領域１１が形成されている。このウエ
ル領域１１の上に薄いシリコン酸化膜などのゲート酸化
膜３が形成され、その上にフィールド酸化膜２上に延在
しているポリシリコンなどのゲート電極４が形成されて
いる。このゲート電極４を被覆する様にＣＶＤＳｉＯ2
などからなる層間絶縁膜である第１の絶縁膜５が形成さ
れている。この第１の絶縁膜５の上にパターニングされ
た第１Ａｌ配線６が形成される第１Ａｌ配線６は、第１
の絶縁膜５に形成されたコンタクト孔５１を介してゲー
ト電極４と電気的に接続されている。第１Ａｌ配線６
は、例えば、ＳｉＯ2などからなる第２の絶縁膜７によ
り被覆される。第１Ａｌ配線６は、例えば、ＣＶＤＳｉ
Ｏ2 などからなる第２の絶縁膜７により被覆されてい
る。第２の絶縁膜７が露出するように開口部が形成され
ている。
する。まず、図１乃至図５を参照して第１の実施例を説
明する。図１は、半導体装置の断面図及びその開口部部
分の平面図であり、図２乃至図５は、その製造工程断面
図である。半導体基板には、ｎ型シリコンを用い、その
半導体基板１の主面には、ＳｉＯ2 膜などからなるフィ
ールド酸化膜２が形成されており、半導体基板１のフィ
ールド酸化膜２が形成されていない表面領域には、Ｐウ
エルなどのウエル領域１１が形成されている。このウエ
ル領域１１の上に薄いシリコン酸化膜などのゲート酸化
膜３が形成され、その上にフィールド酸化膜２上に延在
しているポリシリコンなどのゲート電極４が形成されて
いる。このゲート電極４を被覆する様にＣＶＤＳｉＯ2
などからなる層間絶縁膜である第１の絶縁膜５が形成さ
れている。この第１の絶縁膜５の上にパターニングされ
た第１Ａｌ配線６が形成される第１Ａｌ配線６は、第１
の絶縁膜５に形成されたコンタクト孔５１を介してゲー
ト電極４と電気的に接続されている。第１Ａｌ配線６
は、例えば、ＳｉＯ2などからなる第２の絶縁膜７によ
り被覆される。第１Ａｌ配線６は、例えば、ＣＶＤＳｉ
Ｏ2 などからなる第２の絶縁膜７により被覆されてい
る。第２の絶縁膜７が露出するように開口部が形成され
ている。
【００１０】すなわち、第１Ａｌ配線６を露出するよう
に第２の絶縁膜７に開口部を形成する。第１Ａｌ配線６
の大きな電流が流れる配線部分には、その大きさに合わ
せて大きな断面積の開口部７１が設けられ小さな電流が
流れる配線部分には、小さな断面積の開口部７２が設け
られる。断面積の小さい方の開口部７２の底面は、ＲＩ
Ｅによるエッチング処理を受けてほぼ平坦になってい
る。一方、断面積の大きい方の開口部７１の底面は、そ
の周辺は深くなっており、したがって、その中央部分
は、凸部７３が形成されており、全体的には凹凸になっ
ている。開口部の形成された第２の絶縁膜７の上にパタ
−ニングされた第２Ａｌ配線９が形成されている。この
第２Ａｌ配線９は、第２の絶縁膜７の開口部を通して第
１Ａｌ配線６と電気的に接続されている。前記開口部７
１の底面は、凹凸になっているので、配線間の接触面積
は、底面が平坦の場合より大きくその結合力が大きくな
っている。この開口部には、上層の第２Ａｌ配線９が充
填されていなくてもよく、例えば、配線間を接続する接
続配線を充填させることもできる。この断面積の大きい
開口部７１の底面に凹凸が有るのは、絶縁膜７に対する
エッチングの方法が異なるからであり、この開口部は、
ＲＩＥとウエットエッチングとで形成される。ウエット
エッチングは、Ａｌ配線を殆どエッチングしないがＲＩ
ＥはＡｌに対するエッチング効果が多少はあるので、開
口部７１のＲＩＥ部分は、ウエットエッチング部分より
深くなっている。
に第２の絶縁膜７に開口部を形成する。第１Ａｌ配線６
の大きな電流が流れる配線部分には、その大きさに合わ
せて大きな断面積の開口部７１が設けられ小さな電流が
流れる配線部分には、小さな断面積の開口部７２が設け
られる。断面積の小さい方の開口部７２の底面は、ＲＩ
Ｅによるエッチング処理を受けてほぼ平坦になってい
る。一方、断面積の大きい方の開口部７１の底面は、そ
の周辺は深くなっており、したがって、その中央部分
は、凸部７３が形成されており、全体的には凹凸になっ
ている。開口部の形成された第２の絶縁膜７の上にパタ
−ニングされた第２Ａｌ配線９が形成されている。この
第２Ａｌ配線９は、第２の絶縁膜７の開口部を通して第
１Ａｌ配線６と電気的に接続されている。前記開口部７
１の底面は、凹凸になっているので、配線間の接触面積
は、底面が平坦の場合より大きくその結合力が大きくな
っている。この開口部には、上層の第２Ａｌ配線９が充
填されていなくてもよく、例えば、配線間を接続する接
続配線を充填させることもできる。この断面積の大きい
開口部７１の底面に凹凸が有るのは、絶縁膜７に対する
エッチングの方法が異なるからであり、この開口部は、
ＲＩＥとウエットエッチングとで形成される。ウエット
エッチングは、Ａｌ配線を殆どエッチングしないがＲＩ
ＥはＡｌに対するエッチング効果が多少はあるので、開
口部７１のＲＩＥ部分は、ウエットエッチング部分より
深くなっている。
【００１１】したがって、このような凹凸が形成され、
配線間の接続を強固にしている。この第２Ａｌ配線９に
は、ＣＶＤＳｉＯ2 、ＢＰＳＧ、ＰＳＧなどの保護絶縁
膜１０を施すか、第３Ａｌ配線、第４Ａｌ配線・・・等
を層間絶縁膜を介してさらに積層することができる。こ
の実施例の半導体装置の開口部付近の平面図は、図１
（ｂ）に示す通りである。第２Ａｌ配線９は、開口部７
１、７２を介して第１Ａｌ配線６と接続している。開口
部７１の底部は、図示の様に中央部に凸部７３が形成さ
れている。
配線間の接続を強固にしている。この第２Ａｌ配線９に
は、ＣＶＤＳｉＯ2 、ＢＰＳＧ、ＰＳＧなどの保護絶縁
膜１０を施すか、第３Ａｌ配線、第４Ａｌ配線・・・等
を層間絶縁膜を介してさらに積層することができる。こ
の実施例の半導体装置の開口部付近の平面図は、図１
（ｂ）に示す通りである。第２Ａｌ配線９は、開口部７
１、７２を介して第１Ａｌ配線６と接続している。開口
部７１の底部は、図示の様に中央部に凸部７３が形成さ
れている。
【００１２】次に、図２乃至図５を参照してこの実施例
の製造方法について説明する。ｎ型シリコン半導体基板
１の表面領域に、選択的にボロンなどの不純物をイオン
注入などにより拡散してｐウエル領域１１を形成する。
次に、例えば、ＬＯＣＯＳ法などによりフィールド酸化
膜（ＳｉＯ2 ）２を形成してその部分を素子分離領域と
する。その後半導体基板１を熱処理してゲート酸化膜３
を形成し、その上にフィールド酸化膜２上にも延在して
いるポリシリコンなどのゲート電極４を形成する。この
ゲート電極４を被覆する様にＳｉＯ2 からなる第１の絶
縁膜５がプラズマＣＶＤ法などにより形成され、その後
この絶縁膜は平坦化処理される。平坦化された第１の絶
縁膜５の上にパターニングされた第１Ａｌ配線６を形成
する。第１Ａｌ配線６は、第１の絶縁膜５に形成したコ
ンタクト孔５１を介してゲート電極４と電気的に接続す
る。
の製造方法について説明する。ｎ型シリコン半導体基板
１の表面領域に、選択的にボロンなどの不純物をイオン
注入などにより拡散してｐウエル領域１１を形成する。
次に、例えば、ＬＯＣＯＳ法などによりフィールド酸化
膜（ＳｉＯ2 ）２を形成してその部分を素子分離領域と
する。その後半導体基板１を熱処理してゲート酸化膜３
を形成し、その上にフィールド酸化膜２上にも延在して
いるポリシリコンなどのゲート電極４を形成する。この
ゲート電極４を被覆する様にＳｉＯ2 からなる第１の絶
縁膜５がプラズマＣＶＤ法などにより形成され、その後
この絶縁膜は平坦化処理される。平坦化された第１の絶
縁膜５の上にパターニングされた第１Ａｌ配線６を形成
する。第１Ａｌ配線６は、第１の絶縁膜５に形成したコ
ンタクト孔５１を介してゲート電極４と電気的に接続す
る。
【００１３】ついで、第１Ａｌ配線６を、例えば、ＣＶ
ＤＳｉＯ2 などからなる第２の絶縁膜７により被覆す
る。その後、この第２の絶縁膜７は平坦化されその上に
フォトレジスト８が形成される。フォトレジスト８は、
マスクを用いて露光され、現像されて所望のレジストパ
ターンが形成される。レジストパターンは、図２（ｂ）
に示すように、第１Ａｌ配線６上の第２の絶縁膜７の開
口部形成領域上に開口が形成される。開口部形成領域の
面積が小さい領域は、その領域の全部が開口されてお
り、開口部形成領域の面積が大きい領域は、その領域の
周辺部分のみが開口されている。このフォトレジスト８
をマスクとして第２の絶縁膜７をＲＩＥによりエッチン
グして小面積のほぼ４辺形の開口８２と環状の開口８１
とを形成し、それらの開口部底部に第１Ａｌ配線６を部
分的に露出させる（図２（ａ））。ＲＩＥに使用するガ
スとしては、例えば、ふっ化炭素系を用いる。ＲＩＥに
よりエッチングを行うので、前記開口部底部に露出する
Ａｌ配線も多少エッチングされて、その部分はＡｌ配線
の他の部分の表面より少し深くなっている。次いで、こ
のフォトレジスト８を除去する（図３（ａ））。この図
の開口部付近を平面的に見ると、第２の絶縁膜７は、図
３（ｂ）の様に大面積の開口部形成領域が環状に開口さ
れており、小面積の開口部形成領域が完全に開口７２さ
れてその底部に第１Ａｌ配線６が露出している。
ＤＳｉＯ2 などからなる第２の絶縁膜７により被覆す
る。その後、この第２の絶縁膜７は平坦化されその上に
フォトレジスト８が形成される。フォトレジスト８は、
マスクを用いて露光され、現像されて所望のレジストパ
ターンが形成される。レジストパターンは、図２（ｂ）
に示すように、第１Ａｌ配線６上の第２の絶縁膜７の開
口部形成領域上に開口が形成される。開口部形成領域の
面積が小さい領域は、その領域の全部が開口されてお
り、開口部形成領域の面積が大きい領域は、その領域の
周辺部分のみが開口されている。このフォトレジスト８
をマスクとして第２の絶縁膜７をＲＩＥによりエッチン
グして小面積のほぼ４辺形の開口８２と環状の開口８１
とを形成し、それらの開口部底部に第１Ａｌ配線６を部
分的に露出させる（図２（ａ））。ＲＩＥに使用するガ
スとしては、例えば、ふっ化炭素系を用いる。ＲＩＥに
よりエッチングを行うので、前記開口部底部に露出する
Ａｌ配線も多少エッチングされて、その部分はＡｌ配線
の他の部分の表面より少し深くなっている。次いで、こ
のフォトレジスト８を除去する（図３（ａ））。この図
の開口部付近を平面的に見ると、第２の絶縁膜７は、図
３（ｂ）の様に大面積の開口部形成領域が環状に開口さ
れており、小面積の開口部形成領域が完全に開口７２さ
れてその底部に第１Ａｌ配線６が露出している。
【００１４】次いで、図４に示すように第２の絶縁膜７
の上にフォトレジスト８を除去した後に第２のフォトレ
ジスト８３を形成する。第２のフォトレジスト８３は、
マスクを用いて露光され、現像されて所望のレジストパ
ターンが形成される。レジストパターンは、図４に示す
ように、第１Ａｌ配線６上の第２の絶縁膜７の開口部７
２を被覆し、大面積の開口部形成領域については、その
領域の中央部分のみを開口する。この第２のフォトレジ
スト８３をマスクとして第２の絶縁膜７をウエットエッ
チングし、前記中央部分を除去して大面積の開口部７１
を形成する。ウエットエッチングには、例えば、ふっ酸
（ＨＦ）の水溶液や２Ｈ4 Ｆ＋ＮＨ4 Ｈ2 ＰＯ4 の溶液
を利用する。エッチングが完了した後はフォトレジスト
８３を半導体基板上から除去する（図５）。この２種類
のエッチング工程によって半導体基板１主面の第２の絶
縁膜７には大面積の開口部７１及び小面積の開口部７２
が形成され、大面積の開口部７１のＡｌ配線が露出して
いる底面には、中央に凸部７３が形成されて表面が凹凸
になっている。この後、図１に示すように、第２の絶縁
膜７の上に第２Ａｌ配線９を形成し、これを開口部７
１、７２を介して第１Ａｌ配線６と電気的に接続する。
この第２Ａｌ配線９を形成してから、例えば、プラズマ
ＣＶＤなどにより堆積したＳｉＯ2 保護絶縁膜１０を第
２Ａｌ配線９の上に被覆する。
の上にフォトレジスト８を除去した後に第２のフォトレ
ジスト８３を形成する。第２のフォトレジスト８３は、
マスクを用いて露光され、現像されて所望のレジストパ
ターンが形成される。レジストパターンは、図４に示す
ように、第１Ａｌ配線６上の第２の絶縁膜７の開口部７
２を被覆し、大面積の開口部形成領域については、その
領域の中央部分のみを開口する。この第２のフォトレジ
スト８３をマスクとして第２の絶縁膜７をウエットエッ
チングし、前記中央部分を除去して大面積の開口部７１
を形成する。ウエットエッチングには、例えば、ふっ酸
（ＨＦ）の水溶液や２Ｈ4 Ｆ＋ＮＨ4 Ｈ2 ＰＯ4 の溶液
を利用する。エッチングが完了した後はフォトレジスト
８３を半導体基板上から除去する（図５）。この２種類
のエッチング工程によって半導体基板１主面の第２の絶
縁膜７には大面積の開口部７１及び小面積の開口部７２
が形成され、大面積の開口部７１のＡｌ配線が露出して
いる底面には、中央に凸部７３が形成されて表面が凹凸
になっている。この後、図１に示すように、第２の絶縁
膜７の上に第２Ａｌ配線９を形成し、これを開口部７
１、７２を介して第１Ａｌ配線６と電気的に接続する。
この第２Ａｌ配線９を形成してから、例えば、プラズマ
ＣＶＤなどにより堆積したＳｉＯ2 保護絶縁膜１０を第
２Ａｌ配線９の上に被覆する。
【００１５】本発明は、ＣＭＯＳ構造などを備えたＭＯ
Ｓデバイスにパワー素子やバイポーラ素子など異種のデ
バイスを組合わせた、例えば、Ｂｉ−ＣＭＯＳＩＣなど
に適用される。この様な半導体装置における配線間接続
を行う場合、通常のＭＯＳ構造部分を流れる電流は余り
多くなく、配線幅が小さいので、上下の配線間を接続す
るためにその層間絶縁膜に形成された開口部の断面積を
あまり大きくする必要はない。しかし、パワー素子やバ
イポーラ素子などに電流を流す必要のある配線は配線幅
を大きくしなければならず、そのため層間絶縁膜の開口
部の断面積は大電流を流す必要があるため必然的に大き
くなる。ところで、前述のように、ＲＩＥは高精度にエ
ッチングされる上、工程も単純化されるので、これを利
用することは高密度の半導体装置を製造する上で重要な
技術になっている。しかし、ＳｉＯ2 膜などの絶縁膜に
ＲＩＥによって開口を形成した場合、ＲＩＥ処理で用い
たイオンがチャージし、Ａｌ配線を通してゲート酸化膜
の上下に電位差を生じさせる。そして、ゲート酸化膜中
を電子がキャリアトラップすることにより、半導体装置
のＭＯＳトランジスタがしきい値電圧変動を起こし、最
悪の場合ゲート酸化膜は破壊され、半導体装置のプロセ
ス及びその信頼性が大きな問題となる。
Ｓデバイスにパワー素子やバイポーラ素子など異種のデ
バイスを組合わせた、例えば、Ｂｉ−ＣＭＯＳＩＣなど
に適用される。この様な半導体装置における配線間接続
を行う場合、通常のＭＯＳ構造部分を流れる電流は余り
多くなく、配線幅が小さいので、上下の配線間を接続す
るためにその層間絶縁膜に形成された開口部の断面積を
あまり大きくする必要はない。しかし、パワー素子やバ
イポーラ素子などに電流を流す必要のある配線は配線幅
を大きくしなければならず、そのため層間絶縁膜の開口
部の断面積は大電流を流す必要があるため必然的に大き
くなる。ところで、前述のように、ＲＩＥは高精度にエ
ッチングされる上、工程も単純化されるので、これを利
用することは高密度の半導体装置を製造する上で重要な
技術になっている。しかし、ＳｉＯ2 膜などの絶縁膜に
ＲＩＥによって開口を形成した場合、ＲＩＥ処理で用い
たイオンがチャージし、Ａｌ配線を通してゲート酸化膜
の上下に電位差を生じさせる。そして、ゲート酸化膜中
を電子がキャリアトラップすることにより、半導体装置
のＭＯＳトランジスタがしきい値電圧変動を起こし、最
悪の場合ゲート酸化膜は破壊され、半導体装置のプロセ
ス及びその信頼性が大きな問題となる。
【００１６】このような半導体装置を製造する場合に
は、このＲＩＥにより発生した電荷がゲート電極へ伝わ
ってもゲート酸化膜を破壊することがないようにＭＯＳ
構造領域の配線の幅及びゲート酸化膜の膜厚などを考慮
して半導体装置の設計を行っている。したがって、電流
量の少ない配線間を接続するために形成される層間絶縁
膜の開口部、すなわち、図１に示す様な断面積の小さい
開口部７２を形成するには、ＲＩＥにより一気に実行し
ても、それによる電荷の影響は無視することができる。
一方、パワー素子やバイポーラ素子に信号を送る配線
は、電流量が多いので、配線幅を広くし、配線間接続を
行う場合にも図１に示す様な断面積の大きい開口部７１
を層間絶縁膜に形成しなければならない。この様な大き
い断面積の開口部を一気にＲＩＥで形成するとゲート酸
化膜を破壊するような電荷が発生するので、本発明にお
いては、ＲＩＥが有効に用いることができるように、ウ
エットエッチングを併用する。ウエットエッチングを行
う領域がある分だけ電荷の発生が少なくなるので、ＲＩ
Ｅを有効に活用することができる。この実施例では、断
面積の大きい開口部７１の第１の領域をＲＩＥで開口
し、ついでこの開口部の第２の領域をウエットエッチン
グで開口する。ウエットエッチングを行う開口部の第２
の領域は、その中心が開口部の中央寄りにあることが望
ましい。
は、このＲＩＥにより発生した電荷がゲート電極へ伝わ
ってもゲート酸化膜を破壊することがないようにＭＯＳ
構造領域の配線の幅及びゲート酸化膜の膜厚などを考慮
して半導体装置の設計を行っている。したがって、電流
量の少ない配線間を接続するために形成される層間絶縁
膜の開口部、すなわち、図１に示す様な断面積の小さい
開口部７２を形成するには、ＲＩＥにより一気に実行し
ても、それによる電荷の影響は無視することができる。
一方、パワー素子やバイポーラ素子に信号を送る配線
は、電流量が多いので、配線幅を広くし、配線間接続を
行う場合にも図１に示す様な断面積の大きい開口部７１
を層間絶縁膜に形成しなければならない。この様な大き
い断面積の開口部を一気にＲＩＥで形成するとゲート酸
化膜を破壊するような電荷が発生するので、本発明にお
いては、ＲＩＥが有効に用いることができるように、ウ
エットエッチングを併用する。ウエットエッチングを行
う領域がある分だけ電荷の発生が少なくなるので、ＲＩ
Ｅを有効に活用することができる。この実施例では、断
面積の大きい開口部７１の第１の領域をＲＩＥで開口
し、ついでこの開口部の第２の領域をウエットエッチン
グで開口する。ウエットエッチングを行う開口部の第２
の領域は、その中心が開口部の中央寄りにあることが望
ましい。
【００１７】また、この実施例では、第２の絶縁膜７の
第１の領域を環状にＲＩＥによりエッチングし、エッチ
ングされた部分にフォトレジスト８３を充填している。
したがって、等方性のウエットエッチングを行う際に、
フォトレジストの下までオーバーエッチングすることが
なく、ウエットエッチングを利用しながら高精度なエッ
チング処理を行うことが可能になる。次ぎに、図６を参
照して第２の絶縁膜の断面積の大きい開口部の第１の領
域形成に必要なフォトレジスト８のレジストパターンに
ついて説明する。第１の領域はＲＩＥによって形成され
るが、フォトレジスト８のレジストパターンは、図２
（ａ）に示すように第２の絶縁膜の断面積の小さい開口
部７２に相当する部分にはその形状に合った開口８２、
断面積の大きい開口部７１に相当する部分には第１の領
域の形状に合った開口８１を有している。このような形
状のフォトレジスト８を用いて半導体基板１上の第２の
絶縁膜７をＲＩＥエッチングすると、前記断面積の小さ
い開口部７２が形成され、前記断面積の大きい開口部７
１の部分では、その周辺に沿って環状の開口がフォトレ
ジスト８の環状の開口８１と同じ形状に形成される。開
口を形成してからこのフォトレジスト８は除去され、代
わりに第２のフォトレジスト８３が形成される。このフ
ォトレジスト８３を用いてウエットエッチングが行われ
る。
第１の領域を環状にＲＩＥによりエッチングし、エッチ
ングされた部分にフォトレジスト８３を充填している。
したがって、等方性のウエットエッチングを行う際に、
フォトレジストの下までオーバーエッチングすることが
なく、ウエットエッチングを利用しながら高精度なエッ
チング処理を行うことが可能になる。次ぎに、図６を参
照して第２の絶縁膜の断面積の大きい開口部の第１の領
域形成に必要なフォトレジスト８のレジストパターンに
ついて説明する。第１の領域はＲＩＥによって形成され
るが、フォトレジスト８のレジストパターンは、図２
（ａ）に示すように第２の絶縁膜の断面積の小さい開口
部７２に相当する部分にはその形状に合った開口８２、
断面積の大きい開口部７１に相当する部分には第１の領
域の形状に合った開口８１を有している。このような形
状のフォトレジスト８を用いて半導体基板１上の第２の
絶縁膜７をＲＩＥエッチングすると、前記断面積の小さ
い開口部７２が形成され、前記断面積の大きい開口部７
１の部分では、その周辺に沿って環状の開口がフォトレ
ジスト８の環状の開口８１と同じ形状に形成される。開
口を形成してからこのフォトレジスト８は除去され、代
わりに第２のフォトレジスト８３が形成される。このフ
ォトレジスト８３を用いてウエットエッチングが行われ
る。
【００１８】ウエットエッチングは、等方性であり、縦
方向とともに横方向にもエッチングが行われる。したが
って、このエッチング方法ではフォトレジストの下もエ
ッチングされるので、レジストパターンに合った正確な
開口部が形成されない。本発明では、ＲＩＥエッチング
で形成された環状の開口にはフォトレジスト８３が充填
されているためこれが壁になってウエットエッチングに
よる横方向のエッチングは阻止されるので、断面積が大
きい開口部７１がレジストパターンに沿って正確に形成
される。フォトレジスト８の環状の開口８１は、この様
にウエットエッチングの横方向の規制に用いられるの
で、第２の絶縁膜の開口部の周辺全面に形成されるのが
好ましいが、環状部分が途中でとぎれているものを使用
する事も可能である。ただし、この場合は、フォトレジ
スト８３が充填されている開口部分がウエットエッチン
グの横方向規制効果を格別低下せずに保持することが必
要である。また、そのフォトレジスト８のレジストパタ
ーンの形状は、その開口８４を周辺に沿った環状の開口
８１のみでは無く、図６（ａ）の平面図に示すように開
口部７の四隅に相当する部分に三角形状に形成すること
も考えられる。この図では、隣接する３角形は互いに接
触していないが、勿論、隣接する３角形の先端は接触し
ても良いし、その方がレジストパターンの通りに高精度
にエッチングを行うことができる。この先端が接触した
ものは、本発明の方法として用いることができる。その
他は、参考例である。
方向とともに横方向にもエッチングが行われる。したが
って、このエッチング方法ではフォトレジストの下もエ
ッチングされるので、レジストパターンに合った正確な
開口部が形成されない。本発明では、ＲＩＥエッチング
で形成された環状の開口にはフォトレジスト８３が充填
されているためこれが壁になってウエットエッチングに
よる横方向のエッチングは阻止されるので、断面積が大
きい開口部７１がレジストパターンに沿って正確に形成
される。フォトレジスト８の環状の開口８１は、この様
にウエットエッチングの横方向の規制に用いられるの
で、第２の絶縁膜の開口部の周辺全面に形成されるのが
好ましいが、環状部分が途中でとぎれているものを使用
する事も可能である。ただし、この場合は、フォトレジ
スト８３が充填されている開口部分がウエットエッチン
グの横方向規制効果を格別低下せずに保持することが必
要である。また、そのフォトレジスト８のレジストパタ
ーンの形状は、その開口８４を周辺に沿った環状の開口
８１のみでは無く、図６（ａ）の平面図に示すように開
口部７の四隅に相当する部分に三角形状に形成すること
も考えられる。この図では、隣接する３角形は互いに接
触していないが、勿論、隣接する３角形の先端は接触し
ても良いし、その方がレジストパターンの通りに高精度
にエッチングを行うことができる。この先端が接触した
ものは、本発明の方法として用いることができる。その
他は、参考例である。
【００１９】図６（ｂ）では、その開口８５は、複数の
短冊状になっている。図では３本の短冊が形成されてい
るが、その数は任意である。また、短冊の内２本は、開
口部７１を形成する予定領域の周辺に配置することが必
要であり、その短冊間もその距離を長くすると、前述の
ウエットエッチングの横方向規制効果が無くなるので好
ましくない。したがって、これは参考例である。以上の
ように、ＲＩＥにより発生した電荷がゲート電極へ伝わ
ってゲート酸化膜を破壊する現象は、本発明を適用する
ことにより、これを防ぐことができる。この方法で形成
される開口部のサイズは、１辺が約１μｍである。それ
以下のサイズの開口部（例えば、図１に示す開口部７
２）は、前記現象による影響が格別大きくはないので、
ＲＩＥのみで開口する方法を用いている。本発明の方法
が適用されるのは、一辺が大体０．５μｍ以上の開口部
に対してである。この実施例では、前述のように、１辺
が約１μｍの開口部に前記ＲＩＥ／ウェットエッチング
法を適用し、それ以下の開口部にはＲＩＥ法を用いてい
るが、それは、前記ゲ−ト電極下のゲート酸化膜の厚み
が約５０ｎｍだからである。ゲート酸化膜厚がそれ以
下、例えば、約２５ｎｍのトランジスタを用いる場合に
は、その１辺が約０．５μｍの開口部にも本発明のＲＩ
Ｅ／ウエットエッチング法を適用するのが有利である。
なお、この実施例のウエットエッチングを用いる開口
は、１辺が約０．８μｍであるので、この開口部のＲＩ
Ｅ／ウエットエッチングのエッチング比は９／１６であ
る。ウエットエッチングは、その１辺が約０．４μｍ以
上の開口部に適用できる。この実施例のＲＩＥ／ウエッ
トエッチング法を用いて形成した開口部の底面の凹凸に
は、約０．１μｍの段差が形成されている。
短冊状になっている。図では３本の短冊が形成されてい
るが、その数は任意である。また、短冊の内２本は、開
口部７１を形成する予定領域の周辺に配置することが必
要であり、その短冊間もその距離を長くすると、前述の
ウエットエッチングの横方向規制効果が無くなるので好
ましくない。したがって、これは参考例である。以上の
ように、ＲＩＥにより発生した電荷がゲート電極へ伝わ
ってゲート酸化膜を破壊する現象は、本発明を適用する
ことにより、これを防ぐことができる。この方法で形成
される開口部のサイズは、１辺が約１μｍである。それ
以下のサイズの開口部（例えば、図１に示す開口部７
２）は、前記現象による影響が格別大きくはないので、
ＲＩＥのみで開口する方法を用いている。本発明の方法
が適用されるのは、一辺が大体０．５μｍ以上の開口部
に対してである。この実施例では、前述のように、１辺
が約１μｍの開口部に前記ＲＩＥ／ウェットエッチング
法を適用し、それ以下の開口部にはＲＩＥ法を用いてい
るが、それは、前記ゲ−ト電極下のゲート酸化膜の厚み
が約５０ｎｍだからである。ゲート酸化膜厚がそれ以
下、例えば、約２５ｎｍのトランジスタを用いる場合に
は、その１辺が約０．５μｍの開口部にも本発明のＲＩ
Ｅ／ウエットエッチング法を適用するのが有利である。
なお、この実施例のウエットエッチングを用いる開口
は、１辺が約０．８μｍであるので、この開口部のＲＩ
Ｅ／ウエットエッチングのエッチング比は９／１６であ
る。ウエットエッチングは、その１辺が約０．４μｍ以
上の開口部に適用できる。この実施例のＲＩＥ／ウエッ
トエッチング法を用いて形成した開口部の底面の凹凸に
は、約０．１μｍの段差が形成されている。
【００２０】次に、図７を参照して第２の実施例を説明
する。図は、半導体装置の断面図である。この半導体装
置は、半導体基板１上に２層の金属配線が形成され、第
２層の金属配線に外部と接続する電極パッドが形成され
ている。この電極は、絶縁被覆されており、外部端子と
接続するためにこの電極上の絶縁膜が開口される。この
開口形成に本発明は適用される。例えば、ｎ型シリコン
半導体基板１に形成された絶縁酸化膜２上に第１の絶縁
膜５を形成し、その上に第１Ａｌ配線６を形成する。こ
の配線６は、半導体基板１上に形成されたゲート電極
（図示せず）に接続されている。この第１Ａｌ配線６
は、第２の絶縁膜７で被覆される。この絶縁膜７上に第
２Ａｌ配線９が形成される。これは第１Ａｌ配線６に開
口部を介して接続される。両配線を接続するに当たり、
小さい開口部を形成する場合はＲＩＥで行い、大きい開
口部を形成する場合にはＲＩＥとウエットエッチングを
併用する。この第２Ａｌ配線９にはこの半導体装置を外
部回路と接続するための電極パッド９１を形成する。そ
して、この配線９は第３の絶縁膜１０で被覆保護する。
この絶縁膜１０をエッチングして電極パッド９１上に開
口部を形成する。
する。図は、半導体装置の断面図である。この半導体装
置は、半導体基板１上に２層の金属配線が形成され、第
２層の金属配線に外部と接続する電極パッドが形成され
ている。この電極は、絶縁被覆されており、外部端子と
接続するためにこの電極上の絶縁膜が開口される。この
開口形成に本発明は適用される。例えば、ｎ型シリコン
半導体基板１に形成された絶縁酸化膜２上に第１の絶縁
膜５を形成し、その上に第１Ａｌ配線６を形成する。こ
の配線６は、半導体基板１上に形成されたゲート電極
（図示せず）に接続されている。この第１Ａｌ配線６
は、第２の絶縁膜７で被覆される。この絶縁膜７上に第
２Ａｌ配線９が形成される。これは第１Ａｌ配線６に開
口部を介して接続される。両配線を接続するに当たり、
小さい開口部を形成する場合はＲＩＥで行い、大きい開
口部を形成する場合にはＲＩＥとウエットエッチングを
併用する。この第２Ａｌ配線９にはこの半導体装置を外
部回路と接続するための電極パッド９１を形成する。そ
して、この配線９は第３の絶縁膜１０で被覆保護する。
この絶縁膜１０をエッチングして電極パッド９１上に開
口部を形成する。
【００２１】この開口部を形成するには、まず、開口部
形成領域の周辺部分をＲＩＥでエッチングして環状の開
口を形成し、ついで、ウエットエッチングによりその中
央部分をエッチングする。開口部底部の周辺部分はＲＩ
Ｅによってエッチング処理されるので底面のＡｌ配線も
多少削られるのでこの部分は深くなって、底面には凹凸
が形成される。この開口部の第２Ａｌ配線９上に接続電
極９２を形成する。この様に本発明は、外部回路の接続
にも適用することができる。以上実施例ではｎ型シリコ
ン半導体基板について説明したが、本発明は、半導体基
板の導電型に限定はなく、また、半導体もＧｅやＧａＡ
ｓなど既存のどの様な材料にも適用することができる。
形成領域の周辺部分をＲＩＥでエッチングして環状の開
口を形成し、ついで、ウエットエッチングによりその中
央部分をエッチングする。開口部底部の周辺部分はＲＩ
Ｅによってエッチング処理されるので底面のＡｌ配線も
多少削られるのでこの部分は深くなって、底面には凹凸
が形成される。この開口部の第２Ａｌ配線９上に接続電
極９２を形成する。この様に本発明は、外部回路の接続
にも適用することができる。以上実施例ではｎ型シリコ
ン半導体基板について説明したが、本発明は、半導体基
板の導電型に限定はなく、また、半導体もＧｅやＧａＡ
ｓなど既存のどの様な材料にも適用することができる。
【００２２】
【発明の効果】本発明は、絶縁膜の開口部を形成する工
程においてＲＩＥエッチングにウエットエッチングを併
用することによりＲＩＥによるゲート酸化膜への影響を
少なくすることができ、また、ウエットエッチング処理
が正確に実施されるようになって、高集積化された半導
体装置が高精度に形成される。
程においてＲＩＥエッチングにウエットエッチングを併
用することによりＲＩＥによるゲート酸化膜への影響を
少なくすることができ、また、ウエットエッチング処理
が正確に実施されるようになって、高集積化された半導
体装置が高精度に形成される。
【図１】本発明の第１の実施例の半導体装置の断面図及
び平面図。
び平面図。
【図２】第１の実施例の半導体装置の製造工程断面図及
び平面図。
び平面図。
【図３】第１の実施例の半導体装置の製造工程断面図及
び平面図。
び平面図。
【図４】第１の実施例の半導体装置の製造工程断面図及
び平面図。
び平面図。
【図５】第１の実施例の半導体装置の製造工程断面図及
び平面図。
び平面図。
【図６】参考例に用いるフォトレジストの平面図。
【図７】第２の実施例の半導体装置の断面図。
【図８】従来の半導体装置の製造工程断面図。
【図９】従来の半導体装置の断面図。
１ 半導体基板 ２ フィールド酸化膜 ３ ゲート酸化膜 ４ ゲート電極 ５ 第１の絶縁膜（層間絶縁膜） ６ 第１Ａｌ配線 ７ 第２の絶縁膜（層間絶縁膜） ８、８３ フォトレジスト ９ 第２Ａｌ配線 １０ 第３の絶縁膜（保護絶縁膜） １１ ｐウエル ５１ コンタクト孔 ７１、７２、７４ 第１の絶縁膜の開口部 ７３ 第１の絶縁膜の開口部底部の凸部 ８１、８２ フォトレジストの開口 ９１ 電極パッド ９２ 接続電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/88 Ｄ (56)参考文献 特開 平４−314352（ＪＰ，Ａ) 特開 昭57−173959（ＪＰ，Ａ) 特開 昭62−61323（ＪＰ，Ａ) 特開 平３−49230（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205,21/321 H01L 21/3213,21/768
Claims (2)
- 【請求項１】 ゲート酸化膜及びこのゲート酸化膜上に
ゲート電極が形成された半導体基板上にこのゲート電極
と電気的に接続された下層の金属配線層を形成する工程
と、 前記下層の金属配線層を被覆するように前記半導体基板
上に絶縁膜を形成する工程と、 前記絶縁膜を反応性イオンエッチングによりエッチング
を行って開口部形成領域の周辺部分を開口する工程と、 前記周辺部分を開口してから、前記開口部形成領域の中
心部分をウエットエッチングによりエッチングして開口
部を形成する工程と、 前記絶縁膜上及びその前記開口部内に上層の金属配線層
を形成して、この上層の金属配線層を前記開口部を介し
て前記下層の金属配線層と電気的に接続させる工程とを
具備し、 前記絶縁膜の前記開口部形成領域の周辺部分に前記反応
性イオンエッチングにより形成された開口は、前記絶縁
膜の前記開口部形成領域の中央部分を完全に取囲むよう
に形成されていることを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記ウエットエッチングを行う工程にお
いて所定のパターンを有するフォトレジストを用い、こ
のフォトレジストは、前記絶縁膜の前記開口部形成領域
の周辺部分に前記反応性イオンエッチングにより形成さ
れた開口に充填することを特徴とする請求項１に記載の
半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16596093A JP3069468B2 (ja) | 1993-06-14 | 1993-06-14 | 半導体装置の製造方法 |
| US08/258,785 US5525544A (en) | 1993-06-14 | 1994-06-13 | Semiconductor device with a MOS structure and a manufacturing method thereof |
| US08/588,679 US5723910A (en) | 1993-06-14 | 1996-01-19 | Semiconductor device having a MOS structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16596093A JP3069468B2 (ja) | 1993-06-14 | 1993-06-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0774246A JPH0774246A (ja) | 1995-03-17 |
| JP3069468B2 true JP3069468B2 (ja) | 2000-07-24 |
Family
ID=15822291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16596093A Expired - Fee Related JP3069468B2 (ja) | 1993-06-14 | 1993-06-14 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5525544A (ja) |
| JP (1) | JP3069468B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8405218B2 (en) | 2009-03-23 | 2013-03-26 | Denso Corporation | Semiconductor device and method of patterning resin insulation layer on substrate of the same |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10242147A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法 |
| JP3298472B2 (ja) * | 1997-09-26 | 2002-07-02 | 関西日本電気株式会社 | 絶縁ゲート型半導体装置の製造方法 |
| US6188096B1 (en) * | 1999-06-09 | 2001-02-13 | International Business Machines Corporation | DRAM cell capacitor having increased trench capacitance |
| EP1071130A3 (en) * | 1999-07-14 | 2005-09-07 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device interconnection structure comprising additional capacitors |
| US6713374B2 (en) | 1999-07-30 | 2004-03-30 | Formfactor, Inc. | Interconnect assemblies and methods |
| US7435108B1 (en) | 1999-07-30 | 2008-10-14 | Formfactor, Inc. | Variable width resilient conductive contact structures |
| DE10337569B4 (de) | 2003-08-14 | 2008-12-11 | Infineon Technologies Ag | Integrierte Anschlussanordnung und Herstellungsverfahren |
| JP4803964B2 (ja) * | 2004-03-17 | 2011-10-26 | 三洋電機株式会社 | 電極構造 |
| JP4504237B2 (ja) * | 2005-03-18 | 2010-07-14 | 富士通株式会社 | ウエットエッチング方法、マイクロ可動素子製造方法、およびマイクロ可動素子 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3321899B2 (ja) * | 1992-12-04 | 2002-09-09 | 株式会社デンソー | 半導体装置 |
| EP0609496B1 (de) * | 1993-01-19 | 1998-04-15 | Siemens Aktiengesellschaft | Verfahren zur Herstellung einer Kontakte und diese verbindende Leiterbahnen umfassenden Metallisierungsebene |
| US5409861A (en) * | 1993-09-15 | 1995-04-25 | Hyundai Electronics Industries Co., Ltd. | Method of forming a via plug in a semiconductor device |
-
1993
- 1993-06-14 JP JP16596093A patent/JP3069468B2/ja not_active Expired - Fee Related
-
1994
- 1994-06-13 US US08/258,785 patent/US5525544A/en not_active Expired - Lifetime
-
1996
- 1996-01-19 US US08/588,679 patent/US5723910A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8405218B2 (en) | 2009-03-23 | 2013-03-26 | Denso Corporation | Semiconductor device and method of patterning resin insulation layer on substrate of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US5723910A (en) | 1998-03-03 |
| US5525544A (en) | 1996-06-11 |
| JPH0774246A (ja) | 1995-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3725708B2 (ja) | 半導体装置 | |
| JP2743061B2 (ja) | 少なくとも２つの導電性エレメントを含む集積回路内の構造およびその製造の方法 | |
| JP3069468B2 (ja) | 半導体装置の製造方法 | |
| JP2001110810A (ja) | 半導体装置及びその製造方法 | |
| JP3534668B2 (ja) | 半導体集積回路 | |
| JPH1140564A (ja) | 半導体装置およびその製造方法 | |
| JP2000195950A (ja) | 半導体装置及びその製造方法 | |
| JP4672197B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH11330262A (ja) | 半導体装置の製造方法 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| JPS5950104B2 (ja) | ハンドウタイソウチ | |
| US20020068428A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2748938B2 (ja) | 半導体集積回路装置 | |
| JP3089502B2 (ja) | 半導体装置 | |
| JPH104092A (ja) | 半導体装置の製造方法 | |
| JP3053009B2 (ja) | 半導体装置の製造方法 | |
| JPH07321118A (ja) | 半導体装置の配線形成方法 | |
| KR0149889B1 (ko) | 전계효과 소자의 전극 형성 방법 | |
| JP2817226B2 (ja) | 半導体装置の製造方法 | |
| JPS627167A (ja) | ダイオ−ドの形成方法 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| JPH06132244A (ja) | 半導体装置の電極形成方法 | |
| JPH09115888A (ja) | 半導体装置の製造方法 | |
| JPH08111419A (ja) | 半導体装置及びその製造方法 | |
| JPH0738413B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |