JP3097338B2 - コンタクトホールの形成方法 - Google Patents
コンタクトホールの形成方法Info
- Publication number
- JP3097338B2 JP3097338B2 JP04216748A JP21674892A JP3097338B2 JP 3097338 B2 JP3097338 B2 JP 3097338B2 JP 04216748 A JP04216748 A JP 04216748A JP 21674892 A JP21674892 A JP 21674892A JP 3097338 B2 JP3097338 B2 JP 3097338B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- etching
- insulating layer
- insulating film
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
板に到達するコンタクトホールを絶縁膜に形成するコン
タクトホールの形成方法に関する。
形成されたトランジスタ等の回路素子を電気的に接続す
るための拡散層または配線層からなる配線を有してい
る。半導体基板上に集積される回路素子の数が増加する
に伴い、回路素子の寸法および回路素子間の距離は益々
縮小してきている。このような高密度に形成された回路
素子を接続するために、多層配線構造を有する半導体装
置が開発されている。
ついて説明する。図3は従来のコンタクトホールの形成
方法を説明する図である。図3に示すようにMOS 型半導
体装置は、シリコン基板1と、シリコン基板1の表面の
所定領域に形成された素子分離酸化膜2aおよび2b
と、シリコン基板1の素子分離酸化膜2aおよび2bが
形成されていない領域(素子領域)にまたがって形成さ
れたMOSFET3と、素子分離酸化膜2aおよび2b上に形
成された配線層4と、MOSFET3と配線層4を覆う絶縁層
5と、平坦化絶縁層6と、MOSFET3と配線層4とを互い
に接続するための上部配線層7を有している。MOSFET3
は、シリコン基板1の素子領域の所定部分に形成された
不純物拡散層(ソースまたはドレインとして機能する)
8と、素子領域上に形成されたゲート酸化膜9と、ゲー
ト酸化膜9の上に形成されたゲート電極10と、ゲート
電極側壁保護膜11を有している。CVD法によって高
温形成された酸化珪素(High Temperature Oxide;HT
O)からなる絶縁層5は、多量のりん、ほう素または両
者を含む酸化珪素(BPSG)からなる平坦化絶縁層6
が直接シリコン基板1に接し、シリコン基板1の性質が
変化することを防ぐためのものである。MOSFET3と配線
層4とは、絶縁層5および平坦化絶縁層6の所定部分に
形成された第1コンタクトホール12aと第2コンタク
トホール12bを介して接続されている。絶縁層5と平
坦化絶縁層6に第1コンタクトホール12aと第2コン
タクトホール12bを形成するには、以下の2通りの方
法がある。
方法によって素子分離酸化膜2a、2bと、MOSFET3
と、素子分離酸化膜2b上に配線層4が形成される。絶
縁層5がMOSFET3と配線層4を覆うようにしてシリコン
基板1上に堆積される。堆積方法としてはCVD法が用
いられる。さらに絶縁層5の上に平坦化絶縁層6がCV
D法によって形成され、熱処理によって平坦化される。
エッチングマスクとして機能するフォトレジスト膜が平
坦化絶縁層6上に形成され、その後絶縁層5と平坦化絶
縁層6において第1コンタクトホール12aが形成され
るべき領域(第1コンタクトホール領域12aとする)
と第2コンタクトホール12bが形成されるべき領域
(第2コンタクトホール領域12bとする)上のフォト
レジスト膜が通常のフォトリソグラフィ法により除去さ
れる。その後、単一のエッチング条件によって絶縁層5
と平坦化絶縁層6の第1および第2コンタクトホール領
域12a、12bがエッチングされる。
からなる絶縁層5がMOSFET3と配線層4を覆うようにし
てシリコン基板1上に堆積される。堆積方法としてはC
VD法が用いられる。さらに絶縁層5の上にBPSGか
らなる平坦化絶縁層6がCVD法によって形成され、熱
処理によって平坦化される。エッチングマスクとして機
能するフォトレジスト膜が平坦化絶縁層6上に形成さ
れ、その後絶縁層5と平坦化絶縁層6において第1コン
タクトホール領域12a上のフォトレジスト膜が通常の
フォトリソグラフィ法により除去される。その後、単一
のエッチング条件によって絶縁層5および平坦化絶縁層
6の第1コンタクトホール領域12aがエッチングされ
る。第1コンタクトホール12aが形成された後第1コ
ンタクトホール12aを形成するためのフォトレジスト
膜が剥離され、第2コンタクトホール12bを形成する
ために新しく平坦化絶縁層6上にフォトレジスト膜が形
成される。絶縁層5を覆う平坦化絶縁層6において第2
コンタクトホール12bが形成されるべき領域(第2コ
ンタクトホール領域)上のフォトレジスト膜が除去さ
れ、単一のエッチング条件によって絶縁層5および平坦
化絶縁層6を貫通する第2コンタクトホール領域12b
がエッチングされる。第1コンタクトホール12aと第
2コンタクトホール12bはどちらを先に形成してもよ
い。
来の方法では、エッチングの進行により第2コンタクト
ホール領域12bにおいて配線層4が露出した後も第1
コンタクトホール領域12aにおいてMOSFET3の拡散層
8が露出するまでエッチングが実施される。これは第1
コンタクトホール12aの方が第2コンタクトホール1
2bよりも深いからである。そのため配線層4の露出部
分がオーバーエッチング状態になり、配線層4へのコン
タクトの電気的特性が変化したり、第2コンタクトホー
ル12bが配線層4を突き抜けて素子分離酸化膜2bや
シリコン基板1に達する等の課題を有している。
2aと第2コンタクトホール12bを別工程で形成する
ため、工程数が増加したりマスクずれが生じ易い等の問
題を有しており、半導体装置の歩留まりを悪くする。
もので、深さの異なる複数のコンタクトホール形成に関
して、工程数を増加させることなしに第1コンタクトホ
ール領域に露出する配線層またはシリコン基板のオーバ
ーエッチング量および電気的特性の変化を最小限にし、
最少のフォトリソグラフィ工程により第1コンタクトホ
ールおよび第2コンタクトホールを形成できるコンタク
トホールの形成方法を提供することを目的とする。
に本発明のコンタクトホールの形成方法は、基板上に第
1の絶縁膜を形成する工程と、前記第1の絶縁膜上に第
2の絶縁膜を形成する工程と、前記第2の絶縁膜に、前
記第1の絶縁膜に達する第1のコンタクトホール領域
と、前記第1の絶縁膜に達するまでの深さが前記第1の
コンタクトホール領域とは異なり、前記第1の絶縁膜に
達する第2のコンタクトホール領域とを形成する第1の
エッチング工程と、前記第1のコンタクトホール領域お
よび前記第2のコンタクトホール領域中に露出した前記
第1の絶縁膜を除去し、第1のコンタクトホールおよび
第2のコンタクトホールを形成する第2のエッチング工
程とを備え、前記第1の絶縁膜は、前記第1のエッチン
グに対して選択比を有する、シリコン酸化膜、シリコン
窒化膜、またはシリコン酸窒化膜であり、前記第2の絶
縁膜はリンまたはほう素を含むシリコン酸化膜であり、
前記第1のエッチング工程では、少なくとも1つのC−
F結合を持つガスとCOとを含有したエッチングガスを
用いる。
板または配線層がエッチング雰囲気に曝される時間が短
いため、コンタクトホールがオーバーエッチングにより
半導体基板または配線層を突き抜けることがなくなり、
また半導体基板または配線層へのコンタクトの電気的特
性の変化を少なくすることができ、良好なコンタクトを
得ることができる。
ッチングガスとしてCHF3 、O2およびCOを選択
し、各種絶縁層に対して(表1)のようなエッチング速
度を得た。
の絶縁層をHTOまたは窒化珪素(Si3N4)に選択する
ことによって本発明のコンタクトホールの形成方法に用
いるエッチング方法が実現できることを確認した。
ールの形成方法について図面を参照しながら説明する。
の第1の実施例におけるコンタクトホールの形成方法の
工程断面図である。図1(a)〜(d)において図3に
示す従来例と同一箇所には同一符号を付して説明を省略
する。まず図1(a)に示すように、シリコン基板1上
に、従来法を用いて形成されたMOSFET3と膜厚0.4μmの
素子分離酸化膜2b上に形成された幅0.6μm膜厚0.3μm
の配線層4と、不純物をドープしない条件でCVD法に
よって成膜された膜厚200nm の酸化珪素からなる絶縁層
5と、絶縁層5の上にCVD法によって形成された膜厚
700nm のほう素とりんをドープした酸化珪素からなり熱
処理によって平坦化された平坦化絶縁層6とが形成され
ており、その上にフォトリソグラフィ法により第1コン
タクトホール領域12aおよび第2コンタクトホール領
域12bに窓を開けたフォトレジスト膜13が形成され
る。MOSFET3は、幅0.6μm膜厚0.02μm のゲート絶縁膜
9と、膜厚0.4μmのゲート電極10と、下方の幅0.2μm
のゲート側壁保護膜11と、幅1μmの拡散層8より構成
されている。第1コンタクトホール領域12aにおける
平坦化絶縁層6の膜厚は1000nmであり、第2コンタクト
ホール領域12bにおける平坦化絶縁層6の膜厚は500n
m である。絶縁層5の膜厚はシリコン基板1に与えるス
トレスを考慮して200nm 以下に設定されている。なお以
下の説明において、MOSFET3、絶縁層5、配線層4およ
び平坦化絶縁層6が形成されたシリコン基板1をウエハ
14と称する。
ト膜13が形成されたウェハ14を3電極方式のRIE
装置内に導入し、2種類のエッチング条件によりエッチ
ングを行う。第1のエッチングの条件のエッチングガス
としては、CHF3およびO2を含有する混合ガスにC
Oが添加されたエッチングガスを用いた。CHF3およ
びO2の流量は、各々30sccmおよび1.7sccmである。本
実施例では、COの流量は30sccm、側部電極に印加する
電圧の周波数は13.56MHz、RFパワーは250Wとした。下
部電極に印加する電圧に周波数は100kHz、RFパワーは
100Wとした。放電により一部がイオン化されたエッチン
グガスはプラズマ状態となり、RIE装置内に導入され
たウェハ14と接触し、ウェハ14上の平坦化絶縁層6
の内のフォトレジスト膜13に覆われていない部分を、
高い異方性を持ってエッチングする。第1のエッチング
は第2コンタクトホール領域12bにおいて、第1の絶
縁層5が露出した後も継続して行われ、第1コンタクト
ホール領域12aにおいて第1の絶縁層5が露出するま
で行われた後に放電を中断する。
は毎分150nm エッチングされ、絶縁層5は毎分30nmエッ
チングされる。したがって、この時点において第2コン
タクトホール領域12bにおいては絶縁層5は100nm エ
ッチングされるが、絶縁層5のエッチング速度に対する
平坦化絶縁層6のエッチング速度の比が5を確保できる
ため200nm 厚の絶縁層5の膜中でエッチングを止めるこ
とができる。以下の説明において、一般的にAのエッチ
ング速度に対するBのエッチング速度の比をA/Bの選
択比と称することとする。その後、第2のエッチング条
件のエッチングガスとしてCHF3 およびO2 を含有す
るエッチングガスを導入する。CHF3およびO2 の流
量は、各々45sccmおよび5sccm である。側部電極に印加
されるRFパワーを200W、下部電極に印加されるRFパ
ワーを100Wとし、再び側部および下部電極に電力を供給
することにより放電を開始した。
チングは第1コンタクトホール領域12aにおいて拡散
層8が露出するまで行う。第2のエッチング条件では絶
縁層5は毎分120nm エッチングされ、配線層4および拡
散層8は毎分10nmエッチングされるため、この時点にお
いて第2コンタクトホール領域12bにおいては配線層
4は8nm エッチングされる。この場合の実質的な平坦化
絶縁層6/配線層4の選択比は、平坦化絶縁層6/絶縁
層5の選択比である5と絶縁層5/配線層4の選択比で
ある12を積算した60となり、配線層4のオーバーエ
ッチング深さのばらつきを最小限に食い止めることがで
きる。
第1コンタクトホール12aおよび第2コンタクトホー
ル12bを形成しようとした場合、平坦化絶縁層6/配
線層4の選択比として60が必要となる。しかしながら
平坦化絶縁層6/配線層4の選択比が60となるエッチ
ングは実現困難であり、本実施例では実現容易な2つの
エッチングにわけることによりその困難性を回避してい
る。
によりアルミ(Al)膜を堆積し所定のパターンにエッチ
ングして上部配線層7を形成する。
1、第2コンタクトホール12a、12bは、コンタク
トホールの底に露出した配線層4およびシリコン基板1
へのオーバーエッチング量が少なく、エッチング雰囲気
より受けるダメージおよび汚染が少なく、上部配線層7
と第1コンタクトホール12aの底に露出したシリコン
基板1または第2コンタクトホール12bの底に露出し
た配線層4との間で良好なコンタクトを得ることができ
た。
の第2の実施例におけるコンタクトホールの形成方法の
工程断面図である。図2(a)〜(d)において、図3
に示す従来例と同一箇所には同一符号を付して説明を省
略する。まず図2(a)に示すように、シリコン基板1
の上に、従来法を用いて形成されたMOSFET3と膜厚0.4
μmの素子分離酸化膜2b上に形成された幅0.6μm膜厚
0.3μmの配線層4と、不純物をドープしない条件でCV
D法によって成膜された膜厚200nm の酸化珪素からなる
絶縁層5と、絶縁層5の上にCVD法によって形成され
た膜厚700nm のほう素とりんをドープした酸化珪素から
なり熱処理によって平坦化された平坦化絶縁層6とが形
成されており、その上にフォトリソグラフィ法により第
1コンタクトホール領域12aおよび第2コンタクトホ
ール領域12bに窓を開けたフォトレジスト膜13が形
成される。MOSFET3は、幅0.6μmで膜厚0.02μm のゲー
ト絶縁膜9と、膜厚0.4μmのゲート電極10と、下方の
幅0.2μmのゲート電極側壁保護膜11と、膜厚140nm の
ゲート電極上部保護膜15と、幅1μmの拡散層8より構
成されている。配線層4は、膜厚140nm のCVD法によ
って成膜された酸化珪素からなる配線層上部保護膜16
と下方の幅0.2μmの配線層側壁保護膜17によって覆わ
れている。配線層上部保護膜16は、第2のエッチング
条件に対して絶縁層5と同じエッチング速度を持つもの
である。第1コンタクトホール領域12aにおける平坦
化絶縁層6の膜厚は1000nmであり、第2コンタクトホー
ル領域12bにおける平坦化絶縁層6の膜厚は300nm で
ある。なお以下の説明において、MOSFET3、絶縁層5、
配線層4および平坦化絶縁層6が形成されたシリコン基
板1を以下ウェハ14と称する。次にウェハ14は第1
のエッチング条件によりウェハ14上の平坦化絶縁層6
の内フォトレジスト膜13に覆われていない部分が高い
異方性を持ってエッチングされる。
チングは第2コンタクトホール領域12bにおいて絶縁
層5が露出した後も継続して行われ、第1コンタクトホ
ール領域12aにおいて絶縁層5が露出するまで行われ
た後、放電を中断する。第1のエッチングにより第2コ
ンタクトホール領域12bにおいては、絶縁層5は140n
m エッチングされる。その後、第2のエッチング条件に
より再びエッチングを開始する。
チングは第1コンタクトホール領域12aにおいて拡散
層8が露出し、かつ第2コンタクトホール領域12bに
おいて配線層4が露出するまで行う。第2のエッチング
によってエッチングされる膜は、第1コンタクトホール
領域12aにおいては膜厚200nm の絶縁層5であり、第
2コンタクトホール領域12bにおいては膜厚60nmの絶
縁層5と膜厚140nm の配線層上部保護膜16である。絶
縁層5と配線層上部保護膜16は同一材料から構成され
ているため第2のエッチング条件に対して同じエッチン
グ速度となるので、第1コンタクトホール領域12aに
おける拡散層8と第2コンタクトホール領域12bにお
ける配線層4は第2のエッチングによって同時に露出す
る。この場合の見かけ上の平坦化絶縁層6/配線層4の
選択比は無限大となり、配線層4のオーバーエッチング
深さのばらつきを最小限に食い止めることができる。
によりAl膜を堆積し所定のパターンにエッチングして上
部配線層7を形成する。
1、第2コンタクトホール12a、12bは、コンタク
トホールの底に露出した配線層4およびシリコン基板1
へのオーバーエッチング量が極めて少なく、エッチング
雰囲気より受けるダメージおよび汚染が少なく、上部配
線層7とコンタクトホールの底に露出したシリコン基板
1または配線層4との間で良好なコンタクトを得ること
ができた。
3電極方式のRIE装置を用いたが、2電極方式のRI
E装置、ECR−RIE装置、マグネトロンRIE装
置、ナローギャップ方式のRIE装置等を用いても同様
のエッチングを行うことができる。
のエッチングガスとしてCHF3 、O2 およびCOを用
いたが、少なくとも一つのC−F結合もつガスとCOを
用いても同様のエッチングを行うことができる。
上部保護膜16としてCVD法によって成膜された酸化
珪素を用いたが、熱酸化による酸化珪素、CVD法によ
る酸化窒化珪素、CVD法による窒化珪素等を用いても
同様の効果を得ることができる。
と絶縁層5を同一材料により構成したが、配線層上部保
護膜16と絶縁層5を異なる材料から構成してもよい。
を単一材料により構成したが、2つ以上の材料から構成
される2層以上の構造としてもよい。
より構成したが、2つ以上の材料から構成される2層以
上の構造としてもよい。
層6の2層の絶縁層を用いたが、絶縁層5と平坦化絶縁
層6は3層以上の構成としてもよい。3層以上の構成と
した場合、エッチング条件を3つ以上用いてもよい。
として平坦化絶縁層6/絶縁層5の選択比が5となるエ
ッチング条件を用いたが、平坦化絶縁層6/絶縁層5の
選択比が5以上となる他のエッチング条件でもよい。
数のコンタクトホールを、コンタクトを取る半導体基板
または配線層がエッチング雰囲気に曝される時間が短
く、コンタクトホールがオーバーエッチングにより半導
体基板または配線層を突き抜けることがなく、半導体基
板または配線層がエッチング雰囲気より受けるダメージ
および汚染を少なくすることができ、良好なコンタクト
を得ることができる優れたコンタクトホールの形成方法
を実現することができる。
回数のフォトリソグラフィ工程で形成することができる
ため、半導体集積回路を高歩留まり生産することがで
き、その実用的効果は極めて大きい。
るコンタクトホールの形成方法の工程断面図
るコンタクトホールの形成方法の工程断面図
図
Claims (3)
- 【請求項1】 基板上に第1の絶縁膜を形成する工程
と、 前記第1の絶縁膜上に第2の絶縁膜を形成する工程と、 前記第2の絶縁膜に、前記第1の絶縁膜に達する第1の
コンタクトホール領域と、前記第1の絶縁膜に達するま
での深さが前記第1のコンタクトホール領域とは異な
り、前記第1の絶縁膜に達する第2のコンタクトホール
領域とを形成する第1のエッチング工程と、 前記第1のコンタクトホール領域および前記第2のコン
タクトホール領域中に露出した前記第1の絶縁膜を除去
し、第1のコンタクトホールおよび第2のコンタクトホ
ールを形成する第2のエッチング工程とを備え、 前記第1の絶縁膜は、前記第1のエッチングに対して選
択比を有する、シリコン酸化膜、シリコン窒化膜、また
はシリコン酸窒化膜であり、 前記第2の絶縁膜はリンまたはほう素を含むシリコン酸
化膜であり、 前記第1のエッチング工程では、少なくとも1つのC−
F結合を持つガスとCOとを含有したエッチングガスを
用いる、コンタクトホールの形成方法。 - 【請求項2】 前記第2の絶縁膜はその表面が平坦化さ
れたものであり、 前記第1のエッチング工程では、前記第2の絶縁膜を貫
通し前記第1の絶縁膜の半ばに達する前記第1または第
2のコンタクトホール領域を形成する工程を含み、 前記第2のエッチング工程では、前記第1および第2の
コンタクトホール領域に残る前記第1の絶縁膜を貫通し
てコンタクトホールを形成する工程を含む、請求項1に
記載のコンタクトホールの形成方法。 - 【請求項3】 前記第2のエッチング工程では、C−F
結合を持つガスとO2ガスとを含有したエッチングガス
を用いる、請求項1または2に記載のコンタクトホール
の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04216748A JP3097338B2 (ja) | 1992-08-14 | 1992-08-14 | コンタクトホールの形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04216748A JP3097338B2 (ja) | 1992-08-14 | 1992-08-14 | コンタクトホールの形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0669166A JPH0669166A (ja) | 1994-03-11 |
JP3097338B2 true JP3097338B2 (ja) | 2000-10-10 |
Family
ID=16693308
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04216748A Expired - Fee Related JP3097338B2 (ja) | 1992-08-14 | 1992-08-14 | コンタクトホールの形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3097338B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6849557B1 (en) | 1997-04-30 | 2005-02-01 | Micron Technology, Inc. | Undoped silicon dioxide as etch stop for selective etch of doped silicon dioxide |
KR100276562B1 (ko) * | 1998-05-27 | 2001-01-15 | 김영환 | 반도체소자의콘택홀형성방법 |
US6989108B2 (en) | 2001-08-30 | 2006-01-24 | Micron Technology, Inc. | Etchant gas composition |
JP5003743B2 (ja) * | 2009-10-20 | 2012-08-15 | 富士通セミコンダクター株式会社 | 半導体装置とその製造方法 |
JP5521541B2 (ja) * | 2009-12-25 | 2014-06-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
-
1992
- 1992-08-14 JP JP04216748A patent/JP3097338B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0669166A (ja) | 1994-03-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6172411B1 (en) | Self-aligned contact structures using high selectivity etching | |
JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
JPH07273063A (ja) | 半導体装置およびその製造方法 | |
JPH09134956A (ja) | 半導体装置の製造方法 | |
US5668401A (en) | Chessboard pattern layout for scribe lines | |
JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
KR101292025B1 (ko) | 강하고 얕은 트렌치 절연 구조들 및 얕은 트렌치 절연구조물들을 형성하는 방법 | |
JP2830658B2 (ja) | 微細金属配線形成方法 | |
JP2000307001A (ja) | 半導体装置の製造方法 | |
JP3097338B2 (ja) | コンタクトホールの形成方法 | |
JPH10303187A (ja) | 窒化シリコン層のエッチング方法及び半導体装置の製造方法 | |
JPH07235590A (ja) | 半導体装置の製造方法 | |
JP3278933B2 (ja) | 半導体装置の製造方法 | |
JP2000003961A (ja) | 集積回路およびその製造方法 | |
JP3394101B2 (ja) | 半導体装置の製造方法 | |
JP3393248B2 (ja) | パターンエッチング方法 | |
JPH09260485A (ja) | 半導体装置の製造方法 | |
JP3466796B2 (ja) | 半導体装置の製造方法 | |
JP2000031489A (ja) | 半導体装置の製造方法 | |
JPH10154752A (ja) | 半導体装置の製造方法 | |
JPH06124944A (ja) | 半導体装置 | |
JPH04317357A (ja) | 半導体装置の製造方法 | |
JPH04123458A (ja) | 半導体装置の製造方法 | |
KR100234907B1 (ko) | 반도체 소자 제조방법 | |
KR100259071B1 (ko) | 반도체소자의 식각방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070811 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080811 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |