JPH05267205A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05267205A JPH05267205A JP6576892A JP6576892A JPH05267205A JP H05267205 A JPH05267205 A JP H05267205A JP 6576892 A JP6576892 A JP 6576892A JP 6576892 A JP6576892 A JP 6576892A JP H05267205 A JPH05267205 A JP H05267205A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- gate electrode
- semiconductor device
- contact hole
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の製造工程におけるイオンインプ
ラント工程やプラズマプロセス等の際、ゲート電極のチ
ャージアップを回避し、ゲート酸化膜の劣化を防止する
ものである。 【構成】 半導体基板１上のゲート酸化膜２にコンタク
トホール５を形成し、ゲート電極３の引き出し部４より
コンタクトホール５を介してシリコン基板１とコンタク
トをとることにより、ゲート電極３のチャージアップを
シリコン基板１に流す。そして、最終のエッチング工程
で引き出し部４の切断処理部６を切断処理するものであ
る。
ラント工程やプラズマプロセス等の際、ゲート電極のチ
ャージアップを回避し、ゲート酸化膜の劣化を防止する
ものである。 【構成】 半導体基板１上のゲート酸化膜２にコンタク
トホール５を形成し、ゲート電極３の引き出し部４より
コンタクトホール５を介してシリコン基板１とコンタク
トをとることにより、ゲート電極３のチャージアップを
シリコン基板１に流す。そして、最終のエッチング工程
で引き出し部４の切断処理部６を切断処理するものであ
る。
Description
【０００１】
【産業上の利用分野】本発明は、ＬＳＩのウエハ工程に
おけるゲート酸化膜を保護することができる半導体装置
の製造方法に関するものである。
おけるゲート酸化膜を保護することができる半導体装置
の製造方法に関するものである。
【０００２】
【従来の技術】図４は従来の半導体装置を示す概略断面
図である。図において、１はシリコン基板、２はこのシ
リコン基板１上に形成したゲート酸化膜、３はこのゲー
ト酸化膜２上に形成したゲート電極である。
図である。図において、１はシリコン基板、２はこのシ
リコン基板１上に形成したゲート酸化膜、３はこのゲー
ト酸化膜２上に形成したゲート電極である。
【０００３】この構成による半導体装置では、そのゲー
ト電極３はゲート酸化膜２により電気的に浮いている構
造となっている。
ト電極３はゲート酸化膜２により電気的に浮いている構
造となっている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記構
成の半導体装置では、ドライエッチングなどのプラズマ
プロセスやイオンインプラント工程に、ゲート電極がチ
ャージアップし、このチャージアップにより薄膜化して
いるゲート酸化膜が劣化するという問題点があった。
成の半導体装置では、ドライエッチングなどのプラズマ
プロセスやイオンインプラント工程に、ゲート電極がチ
ャージアップし、このチャージアップにより薄膜化して
いるゲート酸化膜が劣化するという問題点があった。
【０００５】本発明は、以上述べたゲート酸化膜が劣化
するという問題点を除去するため、ゲート電極の引き出
し部とシリコン基板とのコンタクトをとり、ゲート電極
のチャージアップをシリコン基板に流し、最終工程で、
このコンタクト部分を切断するようにした優れた製造方
法を提供することを目的とする。
するという問題点を除去するため、ゲート電極の引き出
し部とシリコン基板とのコンタクトをとり、ゲート電極
のチャージアップをシリコン基板に流し、最終工程で、
このコンタクト部分を切断するようにした優れた製造方
法を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板上のゲート酸化膜もしくはフ
ィールド酸化膜にコンタクトホールを形成する工程と、
ゲート電極の引き出し部を、コンタクトホールを介して
半導体基板にコンタクトをとる工程と、最終工程に近い
工程で、前記コンタクトホールとゲート電極の間を切断
処理する工程とを有している。
の製造方法は、半導体基板上のゲート酸化膜もしくはフ
ィールド酸化膜にコンタクトホールを形成する工程と、
ゲート電極の引き出し部を、コンタクトホールを介して
半導体基板にコンタクトをとる工程と、最終工程に近い
工程で、前記コンタクトホールとゲート電極の間を切断
処理する工程とを有している。
【０００７】
【作用】本発明はゲート電極のチャージアップがないた
め、ゲート酸化膜が薄くても、劣化を防止することがで
きる。
め、ゲート酸化膜が薄くても、劣化を防止することがで
きる。
【０００８】
【実施例】図１は本発明に係る半導体装置の製造方法に
よって作成した半導体装置を示す部分平面図およびその
Ａ１−Ａ２断面図であり、特にゲート酸化膜に開孔した
例を示す。図において、４はゲート電極３の引き出し
部、５はこの引き出し部４上で、かつセル周辺のパター
ンに余裕のある部分に形成したゲート酸化膜２のコンタ
クトホール、６は最終工程に近いエッチング工程、例え
ばメタルエッチング工程やＰＶエッチング工程で、オー
バーエッチングを行い、引き出し部４の一部を切断処
理、または図示せぬ冗長ヒューズを切断処理する切断処
理部である。
よって作成した半導体装置を示す部分平面図およびその
Ａ１−Ａ２断面図であり、特にゲート酸化膜に開孔した
例を示す。図において、４はゲート電極３の引き出し
部、５はこの引き出し部４上で、かつセル周辺のパター
ンに余裕のある部分に形成したゲート酸化膜２のコンタ
クトホール、６は最終工程に近いエッチング工程、例え
ばメタルエッチング工程やＰＶエッチング工程で、オー
バーエッチングを行い、引き出し部４の一部を切断処
理、または図示せぬ冗長ヒューズを切断処理する切断処
理部である。
【０００９】次に、この構成による半導体装置の製造工
程について、図２を参照して説明する。まず、図２
（Ａ）に示すように、レジスト７を、コンタクトホール
５を形成する部分を除いて、ゲート酸化膜２上に塗布す
る。そして、このレジスト７をマスクとして、ＨＦ系の
ウェットエッチング、もしくはＳｉＯ2 ドライエッチン
グによって、ゲート酸化膜２を開孔し、コンタクトホー
ル５を形成する。そして、レジスト７をアッシング＋後
洗浄等で除去したのち、ポリシリコン等のゲート電極３
をデポジションする（図２（Ｂ））。この結果、ゲート
電極３は、引き出し部４およびコンタクトホール５を介
してシリコン基板１とコンタクトをとることができる。
このため、以降の工程、例えばドライエッチングなどの
プラズマプロセスやイオンインプラント工程のチャージ
アップによっても、そのチャージアップをシリコン基板
１に流すことができる。このように、ゲート電極３のチ
ャージアップを回避でき、薄いゲート酸化膜の劣化を防
止することができる。そして、切断処理部６に窓を開け
ておき、最終工程に近いエッチング工程で、この切断処
理部６をエッチングで切断処理し、ゲート電極３と引き
出し部４を切り離すことができる。
程について、図２を参照して説明する。まず、図２
（Ａ）に示すように、レジスト７を、コンタクトホール
５を形成する部分を除いて、ゲート酸化膜２上に塗布す
る。そして、このレジスト７をマスクとして、ＨＦ系の
ウェットエッチング、もしくはＳｉＯ2 ドライエッチン
グによって、ゲート酸化膜２を開孔し、コンタクトホー
ル５を形成する。そして、レジスト７をアッシング＋後
洗浄等で除去したのち、ポリシリコン等のゲート電極３
をデポジションする（図２（Ｂ））。この結果、ゲート
電極３は、引き出し部４およびコンタクトホール５を介
してシリコン基板１とコンタクトをとることができる。
このため、以降の工程、例えばドライエッチングなどの
プラズマプロセスやイオンインプラント工程のチャージ
アップによっても、そのチャージアップをシリコン基板
１に流すことができる。このように、ゲート電極３のチ
ャージアップを回避でき、薄いゲート酸化膜の劣化を防
止することができる。そして、切断処理部６に窓を開け
ておき、最終工程に近いエッチング工程で、この切断処
理部６をエッチングで切断処理し、ゲート電極３と引き
出し部４を切り離すことができる。
【００１０】図３は本発明に係る半導体装置の製造方法
の他の実施例を示す工程断面図である。特に、フィール
ド酸化膜８を開孔し、そのコンタクトホール９によりゲ
ート電極３とシリコン基板１とをコンタクトするもので
ある。なお、製造工程については上記した工程と同様で
あることはもちろんである。
の他の実施例を示す工程断面図である。特に、フィール
ド酸化膜８を開孔し、そのコンタクトホール９によりゲ
ート電極３とシリコン基板１とをコンタクトするもので
ある。なお、製造工程については上記した工程と同様で
あることはもちろんである。
【００１１】
【発明の効果】以上詳細に説明したように、本発明に係
る半導体装置の製造方法によれば、イオンインプラント
工程やプラズマプロセス等では、ゲート電極がシリコン
基板にコンタクトしているため、ゲート電極のチャージ
アップを回避でき、薄いゲート酸化膜においても、その
劣化を防止することができる効果がある。
る半導体装置の製造方法によれば、イオンインプラント
工程やプラズマプロセス等では、ゲート電極がシリコン
基板にコンタクトしているため、ゲート電極のチャージ
アップを回避でき、薄いゲート酸化膜においても、その
劣化を防止することができる効果がある。
【図１】本発明に係る半導体装置の製造方法によって作
成した半導体装置を示す一部平面図およびそのＡ１−Ａ
２断面図である。
成した半導体装置を示す一部平面図およびそのＡ１−Ａ
２断面図である。
【図２】本発明に係る半導体装置の製造方法の一実施例
を示す工程断面図である。
を示す工程断面図である。
【図３】本発明に係る半導体装置の製造方法の他の実施
例を示す工程断面図である。
例を示す工程断面図である。
【図４】従来の半導体装置を示す一部概略断面図であ
る。
る。
【符号の説明】 ４ 引き出し部 ５ コンタクトホール ６ 切断処理部 ７ レジスト ８ フィールド酸化膜
Claims (1)
- 【請求項１】 半導体基板表面に絶縁膜を形成する工程
と、 前記絶縁膜に前記半導体基板表面が露出するコンタクト
ホールを形成する工程と、 前記半導体基板上に電極を形成する工程と、 前記電極と前記半導体基板とを前記コンタクトホールを
介して導通させる工程と、 前記電極と前記半導体基板との前記コンタクトホールを
介しての導通を遮断する工程とを有することを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6576892A JPH05267205A (ja) | 1992-03-24 | 1992-03-24 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6576892A JPH05267205A (ja) | 1992-03-24 | 1992-03-24 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05267205A true JPH05267205A (ja) | 1993-10-15 |
Family
ID=13296536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6576892A Pending JPH05267205A (ja) | 1992-03-24 | 1992-03-24 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05267205A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735016B1 (ko) * | 2005-08-17 | 2007-07-03 | 삼성전자주식회사 | 플라즈마 공정에서의 차지업 방지 방법 및 그것에 의해제조된 반도체 웨이퍼 |
| JP2014213575A (ja) * | 2013-04-26 | 2014-11-17 | キヤノン株式会社 | 液体吐出ヘッドの製造方法 |
-
1992
- 1992-03-24 JP JP6576892A patent/JPH05267205A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100735016B1 (ko) * | 2005-08-17 | 2007-07-03 | 삼성전자주식회사 | 플라즈마 공정에서의 차지업 방지 방법 및 그것에 의해제조된 반도체 웨이퍼 |
| JP2014213575A (ja) * | 2013-04-26 | 2014-11-17 | キヤノン株式会社 | 液体吐出ヘッドの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04226067A (ja) | 実質的に低減したキャパシタンスを有するアンチヒューズエレメントの形成方法 | |
| JPH07193121A (ja) | 半導体装置の製造方法 | |
| JP2743061B2 (ja) | 少なくとも２つの導電性エレメントを含む集積回路内の構造およびその製造の方法 | |
| US5843835A (en) | Damage free gate dielectric process during gate electrode plasma etching | |
| JPH0697297A (ja) | コンタクトを有する半導体素子及びその製造方法 | |
| US4397076A (en) | Method for making low leakage polycrystalline silicon-to-substrate contacts | |
| US5843827A (en) | Method of reducing dielectric damage from plasma etch charging | |
| JPH11330262A (ja) | 半導体装置の製造方法 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| JP2742432B2 (ja) | 半導体装置の製造方法 | |
| JPS6255700B2 (ja) | ||
| KR0140726B1 (ko) | 반도체 소자의 제조방법 | |
| JP2550302B2 (ja) | 半導体装置の製造方法 | |
| JPH05291295A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6146964B2 (ja) | ||
| JPS60160168A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| KR0152933B1 (ko) | 반도체 소자 제조방법 | |
| JP3783240B2 (ja) | フラッシュメモリの製造方法 | |
| KR100312975B1 (ko) | 플라즈마를 이용한 식각공정에서 절연막 파괴를 방지할 수있는 반도체 소자 제조 방법 | |
| JPS5896732A (ja) | イオン注入方法 | |
| JPS63117468A (ja) | 半導体装置の製造方法 | |
| JPS58110037A (ja) | 半導体装置の製造方法 | |
| JPS61220451A (ja) | 半導体装置の製造方法 | |
| JPH0132651B2 (ja) | ||
| JPH01187862A (ja) | 半導体装置の製造方法 |