JPH04226067A - 実質的に低減したキャパシタンスを有するアンチヒューズエレメントの形成方法 - Google Patents
実質的に低減したキャパシタンスを有するアンチヒューズエレメントの形成方法Info
- Publication number
- JPH04226067A JPH04226067A JP3108859A JP10885991A JPH04226067A JP H04226067 A JPH04226067 A JP H04226067A JP 3108859 A JP3108859 A JP 3108859A JP 10885991 A JP10885991 A JP 10885991A JP H04226067 A JPH04226067 A JP H04226067A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon nitride
- forming
- pad
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 230000015572 biosynthetic process Effects 0.000 title 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 147
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 80
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 80
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 73
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 230000000873 masking effect Effects 0.000 claims description 39
- 229920002120 photoresistant polymer Polymers 0.000 claims description 28
- 238000004519 manufacturing process Methods 0.000 claims description 25
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 25
- 230000008569 process Effects 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 11
- 230000001590 oxidative effect Effects 0.000 claims 5
- 239000002184 metal Substances 0.000 claims 4
- 239000007943 implant Substances 0.000 claims 2
- 238000000206 photolithography Methods 0.000 abstract description 15
- 230000003647 oxidation Effects 0.000 abstract description 8
- 238000007254 oxidation reaction Methods 0.000 abstract description 8
- 150000004767 nitrides Chemical class 0.000 abstract description 2
- 238000002513 implantation Methods 0.000 abstract 3
- 238000000059 patterning Methods 0.000 abstract 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 238000009792 diffusion process Methods 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000003628 erosive effect Effects 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 239000003989 dielectric material Substances 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 241000293849 Cordylanthus Species 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 230000006378 damage Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/014—Capacitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/116—Oxidation, differential
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/117—Oxidation, selective
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/141—Self-alignment coat gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/911—Differential oxidation and etching
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は電気的にプログラム可能
な半導体メモリデバイス及びその製造方法に係り、より
詳細にはアンチヒューズ誘電体を収容するためのアパー
チャとして、従来の最小ホトリソグラフィ描線寸法より
も小さい横断面を有する最小寸法アパーチャを半導体材
料に形成することにより実質的に低キャパシタンスの電
気的にプログラム可能なアンチヒューズを製造するため
の方法に係る。
な半導体メモリデバイス及びその製造方法に係り、より
詳細にはアンチヒューズ誘電体を収容するためのアパー
チャとして、従来の最小ホトリソグラフィ描線寸法より
も小さい横断面を有する最小寸法アパーチャを半導体材
料に形成することにより実質的に低キャパシタンスの電
気的にプログラム可能なアンチヒューズを製造するため
の方法に係る。
【０００２】特定の用途にあわせて使用者により適合又
はプログラム可能な集積論理回路はますます普及しつつ
ある。これらの回路はプログラマブルリードオンリーメ
モリ（ＰＲＯＭ）回路と呼称され、一連のプログラム可
能なリンクを選択的に遮断又は閉成することによりプロ
グラムされる。プログラム可能なリンクは集積回路デバ
イスの製造及びパッケージ後に選択された電子ノードと
して使用者により回路中で遮断又は閉成される電気的相
互接続である。このようなプログラミングは所望の機能
を実行するようにＰＲＯＭデバイスをプログラムできる
ように選択された電子ノードを夫々活性化又は不活性化
するように保証される。
はプログラム可能な集積論理回路はますます普及しつつ
ある。これらの回路はプログラマブルリードオンリーメ
モリ（ＰＲＯＭ）回路と呼称され、一連のプログラム可
能なリンクを選択的に遮断又は閉成することによりプロ
グラムされる。プログラム可能なリンクは集積回路デバ
イスの製造及びパッケージ後に選択された電子ノードと
して使用者により回路中で遮断又は閉成される電気的相
互接続である。このようなプログラミングは所望の機能
を実行するようにＰＲＯＭデバイスをプログラムできる
ように選択された電子ノードを夫々活性化又は不活性化
するように保証される。
【０００３】ＰＲＯＭデバイスでは従来溶断リンクが広
く使用されており、よく知られている。ＰＲＯＭデバイ
スは通常導体又は半導体のＸＹマトリックス又は格子か
ら構成される。格子の各交差点において導電リンクはト
ランジスタ又は他の電子ノードを格子ネットワークに接
続する。ＰＲＯＭデバイスは選択されたノードに接続す
る予め指定された溶断リンクに高いプログラミング電流
を供給することによりプログラムされる。こうしてリン
クは破壊され、開路を形成する。破壊された溶断リンク
と破壊されない溶断リンクとの組み合わせにより、使用
者がＰＲＯＭデバイスに格納したいと望む論理構造を意
味する１と０とのディジタルビットパターンが表される
。
く使用されており、よく知られている。ＰＲＯＭデバイ
スは通常導体又は半導体のＸＹマトリックス又は格子か
ら構成される。格子の各交差点において導電リンクはト
ランジスタ又は他の電子ノードを格子ネットワークに接
続する。ＰＲＯＭデバイスは選択されたノードに接続す
る予め指定された溶断リンクに高いプログラミング電流
を供給することによりプログラムされる。こうしてリン
クは破壊され、開路を形成する。破壊された溶断リンク
と破壊されない溶断リンクとの組み合わせにより、使用
者がＰＲＯＭデバイスに格納したいと望む論理構造を意
味する１と０とのディジタルビットパターンが表される
。
【０００４】溶断リンクは比較的高いプログラミング電
圧を発生するために過剰なパワー消散が必要であるとい
う点でいくつかの欠点がある。溶断リンクメモリセルも
同様に過剰な寸法とそれに付随するメモリ容量の低下と
いう問題がある。溶断リンクセルは溶断リンクと該リン
クを破壊するために必要な高電流を発生する関連する選
択トランジスタとを収容するために大型でなければなら
ないという欠点がある。したがって、溶断リンクは半導
体ダイ上の貴重なスペースを過度に占有する。
圧を発生するために過剰なパワー消散が必要であるとい
う点でいくつかの欠点がある。溶断リンクメモリセルも
同様に過剰な寸法とそれに付随するメモリ容量の低下と
いう問題がある。溶断リンクセルは溶断リンクと該リン
クを破壊するために必要な高電流を発生する関連する選
択トランジスタとを収容するために大型でなければなら
ないという欠点がある。したがって、溶断リンクは半導
体ダイ上の貴重なスペースを過度に占有する。
【０００５】溶断リンクの上記欠点を解決するために、
アンチヒューズリンクと呼称される別の型のプログラマ
ブルリンクが集積回路用として開発された。溶断リンク
の場合のように開路を形成するためにプログラミング機
構を使用するのでなく、アンチヒューズのプログラミン
グ機構は短絡又は比較的低い抵抗リンクを形成する。ア
ンチヒューズリンクは典型的には何らかの種類の誘電又
は絶縁材料により相互に分離された２つの導体及び／又
は半導体電極から構成される。
アンチヒューズリンクと呼称される別の型のプログラマ
ブルリンクが集積回路用として開発された。溶断リンク
の場合のように開路を形成するためにプログラミング機
構を使用するのでなく、アンチヒューズのプログラミン
グ機構は短絡又は比較的低い抵抗リンクを形成する。ア
ンチヒューズリンクは典型的には何らかの種類の誘電又
は絶縁材料により相互に分離された２つの導体及び／又
は半導体電極から構成される。
【０００６】プログラミングにおいて、電極間の選択さ
れた点の誘電体は選択されたアンチヒューズリンクの電
極に印加される予め決定されたプログラミング電圧から
発生する電流により破壊され、こうして電極を電気的に
接続し且つ閉路又は比較的低い抵抗リンクを形成する導
電フィラメントを形成する。
れた点の誘電体は選択されたアンチヒューズリンクの電
極に印加される予め決定されたプログラミング電圧から
発生する電流により破壊され、こうして電極を電気的に
接続し且つ閉路又は比較的低い抵抗リンクを形成する導
電フィラメントを形成する。
【０００７】米国特許第４８２３１８１号に開示されて
いるようなアンチヒューズエレメントは非常に小型であ
るためＰＲＯＭデバイスで極めて有用である。有効なア
ンチヒューズを形成するのに必要なことは、２つの電極
の間の誘電層が高電界により破壊されたときに２つの電
極の一方からの電子の流れを助長し、誘電体の破壊中に
導電性フィラメントを形成することである。導電性フィ
ラメントの寸法は一般にプログラミング電圧パルスとア
ンチヒューズの誘電構造の組成に依存する。典型的には
、導電性フィラメントの半径は０．０２〜０．２μｍの
範囲であり得る。
いるようなアンチヒューズエレメントは非常に小型であ
るためＰＲＯＭデバイスで極めて有用である。有効なア
ンチヒューズを形成するのに必要なことは、２つの電極
の間の誘電層が高電界により破壊されたときに２つの電
極の一方からの電子の流れを助長し、誘電体の破壊中に
導電性フィラメントを形成することである。導電性フィ
ラメントの寸法は一般にプログラミング電圧パルスとア
ンチヒューズの誘電構造の組成に依存する。典型的には
、導電性フィラメントの半径は０．０２〜０．２μｍの
範囲であり得る。
【０００８】アンチヒューズエレメントのマトリックス
から構成されるＰＲＯＭデバイスにおいては、非プログ
ラム化アンチヒューズのキャパシタンスを最小にするこ
とはきわめて重要である。各非プログラム化アンチヒュ
ーズは主にキャパシタ（即ち誘電材料により分離された
２つの電極）から構成される。したがって、マトリック
スの単一ライン上の複数の非プログラム化アンチヒュー
ズが並列に接続された複数のキャパシタとして機能し、
ラインのキャパシタンスは全非プログラム化アンチヒュ
ーズの合計である。したがって、ＰＲＯＭ又は論理デバ
イスの複数の非プログラム化アンチヒューズの合計キャ
パシタンスが十分大きいならば、データ信号を大幅に減
速し、デバイスオペレーションを著しく損なうであろう
。したがって、適正なデバイスオペレーションを保証す
るためには各アンチヒューズエレメントのキャパシタン
スを最小にすることが肝要である。
から構成されるＰＲＯＭデバイスにおいては、非プログ
ラム化アンチヒューズのキャパシタンスを最小にするこ
とはきわめて重要である。各非プログラム化アンチヒュ
ーズは主にキャパシタ（即ち誘電材料により分離された
２つの電極）から構成される。したがって、マトリック
スの単一ライン上の複数の非プログラム化アンチヒュー
ズが並列に接続された複数のキャパシタとして機能し、
ラインのキャパシタンスは全非プログラム化アンチヒュ
ーズの合計である。したがって、ＰＲＯＭ又は論理デバ
イスの複数の非プログラム化アンチヒューズの合計キャ
パシタンスが十分大きいならば、データ信号を大幅に減
速し、デバイスオペレーションを著しく損なうであろう
。したがって、適正なデバイスオペレーションを保証す
るためには各アンチヒューズエレメントのキャパシタン
スを最小にすることが肝要である。
【０００９】
【従来技術】従来技術では、アンチヒューズの最小寸法
は慣用ホトリソグラフィプロセスの制約により著しく制
限された。例えば、アンチヒューズエレメントにおける
キャパシタンスを実質的に減らすか又は最小にする最も
有効な方法は誘電体の断面積を低減することである。従
来技術によると、アンチヒューズ誘電体を収容するため
のアパーチャの最小寸法は慣用ホトリソグラフィ描線寸
法で可能な最小寸法にしかすることができない。
は慣用ホトリソグラフィプロセスの制約により著しく制
限された。例えば、アンチヒューズエレメントにおける
キャパシタンスを実質的に減らすか又は最小にする最も
有効な方法は誘電体の断面積を低減することである。従
来技術によると、アンチヒューズ誘電体を収容するため
のアパーチャの最小寸法は慣用ホトリソグラフィ描線寸
法で可能な最小寸法にしかすることができない。
【００１０】慣用方法によると、アンチヒューズはまず
半導体基板にＮ＋拡散領域を形成することにより標準Ｃ
ＭＯＳマスキングプロセスの一部として製造され得る。 Ｎ＋領域は第１の電極を規定する。次に基板及びＮ＋領
域の上に二酸化硅素層を形成する。アンチヒューズ誘電
体のアパーチャを形成するためには、Ｎ＋領域上の二酸
化硅素層にアパーチャを形成する。慣用ホトリソグラフ
ィ法を使用して一般に二酸化硅素の上にマスキングレジ
ストを配置し、レジストマスキングエリアに孔を形成す
る。次に二酸化硅素をエッチングする。この結果、レジ
ストアパーチャはマスクの露光中の光の横方向侵食によ
りガラスマスキングプレート上の描線寸法よりも大きく
なる。更に、エッチング中、エッチング剤により材料を
アンダーカットするのでアパーチャの寸法は大きくなる
。また、二酸化硅素中のアパーチャはレジスト中のアパ
ーチャ像よりも大きい。したがって、従来技術では最小
描線寸法よりも小さい寸法を有するアンチヒューズ誘電
体のアパーチャを形成することは不可能であった。処理
の結果として、アパーチャは上部の半導体層のマスクパ
ターンの最小描線寸法よりも常に大きくなっていた。
半導体基板にＮ＋拡散領域を形成することにより標準Ｃ
ＭＯＳマスキングプロセスの一部として製造され得る。 Ｎ＋領域は第１の電極を規定する。次に基板及びＮ＋領
域の上に二酸化硅素層を形成する。アンチヒューズ誘電
体のアパーチャを形成するためには、Ｎ＋領域上の二酸
化硅素層にアパーチャを形成する。慣用ホトリソグラフ
ィ法を使用して一般に二酸化硅素の上にマスキングレジ
ストを配置し、レジストマスキングエリアに孔を形成す
る。次に二酸化硅素をエッチングする。この結果、レジ
ストアパーチャはマスクの露光中の光の横方向侵食によ
りガラスマスキングプレート上の描線寸法よりも大きく
なる。更に、エッチング中、エッチング剤により材料を
アンダーカットするのでアパーチャの寸法は大きくなる
。また、二酸化硅素中のアパーチャはレジスト中のアパ
ーチャ像よりも大きい。したがって、従来技術では最小
描線寸法よりも小さい寸法を有するアンチヒューズ誘電
体のアパーチャを形成することは不可能であった。処理
の結果として、アパーチャは上部の半導体層のマスクパ
ターンの最小描線寸法よりも常に大きくなっていた。
【００１１】アンチヒューズ寸法が小さくなるに従い、
レジストマスキング層の描線寸法も小さくしなければな
らない。しかしながら、慣用ホトリソグラフィに固有の
制約により、それ以上小さい寸法に達することが不可能
なホトリソグラフィ描線寸法の下限が存在する。これを
しばしば「最小描線寸法」と呼称する。
レジストマスキング層の描線寸法も小さくしなければな
らない。しかしながら、慣用ホトリソグラフィに固有の
制約により、それ以上小さい寸法に達することが不可能
なホトリソグラフィ描線寸法の下限が存在する。これを
しばしば「最小描線寸法」と呼称する。
【００１２】従来技術では最小ホトリソグラフィ描線寸
法よりも小さいアンチヒューズアパーチャを形成するた
めの方法を提供することができず、これはアンチヒュー
ズの使用の深刻な制約であった。この構造により、アン
チヒューズは慣用ホトリソグラフィを使用して可能な寸
法よりも小さくなり得る。例えば、アンチヒューズは数
百オングストロームの直径しか必要としない。現在、ア
ンチヒューズの最小寸法は１μｍ程度である。この比較
的大きい寸法は慣用ホトリソグラフィ技術に固有の最小
形状の制約によるものである。その結果、慣用ホトリソ
グラフィ技術により形成されるアンチヒューズは通常そ
の非プログラム状態で不都合に大きい寄生キャパシタン
スを有する。これはアンチヒューズを収容する回路の速
度性能を低下させる原因となる。
法よりも小さいアンチヒューズアパーチャを形成するた
めの方法を提供することができず、これはアンチヒュー
ズの使用の深刻な制約であった。この構造により、アン
チヒューズは慣用ホトリソグラフィを使用して可能な寸
法よりも小さくなり得る。例えば、アンチヒューズは数
百オングストロームの直径しか必要としない。現在、ア
ンチヒューズの最小寸法は１μｍ程度である。この比較
的大きい寸法は慣用ホトリソグラフィ技術に固有の最小
形状の制約によるものである。その結果、慣用ホトリソ
グラフィ技術により形成されるアンチヒューズは通常そ
の非プログラム状態で不都合に大きい寄生キャパシタン
スを有する。これはアンチヒューズを収容する回路の速
度性能を低下させる原因となる。
【００１３】したがって、アンチヒューズのアパーチャ
をできるだけ小さくする方法が待望されている。理想的
には数百オングストローム程度の直径を有するアパーチ
ャを作成する方法が嘱望されている。こうすると、非プ
ログラムアンチヒューズの寄生キャパシタンスを潜在的
に除去できるという利点が得られる。
をできるだけ小さくする方法が待望されている。理想的
には数百オングストローム程度の直径を有するアパーチ
ャを作成する方法が嘱望されている。こうすると、非プ
ログラムアンチヒューズの寄生キャパシタンスを潜在的
に除去できるという利点が得られる。
【００１４】したがって、本発明の目的は慣用ホトリソ
グラフィ技術により可能なよりも小さい断面積を有する
電気的にプログラム可能な低インピーダンスアンチヒュ
ーズエレメントを提供することである。
グラフィ技術により可能なよりも小さい断面積を有する
電気的にプログラム可能な低インピーダンスアンチヒュ
ーズエレメントを提供することである。
【００１５】本発明の別の目的は、アンチヒューズを形
成するための慣用ホトリソグラフィプロセスステップに
より可能なよりも小さい最小寸法アパーチャを作成する
ための方法を提供することである。
成するための慣用ホトリソグラフィプロセスステップに
より可能なよりも小さい最小寸法アパーチャを作成する
ための方法を提供することである。
【００１６】本発明の更に別の目的は、一般に許容され
る最小ホトリソグラフィ描線寸法よりも小さい断面積を
有するアンチヒューズを形成するための方法を提供し、
このような最小形状アンチヒューズのマトリックスの寄
生キャパシタンスを僅少にすることである。
る最小ホトリソグラフィ描線寸法よりも小さい断面積を
有するアンチヒューズを形成するための方法を提供し、
このような最小形状アンチヒューズのマトリックスの寄
生キャパシタンスを僅少にすることである。
【００１７】本発明の別の目的は、慣用ホトリソグラフ
ィプロセスステップにより得られるよりも小さい最小断
面積を有しており且つ使用可能な半導体プロセシング技
術を使用して製造可能なアンチヒューズの製造方法を提
供することである。
ィプロセスステップにより得られるよりも小さい最小断
面積を有しており且つ使用可能な半導体プロセシング技
術を使用して製造可能なアンチヒューズの製造方法を提
供することである。
【００１８】
【発明の要約】アンチヒューズのアパーチャを形成する
ための慣用ホトリソグラフィ技術の上記欠点を解決する
ために、本発明は慣用最小ホトリソグラフィ描線寸法を
使用して現状で得られるよりも小さいアンチヒューズア
パーチャを形成する方法を提供する。本発明は更に、各
プロセスステップにより漸減するアパーチャを形成し、
アパーチャに形成されるアンチヒューズ誘電体が論理ゲ
ートの速度に影響しないわずかな寄生キャパシタンスし
かもたらさないような方法を提供する。
ための慣用ホトリソグラフィ技術の上記欠点を解決する
ために、本発明は慣用最小ホトリソグラフィ描線寸法を
使用して現状で得られるよりも小さいアンチヒューズア
パーチャを形成する方法を提供する。本発明は更に、各
プロセスステップにより漸減するアパーチャを形成し、
アパーチャに形成されるアンチヒューズ誘電体が論理ゲ
ートの速度に影響しないわずかな寄生キャパシタンスし
かもたらさないような方法を提供する。
【００１９】本発明にしたがってアンチヒューズエレメ
ントの慣用ホトリソグラフィプロセスステップにより可
能なものよりも小さい最小寸法のアパーチャを形成する
ための方法は、第１の電極を規定するために半導体基板
本体にＮ＋領域を設ける段階と、Ｎ＋領域の上に二酸化
硅素層を設ける段階と、二酸化硅素層の上に窒化硅素層
を設ける段階と、窒化硅素パッドを規定するためにレジ
スト層を露光し、形成される窒化硅素がパッドを規定す
るレジストパターンよりも小さくなるように窒化硅素を
エッチングすることにより窒化硅素層から窒化硅素パッ
ドを形成する段階と、二酸化硅素層が窒化硅素パッドの
下に二酸化硅素の鳥嘴侵食部を形成するようにＮ＋領域
の上に二酸化硅素層を成長させる段階と、窒化硅素パッ
ドを除去する段階とを含む。その後、アパーチャにアン
チヒューズ誘電材料を堆積させ、誘電材料の上に導電層
を設けることによりアンチヒューズの製造を完了する。
ントの慣用ホトリソグラフィプロセスステップにより可
能なものよりも小さい最小寸法のアパーチャを形成する
ための方法は、第１の電極を規定するために半導体基板
本体にＮ＋領域を設ける段階と、Ｎ＋領域の上に二酸化
硅素層を設ける段階と、二酸化硅素層の上に窒化硅素層
を設ける段階と、窒化硅素パッドを規定するためにレジ
スト層を露光し、形成される窒化硅素がパッドを規定す
るレジストパターンよりも小さくなるように窒化硅素を
エッチングすることにより窒化硅素層から窒化硅素パッ
ドを形成する段階と、二酸化硅素層が窒化硅素パッドの
下に二酸化硅素の鳥嘴侵食部を形成するようにＮ＋領域
の上に二酸化硅素層を成長させる段階と、窒化硅素パッ
ドを除去する段階とを含む。その後、アパーチャにアン
チヒューズ誘電材料を堆積させ、誘電材料の上に導電層
を設けることによりアンチヒューズの製造を完了する。
【００２０】好適実施態様によると、レジストパッドは
窒化硅素の相互に交差するストリップ又は矩形層の２つ
の分離したマスクを使用して形成され得る。
窒化硅素の相互に交差するストリップ又は矩形層の２つ
の分離したマスクを使用して形成され得る。
【００２１】別の実施態様によると、最小寸法のアパー
チャを形成するために窒化硅素の下に二酸化硅素鳥嘴侵
食部を形成する段階に先立ち、等方性プラズマエッチン
グ又は熱リンウェットエッチングを使用してマスキング
二酸化硅素層をアンダーカットする。この方法は従来の
マスキング二酸化硅素層の描線寸法よりも小さい窒化硅
素パッドを形成できることが理解されよう。次に侵食部
の二酸化硅素を成長させる。窒化硅素パッドを除去後、
極めて小さいアパーチャが形成される。このアパーチャ
は約０．０１平方μｍ以下の面積を有し得る。
チャを形成するために窒化硅素の下に二酸化硅素鳥嘴侵
食部を形成する段階に先立ち、等方性プラズマエッチン
グ又は熱リンウェットエッチングを使用してマスキング
二酸化硅素層をアンダーカットする。この方法は従来の
マスキング二酸化硅素層の描線寸法よりも小さい窒化硅
素パッドを形成できることが理解されよう。次に侵食部
の二酸化硅素を成長させる。窒化硅素パッドを除去後、
極めて小さいアパーチャが形成される。このアパーチャ
は約０．０１平方μｍ以下の面積を有し得る。
【００２２】別の実施態様によると、二酸化硅素層の上
に多結晶シリコン層を形成してもよい。次に多結晶シリ
コン層の上に窒化硅素層を形成する。窒化硅素をマスク
及びエッチして窒化硅素パッドを形成する。次に等方性
プラズマポリシリコンエッチング又はポリシリコンウェ
ットエッチングを使用して窒化硅素パッドの下のポリシ
リコンをアンダーカットする。次にＮ＋領域の上に二酸
化硅素を成長させ、ポリシリコン加工部の下に侵食させ
る。次に窒化硅素パッド及びポリシリコンを除去し、慣
用方法のウェットケミカルエッチングプロセスにより二
酸化硅素を除去し、二酸化硅素侵食部の中央に最小形状
アパーチャを形成する。この実施態様では、窒化硅素パ
ッド上のレジストが処理中に容易に落下しないように２
つのマスキング層を使用して窒化硅素の２つの交差スト
リップ又はセクションから窒化硅素パッドを形成しても
よい。
に多結晶シリコン層を形成してもよい。次に多結晶シリ
コン層の上に窒化硅素層を形成する。窒化硅素をマスク
及びエッチして窒化硅素パッドを形成する。次に等方性
プラズマポリシリコンエッチング又はポリシリコンウェ
ットエッチングを使用して窒化硅素パッドの下のポリシ
リコンをアンダーカットする。次にＮ＋領域の上に二酸
化硅素を成長させ、ポリシリコン加工部の下に侵食させ
る。次に窒化硅素パッド及びポリシリコンを除去し、慣
用方法のウェットケミカルエッチングプロセスにより二
酸化硅素を除去し、二酸化硅素侵食部の中央に最小形状
アパーチャを形成する。この実施態様では、窒化硅素パ
ッド上のレジストが処理中に容易に落下しないように２
つのマスキング層を使用して窒化硅素の２つの交差スト
リップ又はセクションから窒化硅素パッドを形成しても
よい。
【００２３】別の実施態様はＮ＋領域の上に二酸化硅素
層を形成する段階を含む。その後、二酸化硅素層の上に
ネガ形レジスト層を付設、露光及び現像する。ネガ形レ
ジストの上に蒸着アルミニウム又は他の適当なマスキン
グ材料層を堆積する。アルミニウムマスキング層をプラ
ズマエッチし、小さいアルミニウムパッドを形成する。 等方性エッチングステップを使用してアルミニウムパッ
ドの下のネガ形レジストをアンダーカットする。次にネ
ガ形レジストを使用して無水ＨＦ中の二酸化硅素をエッ
チする。こうして二酸化硅素層を切開し、アンチヒュー
ズ誘電体を収容するための最小寸法アパーチャを酸化硅
素層に形成する。更に、この実施態様はレジストパッド
が処理作業中に破壊を受けにくいようにアルミニウムの
２つの交差ストリップからアルミニウム層を形成する段
階を含み得る。
層を形成する段階を含む。その後、二酸化硅素層の上に
ネガ形レジスト層を付設、露光及び現像する。ネガ形レ
ジストの上に蒸着アルミニウム又は他の適当なマスキン
グ材料層を堆積する。アルミニウムマスキング層をプラ
ズマエッチし、小さいアルミニウムパッドを形成する。 等方性エッチングステップを使用してアルミニウムパッ
ドの下のネガ形レジストをアンダーカットする。次にネ
ガ形レジストを使用して無水ＨＦ中の二酸化硅素をエッ
チする。こうして二酸化硅素層を切開し、アンチヒュー
ズ誘電体を収容するための最小寸法アパーチャを酸化硅
素層に形成する。更に、この実施態様はレジストパッド
が処理作業中に破壊を受けにくいようにアルミニウムの
２つの交差ストリップからアルミニウム層を形成する段
階を含み得る。
【００２４】最小ホトリソグラフィ描線寸法よりも小さ
いアパーチャを形成するための本発明の方法の別の実施
態様として、最小寸法のマスキング構造の周囲にＮ＋領
域を注入するような方法も提供される。その後、Ｎ＋領
域をマスキング構造の下に側方拡散させる。次に低温蒸
気中で二酸化硅素層を成長させることによりＮ＋領域を
酸化させる。酸化物はＮ＋領域の上に優先的に成長する
ので、マスキング層の下の鳥嘴状二酸化硅素侵食部はよ
り鋭角状の遷移を有する。この時点で、マスキング層を
除去し、アパーチャ領域で鳥嘴侵食部の最も薄い部分に
高濃度のＮ＋不純物を注入する。この実施態様は同様に
、処理中にマスキング層がデバイスから落下しにくくす
るようにマスキング材料の２つの交差ストリップから形
成されるマスキング層を含み得る。
いアパーチャを形成するための本発明の方法の別の実施
態様として、最小寸法のマスキング構造の周囲にＮ＋領
域を注入するような方法も提供される。その後、Ｎ＋領
域をマスキング構造の下に側方拡散させる。次に低温蒸
気中で二酸化硅素層を成長させることによりＮ＋領域を
酸化させる。酸化物はＮ＋領域の上に優先的に成長する
ので、マスキング層の下の鳥嘴状二酸化硅素侵食部はよ
り鋭角状の遷移を有する。この時点で、マスキング層を
除去し、アパーチャ領域で鳥嘴侵食部の最も薄い部分に
高濃度のＮ＋不純物を注入する。この実施態様は同様に
、処理中にマスキング層がデバイスから落下しにくくす
るようにマスキング材料の２つの交差ストリップから形
成されるマスキング層を含み得る。
【００２５】
【実施例】以下、添付図面を参考に本発明の実施態様を
説明する。
説明する。
【００２６】図１ａ、図１ｂ、図１ｃ中、本発明にした
がって製造したアンチヒューズデバイスはアンチヒュー
ズ誘電材料を受容するために従来可能な最小ホトリソグ
ラフィ描線寸法よりも小さい最小寸法アパーチャを有し
得る。
がって製造したアンチヒューズデバイスはアンチヒュー
ズ誘電材料を受容するために従来可能な最小ホトリソグ
ラフィ描線寸法よりも小さい最小寸法アパーチャを有し
得る。
【００２７】図１ａによると、本発明のアンチヒューズ
はシリコン基板又はポリシリコン層１０上に形成され得
る。まず最初にアンチヒューズの下部電極として機能す
るＮ＋拡散層１２を半導体基板１０中で慣用フィールド
酸化物領域１４の間の面積に形成する。基板１０が実際
にＣＭＯＳプロセスで慣用的な逆導電性型の半導体基板
に製造される１導電性型のウェル領域であり得ることは
当業者に容易に理解されよう。また、下部電極１２はシ
リコン基板上に配置され、ドープした多結晶シリコン層
でもよい。留意すべき点として、アンチヒューズデバイ
スの下部電極１２は基板１０と逆極性の半導体導電性型
を生成するドーパントを使用して強くドープされる。し
たがって、基板１０がＰ型材料であるならば、下部電極
１２は強くドープしたＮ型拡散領域とすべきであり、基
板１０がＮ型材料であるならば下部電極１２はＰ型拡散
領域とすべきである。好適実施態様によると、下部電極
１２は１×１０１９〜１×１０２１ｃｍ３のドーパント
濃度を有するひ素又はリンのようなＮ＋材料を含む。下
部電極１２はこのような領域を形成するための既知の方
法の任意の種により基板１０に注入され得る。
はシリコン基板又はポリシリコン層１０上に形成され得
る。まず最初にアンチヒューズの下部電極として機能す
るＮ＋拡散層１２を半導体基板１０中で慣用フィールド
酸化物領域１４の間の面積に形成する。基板１０が実際
にＣＭＯＳプロセスで慣用的な逆導電性型の半導体基板
に製造される１導電性型のウェル領域であり得ることは
当業者に容易に理解されよう。また、下部電極１２はシ
リコン基板上に配置され、ドープした多結晶シリコン層
でもよい。留意すべき点として、アンチヒューズデバイ
スの下部電極１２は基板１０と逆極性の半導体導電性型
を生成するドーパントを使用して強くドープされる。し
たがって、基板１０がＰ型材料であるならば、下部電極
１２は強くドープしたＮ型拡散領域とすべきであり、基
板１０がＮ型材料であるならば下部電極１２はＰ型拡散
領域とすべきである。好適実施態様によると、下部電極
１２は１×１０１９〜１×１０２１ｃｍ３のドーパント
濃度を有するひ素又はリンのようなＮ＋材料を含む。下
部電極１２はこのような領域を形成するための既知の方
法の任意の種により基板１０に注入され得る。
【００２８】下部電極１２の表面を既知の方法にしたが
って酸化させ、二酸化硅素層１６を形成する。二酸化硅
素層１６は熱により成長した二酸化硅素の層であり得る
。本発明の好適な実施態様によると、この層は厚さ約２
５〜１０００Åであり得る。次に二酸化硅素層１６の上
に窒化硅素層１８を形成する。窒化硅素層１８は周知の
技術により形成され、厚さ約５０〜１０００Åであり得
る。
って酸化させ、二酸化硅素層１６を形成する。二酸化硅
素層１６は熱により成長した二酸化硅素の層であり得る
。本発明の好適な実施態様によると、この層は厚さ約２
５〜１０００Åであり得る。次に二酸化硅素層１６の上
に窒化硅素層１８を形成する。窒化硅素層１８は周知の
技術により形成され、厚さ約５０〜１０００Åであり得
る。
【００２９】本発明の１実施態様によると、下部電極１
２を覆う窒化硅素層１８の上でアンチヒューズのアパー
チャを形成するように決定された点に慣用ホトリソグラ
フィ技術を使用してでホトレジストパッド２０を形成す
る。次にホトレジストパッドをマスクとして使用して窒
化硅素層１８を等方的にエッチングする。ホトレジスト
パッドの寸法が本発明の方法を使用して形成されるアパ
ーチャの寸法を決定することは、当業者に理解されよう
。ホトレジストパッドを可能な最小描線寸法に形成する
ならば、得られるアパーチャは最小描線寸法よりも小さ
い寸法を有するであろう。
２を覆う窒化硅素層１８の上でアンチヒューズのアパー
チャを形成するように決定された点に慣用ホトリソグラ
フィ技術を使用してでホトレジストパッド２０を形成す
る。次にホトレジストパッドをマスクとして使用して窒
化硅素層１８を等方的にエッチングする。ホトレジスト
パッドの寸法が本発明の方法を使用して形成されるアパ
ーチャの寸法を決定することは、当業者に理解されよう
。ホトレジストパッドを可能な最小描線寸法に形成する
ならば、得られるアパーチャは最小描線寸法よりも小さ
い寸法を有するであろう。
【００３０】図１ｂによると、窒化硅素の等方性エッチ
ング及びホトレジストパッド２０の除去後に窒化硅素パ
ッド２２が残っている。本発明の１態様によると、ホト
レジストパッド２０はこれを形成するために使用した上
部パターンよりも小さいことが理解されよう。同様に、
ホトリソグラフィープロセス業者に自明のように、窒化
硅素パッド２２はレジストパッド２０の下のアンダーカ
ットによる等方性エッチングにより規定される後に上部
レジストパッド２０よりも小さい。したがって、レジス
トパッドのエッチング剤による侵食及びアンダーカッテ
ィングのような従来技術で不利であるとみなされるホト
リソグラフィの特徴は、追って詳細に説明するように慣
用ホトリソグラフィ描線寸法により得られるよりも小さ
い最小寸法アパーチャを形成するために本発明で実際に
有利に使用される。
ング及びホトレジストパッド２０の除去後に窒化硅素パ
ッド２２が残っている。本発明の１態様によると、ホト
レジストパッド２０はこれを形成するために使用した上
部パターンよりも小さいことが理解されよう。同様に、
ホトリソグラフィープロセス業者に自明のように、窒化
硅素パッド２２はレジストパッド２０の下のアンダーカ
ットによる等方性エッチングにより規定される後に上部
レジストパッド２０よりも小さい。したがって、レジス
トパッドのエッチング剤による侵食及びアンダーカッテ
ィングのような従来技術で不利であるとみなされるホト
リソグラフィの特徴は、追って詳細に説明するように慣
用ホトリソグラフィ描線寸法により得られるよりも小さ
い最小寸法アパーチャを形成するために本発明で実際に
有利に使用される。
【００３１】次にウェーハを更に酸化し、標準寸法より
も厚く、場合によってはフィールド酸化物領域１４の厚
さに近似するような厚いフィールド二酸化硅素２４とす
る。本発明の１態様によると、二酸化硅素１４は容易に
通常の３倍にすることができ、約１０００〜５０００Å
の範囲の厚さであり得る。このような厚いフィールド二
酸化硅素層２４は該層に形成されるアンチヒューズの寄
生キャパシタンスを従来技術の少なくとも３分の１に減
少できるという利点を有する。酸化プロセスにより二酸
化硅素は窒化硅素パッド２２の下に侵食する。窒化硅素
パッド２２を従来方法により剥離し、図１ｂの領域２６
に小さいアパーチャを形成する。本発明によると、領域
２６にの嘴侵食部は図１ａの二酸化硅素層１６により先
に規定したアパーチャ上のアンチヒューズ誘電体の直径
を更に減少させる。
も厚く、場合によってはフィールド酸化物領域１４の厚
さに近似するような厚いフィールド二酸化硅素２４とす
る。本発明の１態様によると、二酸化硅素１４は容易に
通常の３倍にすることができ、約１０００〜５０００Å
の範囲の厚さであり得る。このような厚いフィールド二
酸化硅素層２４は該層に形成されるアンチヒューズの寄
生キャパシタンスを従来技術の少なくとも３分の１に減
少できるという利点を有する。酸化プロセスにより二酸
化硅素は窒化硅素パッド２２の下に侵食する。窒化硅素
パッド２２を従来方法により剥離し、図１ｂの領域２６
に小さいアパーチャを形成する。本発明によると、領域
２６にの嘴侵食部は図１ａの二酸化硅素層１６により先
に規定したアパーチャ上のアンチヒューズ誘電体の直径
を更に減少させる。
【００３２】図１ｃによると、アンチヒューズ構造は当
業者に周知のように上部電極２８を形成することにより
完成され得る。
業者に周知のように上部電極２８を形成することにより
完成され得る。
【００３３】本発明の方法は約０．１μｍ×０．１μｍ
（０．０１μｍ２）以下の開口を二酸化硅素層に作成で
きることが理解されよう。二酸化硅素層にアパーチャを
エッチする常法では開口は約１．１μｍ×１．１μｍ（
１．２１μｍ２）である。即ち、本発明の方法はアパー
チャの寸法を標準ホトリソグラフィプロセスシーケンス
の少なくとも１００分の１にすることができる。キャパ
シタンスは誘電体面積に正比例するので、本発明は単一
のアンチヒューズエレメントのキャパシタンスを少なく
とも１００分の１にできるという利点を有する。更に、
フィールド二酸化硅素１４の厚さを３倍にすることがで
きるので、本発明にしたがって製造されるアンチヒュー
ズのフィールド二酸化硅素キャパシタンスは少なくとも
３分の１になるという利点がある。
（０．０１μｍ２）以下の開口を二酸化硅素層に作成で
きることが理解されよう。二酸化硅素層にアパーチャを
エッチする常法では開口は約１．１μｍ×１．１μｍ（
１．２１μｍ２）である。即ち、本発明の方法はアパー
チャの寸法を標準ホトリソグラフィプロセスシーケンス
の少なくとも１００分の１にすることができる。キャパ
シタンスは誘電体面積に正比例するので、本発明は単一
のアンチヒューズエレメントのキャパシタンスを少なく
とも１００分の１にできるという利点を有する。更に、
フィールド二酸化硅素１４の厚さを３倍にすることがで
きるので、本発明にしたがって製造されるアンチヒュー
ズのフィールド二酸化硅素キャパシタンスは少なくとも
３分の１になるという利点がある。
【００３４】図２ａ及び図２ｂは、２ステップマスクプ
ロセスを使用することによる処理中に極めて小さいホト
レジスト描線をアンチヒューズデバイスに接着させてお
くための方法を示す。最小描線寸法のホトレジストパッ
ドを使用するならば、その寸法が小さいため処理中にパ
ッドが破壊し易くなるか又は別の方法でデバイスから落
下し易くなる。本発明のこの態様によると、図２ａ及び
図２ｂに示すような２ステップマスクプロセスが使用さ
れ得る。図２ａに示す第１ステップでは、既知技術にし
たがって基板３２上に窒化硅素の細長いストリップ３０
を形成する。ストリップ３０は幅約０．８μｍであり得
る。その長さは所望により他のアンチヒューズエレメン
トを形成するために必要な程度であり得る。次に窒化硅
素ストリップ３０の周囲のシリコン表面の非マスク部分
に厚さ約３０００Åを有し得る二酸化硅素層を成長させ
る。
ロセスを使用することによる処理中に極めて小さいホト
レジスト描線をアンチヒューズデバイスに接着させてお
くための方法を示す。最小描線寸法のホトレジストパッ
ドを使用するならば、その寸法が小さいため処理中にパ
ッドが破壊し易くなるか又は別の方法でデバイスから落
下し易くなる。本発明のこの態様によると、図２ａ及び
図２ｂに示すような２ステップマスクプロセスが使用さ
れ得る。図２ａに示す第１ステップでは、既知技術にし
たがって基板３２上に窒化硅素の細長いストリップ３０
を形成する。ストリップ３０は幅約０．８μｍであり得
る。その長さは所望により他のアンチヒューズエレメン
トを形成するために必要な程度であり得る。次に窒化硅
素ストリップ３０の周囲のシリコン表面の非マスク部分
に厚さ約３０００Åを有し得る二酸化硅素層を成長させ
る。
【００３５】図２ｂに示すように、既知技術にしたがっ
てストリップ３０と同等の幅を有する窒化硅素の第２の
ストリップ３４を第１の窒化硅素ストリップ３０と直交
するように堆積させる。２つの窒化硅素マスクの交差部
３６は約０．８μｍ×０．８μｍの横断面を有する窒化
硅素パッドを有効に形成する。
てストリップ３０と同等の幅を有する窒化硅素の第２の
ストリップ３４を第１の窒化硅素ストリップ３０と直交
するように堆積させる。２つの窒化硅素マスクの交差部
３６は約０．８μｍ×０．８μｍの横断面を有する窒化
硅素パッドを有効に形成する。
【００３６】レジストの細長い相互に交差するストリッ
プは接着のためにより大きい表面積を提供し、（ごく小
さいレジストパッドのように）エッチング作業中に破壊
又は落下しにくいことが理解されよう。加工後、この横
断面積は前述のように約０．７×０．７μｍに縮小する
。前述のように等方性エッチング及び侵食酸化後、最終
アンチヒューズ開口は約０．５μｍ以下の寸法を有し得
る。
プは接着のためにより大きい表面積を提供し、（ごく小
さいレジストパッドのように）エッチング作業中に破壊
又は落下しにくいことが理解されよう。加工後、この横
断面積は前述のように約０．７×０．７μｍに縮小する
。前述のように等方性エッチング及び侵食酸化後、最終
アンチヒューズ開口は約０．５μｍ以下の寸法を有し得
る。
【００３７】本発明の別の態様によると、アンチヒュー
ズアパーチャの寸法を減少する方法は等方性プラズマエ
ッチング法又は熱リンウェットエッチング法に固有のア
ンダーカッティングを使用する。上記に説明したように
、従来のエッチングプロセスは集積回路上に規定すべき
描線の寸法を減少するためには使用されていない。従来
技術のホトリソグラフィプロセスシーケンスの主要な制
限の１つは、等方性プラズマエッチングがマスキング層
の下で横方向に行われると共にシリコン表面に向かって
鉛直方向に行われるという点である。即ち、従来技術に
よると、エッチされる寸法は一般にマスク上の寸法より
も大きい。本発明は最小ホトリソグラフィ描線寸法より
も小さいアンチヒューズのアパーチャを有利に作成する
ためにこれらの確認されている欠点を利用する。
ズアパーチャの寸法を減少する方法は等方性プラズマエ
ッチング法又は熱リンウェットエッチング法に固有のア
ンダーカッティングを使用する。上記に説明したように
、従来のエッチングプロセスは集積回路上に規定すべき
描線の寸法を減少するためには使用されていない。従来
技術のホトリソグラフィプロセスシーケンスの主要な制
限の１つは、等方性プラズマエッチングがマスキング層
の下で横方向に行われると共にシリコン表面に向かって
鉛直方向に行われるという点である。即ち、従来技術に
よると、エッチされる寸法は一般にマスク上の寸法より
も大きい。本発明は最小ホトリソグラフィ描線寸法より
も小さいアンチヒューズのアパーチャを有利に作成する
ためにこれらの確認されている欠点を利用する。
【００３８】図３ａによると、シリコン基板４０の慣用
フィールド酸化物領域４４の間にＮ＋領域を注入する。 あるいは、領域４２はドープトポリシリコン層であって
もよい。シリコン基板の表面に二酸化硅素層４２を成長
させ、酸化物層４６の頂部に窒化硅素層４８を形成する
。窒化硅素層４８の上にマスキング酸化物層５０を形成
する。次に等方性プラズマエッチング又は熱リンウェッ
トエッチングを使用してマスキング二酸化硅素層５０の
下の窒化硅素層４８を等方性にエッチする。こうして窒
化硅素層４８の寸法を図３ｂに概略的に示すようにマス
キング酸化物層５０よりも小さくする。例えば、０．７
μｍ×０．７μｍの面積を有するマスキング二酸化硅素
層５０は典型的には等方性プラズマエッチング又は熱リ
ンウェットエッチングにより約０．３μｍアンダーカッ
トされる。こうして約０．４μｍ×０．４μｍ以下の面
積を有する窒化硅素パッド４８が得られる。
フィールド酸化物領域４４の間にＮ＋領域を注入する。 あるいは、領域４２はドープトポリシリコン層であって
もよい。シリコン基板の表面に二酸化硅素層４２を成長
させ、酸化物層４６の頂部に窒化硅素層４８を形成する
。窒化硅素層４８の上にマスキング酸化物層５０を形成
する。次に等方性プラズマエッチング又は熱リンウェッ
トエッチングを使用してマスキング二酸化硅素層５０の
下の窒化硅素層４８を等方性にエッチする。こうして窒
化硅素層４８の寸法を図３ｂに概略的に示すようにマス
キング酸化物層５０よりも小さくする。例えば、０．７
μｍ×０．７μｍの面積を有するマスキング二酸化硅素
層５０は典型的には等方性プラズマエッチング又は熱リ
ンウェットエッチングにより約０．３μｍアンダーカッ
トされる。こうして約０．４μｍ×０．４μｍ以下の面
積を有する窒化硅素パッド４８が得られる。
【００３９】次に、先の実施態様で記載したように縮小
寸法の窒化硅素パッドをマスクとして使用して第２の酸
化物層５２を成長させる。窒化硅素パッド４８及び該パ
ッドの下の二酸化硅素層４４の残部は慣用処理技術を使
用して除去され得、図３ｃに示すように小さいアンチヒ
ューズアパーチャ５４が残る。アパーチャ５４の寸法は
約０．１μｍ×０．１μｍ以下であり得る。図２ａ及び
図２ｂに示す付加的マスキングステップを使用しても上
記プロセスを達成できることに留意されたい。
寸法の窒化硅素パッドをマスクとして使用して第２の酸
化物層５２を成長させる。窒化硅素パッド４８及び該パ
ッドの下の二酸化硅素層４４の残部は慣用処理技術を使
用して除去され得、図３ｃに示すように小さいアンチヒ
ューズアパーチャ５４が残る。アパーチャ５４の寸法は
約０．１μｍ×０．１μｍ以下であり得る。図２ａ及び
図２ｂに示す付加的マスキングステップを使用しても上
記プロセスを達成できることに留意されたい。
【００４０】本発明の別の実施態様は、窒化硅素と多結
晶シリコンとの超隣接層を使用して最小寸法アンチヒュ
ーズアパーチャを形成するための別の方法を含む。図４
ａによると、慣用技術を使用してアンチヒューズを形成
すべき領域以外の半導体基板６２の表面に従来の厚いフ
ィールド酸化物６０を成長させる。半導体基板６０に慣
用技術によりＮ＋拡散領域６４を形成する。拡散領域６
４の上に二酸化硅素層６６を成長させる。本発明の好適
実施態様によると、二酸化硅素層６６は約１０００Åの
厚さを有し得る。
晶シリコンとの超隣接層を使用して最小寸法アンチヒュ
ーズアパーチャを形成するための別の方法を含む。図４
ａによると、慣用技術を使用してアンチヒューズを形成
すべき領域以外の半導体基板６２の表面に従来の厚いフ
ィールド酸化物６０を成長させる。半導体基板６０に慣
用技術によりＮ＋拡散領域６４を形成する。拡散領域６
４の上に二酸化硅素層６６を成長させる。本発明の好適
実施態様によると、二酸化硅素層６６は約１０００Åの
厚さを有し得る。
【００４１】周知の処理技術を使用して二酸化硅素層６
６の上に多結晶シリコン層６８を形成する。周知の技術
を使用して多結晶シリコン層６８の上に窒化硅素マスキ
ング層７０を形成する。アンチヒューズアパーチャの寸
法は窒化硅素マスキング層７０の寸法に依存する。
６の上に多結晶シリコン層６８を形成する。周知の技術
を使用して多結晶シリコン層６８の上に窒化硅素マスキ
ング層７０を形成する。アンチヒューズアパーチャの寸
法は窒化硅素マスキング層７０の寸法に依存する。
【００４２】次に等方性プラズマエッチング又は慣用ウ
ェットエッチング技術を使用して窒化硅素と多結晶シリ
コンとのスタック構造を等方的にエッチし、図４ａに示
すアンダーカット構造を形成する。
ェットエッチング技術を使用して窒化硅素と多結晶シリ
コンとのスタック構造を等方的にエッチし、図４ａに示
すアンダーカット構造を形成する。
【００４３】図４ｂに示すように、スタック構造をマス
クとして使用してウェーハを酸化させ、ポリシリコン層
６８の下の二酸化硅素層６６の部分の上に侵食するより
厚い酸化物層７２をＮ＋領域６４の上に形成する。二酸
化硅素７２の成長は図４ｂに示すようにポリシリコン層
６８の両側に進行する。
クとして使用してウェーハを酸化させ、ポリシリコン層
６８の下の二酸化硅素層６６の部分の上に侵食するより
厚い酸化物層７２をＮ＋領域６４の上に形成する。二酸
化硅素７２の成長は図４ｂに示すようにポリシリコン層
６８の両側に進行する。
【００４４】次に図４ｃに示すように窒化硅素マスキン
グ層７０及びポリシリコン層６８を慣用エッチング技術
にしたがって除去する。次に露光した二酸化硅素層６６
を適切なエッチング剤に浸漬させ、アパーチャ７４を形
成する。アパーチャ７４は面積約０．０１μｍ２以下で
あり得、有利には低減したキャパシタンスを有するアン
チヒューズエレメントの配置場所を形成する。以上の方
法は図２ａ及び図２ｂに示すように窒化硅素マスキング
層７０に窒化硅素の交差ストリップを使用して実施する
こともできる。
グ層７０及びポリシリコン層６８を慣用エッチング技術
にしたがって除去する。次に露光した二酸化硅素層６６
を適切なエッチング剤に浸漬させ、アパーチャ７４を形
成する。アパーチャ７４は面積約０．０１μｍ２以下で
あり得、有利には低減したキャパシタンスを有するアン
チヒューズエレメントの配置場所を形成する。以上の方
法は図２ａ及び図２ｂに示すように窒化硅素マスキング
層７０に窒化硅素の交差ストリップを使用して実施する
こともできる。
【００４５】次に図５について説明すると、本発明の別
の実施態様はネガ形レジストを使用することにより低減
したキャパシタンスを有するアンチヒューズエレメント
を形成するために最小寸法アパーチャを提供する。本発
明の前述の教示に従い、酸化物領域８４の間のシリコン
基板８６のＮ＋領域８２（シリコン基板又はドープトポ
リシリコン層の注入領域であり得る）上に二酸化硅素層
８０を形成する。本発明の好適実施態様によると、二酸
化硅素層８０は約１０００Åの厚さを有し得る。
の実施態様はネガ形レジストを使用することにより低減
したキャパシタンスを有するアンチヒューズエレメント
を形成するために最小寸法アパーチャを提供する。本発
明の前述の教示に従い、酸化物領域８４の間のシリコン
基板８６のＮ＋領域８２（シリコン基板又はドープトポ
リシリコン層の注入領域であり得る）上に二酸化硅素層
８０を形成する。本発明の好適実施態様によると、二酸
化硅素層８０は約１０００Åの厚さを有し得る。
【００４６】周知の技術を使用してウェーハの表面にネ
ガ形レジストの層８８を設ける。好適態様によると、ネ
ガ形レジスト層８８は慣用技術を使用して形成したアル
ミニウム層９０で被覆され得る。アルミニウム層９０の
頂部でアンチヒューズを形成すべき領域にポジ形レジス
ト層（図示せず）をパターニングする。ポジ形レジスト
層をマスクとして使用してアルミニウム層９０をエッチ
する。次に図示するように二酸化硅素層８０の上に小さ
い面積のポジ形レジスト８８を残してポジ形レジスト層
８８を等方的にプラズマエッチする。アルミニウムマス
キング層９０の下のネガ形レジスト８８はエッチングプ
ロセスの等方作用によりアンダーカットされ、上部のア
ルミニウム層９０よりも小さいネガ形レジスト描線が形
成される。その後、標準アルミニウムエッチングを使用
してアルミニウム層を除去してもよい。次に、従来技術
で周知のように約１８０℃の温度の無水ＨＦを使用して
ネガ形レジスト８８に酸化物層８０をエッチさせ、二酸
化硅素層８０にアパーチャを形成する。形成されたアパ
ーチャは０．０１μｍ以下の面積を有し得る。
ガ形レジストの層８８を設ける。好適態様によると、ネ
ガ形レジスト層８８は慣用技術を使用して形成したアル
ミニウム層９０で被覆され得る。アルミニウム層９０の
頂部でアンチヒューズを形成すべき領域にポジ形レジス
ト層（図示せず）をパターニングする。ポジ形レジスト
層をマスクとして使用してアルミニウム層９０をエッチ
する。次に図示するように二酸化硅素層８０の上に小さ
い面積のポジ形レジスト８８を残してポジ形レジスト層
８８を等方的にプラズマエッチする。アルミニウムマス
キング層９０の下のネガ形レジスト８８はエッチングプ
ロセスの等方作用によりアンダーカットされ、上部のア
ルミニウム層９０よりも小さいネガ形レジスト描線が形
成される。その後、標準アルミニウムエッチングを使用
してアルミニウム層を除去してもよい。次に、従来技術
で周知のように約１８０℃の温度の無水ＨＦを使用して
ネガ形レジスト８８に酸化物層８０をエッチさせ、二酸
化硅素層８０にアパーチャを形成する。形成されたアパ
ーチャは０．０１μｍ以下の面積を有し得る。
【００４７】最小寸法のアパーチャを形成するために本
発明の教示にしたがってネガ形レジストを使用する点は
従来技術と著しく異なることが理解されよう。従来、ネ
ガ形レジストは解像度が低いため歓迎されなかった。従
来技術ではネガ形レジストを使用して上部マスクパター
ンよりも大きいアパーチャを形成している。本発明によ
ると、ネガ形レジストを使用してネガ形レジストパター
ンよりも小さい描線を形成する。
発明の教示にしたがってネガ形レジストを使用する点は
従来技術と著しく異なることが理解されよう。従来、ネ
ガ形レジストは解像度が低いため歓迎されなかった。従
来技術ではネガ形レジストを使用して上部マスクパター
ンよりも大きいアパーチャを形成している。本発明によ
ると、ネガ形レジストを使用してネガ形レジストパター
ンよりも小さい描線を形成する。
【００４８】本発明の別の態様によると、アンチヒュー
ズアパーチャを形成する方法は強化したＮ＋酸化を使用
する。まず図６ａに示すように、フィールド酸化物領域
１０６及びマスキング層１０８をマスクとして使用して
周知のイオン注入又は拡散技術により２つのＮ＋領域１
００及び１０２の間にスペース１１０を残してこれらの
領域１００及び１０２をシリコン基板１０４に注入する
。マスクの寸法がスペーシングの寸法を決定し、形成す
べきアンチヒューズアパーチャの寸法を決定することは
当業者に理解されよう。Ｎ＋領域１００及び１０２は熱
によりマスク１０８の縁部の下に推進し、スペース１１
０の寸法を減少することもできる。その後、マスク１０
８を除去する。
ズアパーチャを形成する方法は強化したＮ＋酸化を使用
する。まず図６ａに示すように、フィールド酸化物領域
１０６及びマスキング層１０８をマスクとして使用して
周知のイオン注入又は拡散技術により２つのＮ＋領域１
００及び１０２の間にスペース１１０を残してこれらの
領域１００及び１０２をシリコン基板１０４に注入する
。マスクの寸法がスペーシングの寸法を決定し、形成す
べきアンチヒューズアパーチャの寸法を決定することは
当業者に理解されよう。Ｎ＋領域１００及び１０２は熱
によりマスク１０８の縁部の下に推進し、スペース１１
０の寸法を減少することもできる。その後、マスク１０
８を除去する。
【００４９】次に、周知の低温スチームプロセスを使用
して酸化ステップを実施する。強くドープしたＮ＋領域
１００及び１０２はスペース１１０の弱くドープされる
か又はドープされないシリコン基板１０４の部分よりも
迅速に酸化するので、形成される酸化物はアンチヒュー
ズアパーチャが形成される領域であるスペース１１０の
上では薄くなる。
して酸化ステップを実施する。強くドープしたＮ＋領域
１００及び１０２はスペース１１０の弱くドープされる
か又はドープされないシリコン基板１０４の部分よりも
迅速に酸化するので、形成される酸化物はアンチヒュー
ズアパーチャが形成される領域であるスペース１１０の
上では薄くなる。
【００５０】酸化ステップの実施後に形成される構造を
図６ｂに示す。この時点で、アンチヒューズエレメント
の下部電極を形成するために付加的Ｎ＋領域１１２をス
ペース１１０に注入してもよい。
図６ｂに示す。この時点で、アンチヒューズエレメント
の下部電極を形成するために付加的Ｎ＋領域１１２をス
ペース１１０に注入してもよい。
【００５１】図７ａ、図７ｂ及び図７ｃはアンチヒュー
ズエレメントのアパーチャから厚いフィールド酸化物１
４への鋭角遷移を提供するために上述の方法を組み合わ
せた別の実施態様を示す。これはより小さい面積及びよ
り小さい寄生キャパシタンスを有するより鋭角状輪郭の
アンチヒューズエレメントを提供するという利点を有す
る。
ズエレメントのアパーチャから厚いフィールド酸化物１
４への鋭角遷移を提供するために上述の方法を組み合わ
せた別の実施態様を示す。これはより小さい面積及びよ
り小さい寄生キャパシタンスを有するより鋭角状輪郭の
アンチヒューズエレメントを提供するという利点を有す
る。
【００５２】図７ａに示すように基板１２４の酸化物領
域１２６の間にＮ＋領域１２０及び１２２を形成し、マ
スキング層１２８を使用して領域１２０及び１２２の間
にスペース１３０を形成する。領域１２０及び１２２を
横方向に拡散させ、スペース１３０の寸法を減少させて
もよい。
域１２６の間にＮ＋領域１２０及び１２２を形成し、マ
スキング層１２８を使用して領域１２０及び１２２の間
にスペース１３０を形成する。領域１２０及び１２２を
横方向に拡散させ、スペース１３０の寸法を減少させて
もよい。
【００５３】図７ｂに示すようにＮ＋領域１２０及び１
２２の間に窒化硅素マスキング層１３２を規定し、慣用
技術にしたがって低温蒸気中で付加フィールド酸化物１
３４を成長させ、窒化硅素層１３２の下に侵食させる。 Ｎ＋領域１２０及び１２２の存在により酸化プロセスを
強化する。次に図７ｃに示すように当業者に周知の従来
技術により窒化硅素層１３２を除去し、アパーチャ１３
８を残す。
２２の間に窒化硅素マスキング層１３２を規定し、慣用
技術にしたがって低温蒸気中で付加フィールド酸化物１
３４を成長させ、窒化硅素層１３２の下に侵食させる。 Ｎ＋領域１２０及び１２２の存在により酸化プロセスを
強化する。次に図７ｃに示すように当業者に周知の従来
技術により窒化硅素層１３２を除去し、アパーチャ１３
８を残す。
【００５４】図７ｃにより、付加ドープト領域１３６を
スペース１３０に注入又は拡散し、アンチヒューズエレ
メントの下部電極として機能するＮ＋拡散領域１３４を
形成する。
スペース１３０に注入又は拡散し、アンチヒューズエレ
メントの下部電極として機能するＮ＋拡散領域１３４を
形成する。
【００５５】以上、現在最も実用的で且つ最適であると
考えられる実施態様に関して本発明を説明したが、本発
明は開示した実施態様に限定されず、特許請求の主旨及
び範囲に含まれる種々の変形及び同等の構成を包含する
ものと理解されたい。例えば、半導体基板中の拡散領域
の導電性型を逆にしてもよい。図面に示すＮ＋拡散領域
をＰ＋拡散領域に変えてもよい。したがって、このよう
なあらゆる同等の構造が特許請求の範囲に含まれること
は当業者に理解されよう。
考えられる実施態様に関して本発明を説明したが、本発
明は開示した実施態様に限定されず、特許請求の主旨及
び範囲に含まれる種々の変形及び同等の構成を包含する
ものと理解されたい。例えば、半導体基板中の拡散領域
の導電性型を逆にしてもよい。図面に示すＮ＋拡散領域
をＰ＋拡散領域に変えてもよい。したがって、このよう
なあらゆる同等の構造が特許請求の範囲に含まれること
は当業者に理解されよう。
【図１ａ】本発明の方法にしたがって製造されるアンチ
ヒューズデバイスの１製造段階における断面図である。
ヒューズデバイスの１製造段階における断面図である。
【図１ｂ】本発明の方法にしたがって製造されるアンチ
ヒューズデバイスの１製造段階における断面図である。
ヒューズデバイスの１製造段階における断面図である。
【図１ｃ】本発明の方法にしたがって製造されるアンチ
ヒューズデバイスの１製造段階における断面図である。
ヒューズデバイスの１製造段階における断面図である。
【図２ａ】最小形状ホトレジストの破壊を阻止するため
に２つの交差するマスキングストリップを使用する本発
明の２マスクプロセスの平面図である。
に２つの交差するマスキングストリップを使用する本発
明の２マスクプロセスの平面図である。
【図２ｂ】最小形状ホトレジストの破壊を阻止するため
に２つの交差するマスキングストリップを使用する本発
明の２マスクプロセスの平面図である。
に２つの交差するマスキングストリップを使用する本発
明の２マスクプロセスの平面図である。
【図３ａ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
【図３ｂ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
【図３ｃ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
【図４ａ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
【図４ｂ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
【図４ｃ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
【図５】図１のデバイスの別の実施態様の側断面図であ
る。
る。
【図６ａ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
【図６ｂ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
【図７ａ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
【図７ｂ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
【図７ｃ】図１のデバイスの別の実施態様の１製造段階
における断面図である。
における断面図である。
１０ 基板
１２ Ｎ＋拡散領域
１４ フィールド酸化物領域
１６ 二酸化硅素層
１８ 窒化硅素層
２０ ホトレジストパッド
２２ 窒化硅素パッド
２４ フィールド二酸化硅素層
３０，３４ 窒化硅素ストリップ
Claims (7)
- 【請求項１】 一方が半導体基板中の注入領域からな
る２つの導電性電極の間に誘電層を含む電気的にプログ
ラム可能なアンチヒューズエレメントにおける、アンチ
ヒューズアパーチャを形成するための方法であって、該
注入領域の上に二酸化硅素層を形成する段階と、該二酸
化硅素層の上に窒化硅素パッドを形成する段階と、該半
導体基板を酸化雰囲気に暴露し、縁部が該窒化硅素パッ
ドの縁部の下に侵食するような中間二酸化硅素層を形成
する段階と、該窒化硅素パッドを除去する段階とを含む
方法。 - 【請求項２】 窒化硅素パッドを形成する段階が、実
質的に該注入領域の上に配置され、その製造に使用され
るプロセステクノロジーの最小描線寸法に等しい幅を有
する第１の細長い窒化硅素ストリップを形成する段階と
、その製造に使用されるプロセステクノロジーの最小描
線寸法に等しい幅を有しており、アンチヒューズを形成
しようとする場所において該第１の窒化硅素ストリップ
と交差する第２の細長い窒化硅素ストリップを形成する
段階とを含む請求項１に記載の方法。 - 【請求項３】 一方が半導体基板中の注入領域からな
る２つの導電性電極の間に誘電層を含む電気的にプログ
ラム可能なアンチヒューズエレメントにおける、アンチ
ヒューズアパーチャを形成するための方法であって、該
注入領域の上に薄い二酸化硅素層を形成する段階と、該
薄い二酸化硅素層の上に窒化硅素層を形成する段階と、
該窒化硅素層の上に二酸化硅素マスキング層を形成する
段階と、該二酸化硅素マスキング層及び該窒化硅素層を
等方性にエッチングし、該二酸化硅素マスキング層以下
の面積を有する窒化硅素パッドを形成する段階と、該半
導体基板を酸化雰囲気に暴露し、縁部が該窒化硅素パッ
ドの縁部の下に侵食するような中間二酸化硅素層を形成
する段階と、該二酸化硅素マスキング層及び該窒化硅素
パッドを除去する段階とを含む方法。 - 【請求項４】 一方が半導体基板の注入領域からなる
２つの導電性電極の間に誘電層を含む電気的にプログラ
ム可能なアンチヒューズエレメントにおいて、アンチヒ
ューズアパーチャを形成するための方法であって、該注
入領域の上に第１の薄い二酸化硅素層を形成する段階と
、該アンチヒューズの所望の面積よりも大きい面積を有
する多結晶シリコン層を該薄い二酸化硅素層の上に形成
する段階と、該多結晶シリコン層とほぼ同一寸法の面積
を有する窒化硅素パッドを該多結晶層の上に形成する段
階と、該窒化硅素パッド及び該多結晶シリコン層を等方
性にエッチングし、該窒化硅素パッド以下の面積を有す
るポリシリコンパッドを形成する段階と、該半導体基板
を酸化雰囲気に暴露し、縁部が該多結晶シリコンパッド
の縁部の下に侵食するような中間二酸化硅素層を形成す
る段階と、該多結晶シリコンパッド及び該窒化硅素パッ
ドを除去する段階とを含む方法。 - 【請求項５】 窒化硅素パッドを形成する段階が、実
質的に該注入領域の上に配置され、その製造に使用され
るプロセステクノロジーの最小描線寸法に等しい幅を有
する第１の細長い窒化硅素ストリップを形成する段階と
、その製造に使用されるプロセステクノロジーの最小描
線寸法に等しい幅を有しており、アンチヒューズを形成
したい場所において該第１の窒化硅素ストリップに交差
する第２の細長い窒化硅素ストリップを形成する段階と
を含む請求項４に記載の方法。 - 【請求項６】 一方が半導体基板中の注入領域からな
る２つの導電性電極の間に誘電層を含む電気的にプログ
ラム可能なアンチヒューズエレメントにおける、アンチ
ヒューズアパーチャを形成するための方法であって、該
注入領域の上に厚さ１０００Å以下の薄い二酸化硅素層
を形成する段階と、該薄い二酸化硅素層の上にネガ形レ
ジスト層を形成する段階と、該アンチヒューズの所望の
面積よりも大きい面積を有する金属パッドを該ネガ形レ
ジスト層の上に形成する段階と、該金属パッド及び該ネ
ガ形レジストを等方性にエッチングし、該金属パッド以
下の面積を有するネガ形レジストパッドを形成する段階
と、該金属層及び該ネガ形レジストの該残部を除去する
段階とを含む方法。 - 【請求項７】 一方が半導体基板中の第１の導電性型
の注入領域からなる２つの導電性電極の間に誘電層を含
む電気的にプログラム可能なアンチヒューズエレメント
における、アンチヒューズアパーチャを形成するための
方法であって、該二酸化硅素層の表面で該アンチヒュー
ズを形成したい面積にわたってマスキング層を設ける段
階と、該マスキング層をマスクとして使用して該半導体
基板に第２の導電性型の相互に離間する領域を形成する
段階と、該半導体基板を酸化雰囲気に暴露し、中間二酸
化硅素層を形成する段階と、該マスキング層を除去する
段階とを含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US508303 | 1990-04-12 | ||
| US07/508,303 US5057451A (en) | 1990-04-12 | 1990-04-12 | Method of forming an antifuse element with substantially reduced capacitance using the locos technique |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04226067A true JPH04226067A (ja) | 1992-08-14 |
Family
ID=24022192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3108859A Pending JPH04226067A (ja) | 1990-04-12 | 1991-04-12 | 実質的に低減したキャパシタンスを有するアンチヒューズエレメントの形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5057451A (ja) |
| EP (1) | EP0452090A3 (ja) |
| JP (1) | JPH04226067A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147395A (en) * | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US10500770B2 (en) | 2010-03-02 | 2019-12-10 | So-Semi Technologies, Llc | LED packaging with integrated optics and methods of manufacturing the same |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404029A (en) * | 1990-04-12 | 1995-04-04 | Actel Corporation | Electrically programmable antifuse element |
| WO1992013359A1 (en) * | 1991-01-17 | 1992-08-06 | Crosspoint Solutions, Inc. | An improved antifuse circuit structure for use in a field programmable gate array and method of manufacture thereof |
| US5625220A (en) * | 1991-02-19 | 1997-04-29 | Texas Instruments Incorporated | Sublithographic antifuse |
| US5322812A (en) | 1991-03-20 | 1994-06-21 | Crosspoint Solutions, Inc. | Improved method of fabricating antifuses in an integrated circuit device and resulting structure |
| EP0509631A1 (en) * | 1991-04-18 | 1992-10-21 | Actel Corporation | Antifuses having minimum areas |
| US5641703A (en) * | 1991-07-25 | 1997-06-24 | Massachusetts Institute Of Technology | Voltage programmable links for integrated circuits |
| US5298784A (en) * | 1992-03-27 | 1994-03-29 | International Business Machines Corporation | Electrically programmable antifuse using metal penetration of a junction |
| WO1994007266A1 (en) * | 1992-09-23 | 1994-03-31 | Massachusetts Institute Of Technology | A voltage programmable link having reduced capacitance |
| US5448081A (en) * | 1993-02-22 | 1995-09-05 | Texas Instruments Incorporated | Lateral power MOSFET structure using silicon carbide |
| US5619063A (en) * | 1993-07-07 | 1997-04-08 | Actel Corporation | Edgeless, self-aligned, differential oxidation enhanced and difusion-controlled minimum-geometry antifuse and method of fabrication |
| US5390141A (en) * | 1993-07-07 | 1995-02-14 | Massachusetts Institute Of Technology | Voltage programmable links programmed with low current transistors |
| US5581111A (en) * | 1993-07-07 | 1996-12-03 | Actel Corporation | Dielectric-polysilicon-dielectric antifuse for field programmable logic applications |
| US6157045A (en) * | 1995-08-25 | 2000-12-05 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device evaluation pattern and evaluation method |
| US5811869A (en) | 1996-01-04 | 1998-09-22 | Micron Technology, Inc. | Laser antifuse using gate capacitor |
| US5661071A (en) * | 1996-04-01 | 1997-08-26 | Chartered Semiconductor Manufacturing Pte Ltd | Method of making an antifuse cell with tungsten silicide electrode |
| US5742555A (en) * | 1996-08-20 | 1998-04-21 | Micron Technology, Inc. | Method of anti-fuse repair |
| US5909049A (en) * | 1997-02-11 | 1999-06-01 | Actel Corporation | Antifuse programmed PROM cell |
| US5955751A (en) * | 1998-08-13 | 1999-09-21 | Quicklogic Corporation | Programmable device having antifuses without programmable material edges and/or corners underneath metal |
| US6107165A (en) | 1998-08-13 | 2000-08-22 | Quicklogic Corporation | Metal-to-metal antifuse having improved barrier layer |
| US6515344B1 (en) * | 1999-10-28 | 2003-02-04 | Advanced Micro Devices, Inc. | Thin oxide anti-fuse |
| US6836000B1 (en) | 2000-03-01 | 2004-12-28 | Micron Technology, Inc. | Antifuse structure and method of use |
| US6627970B2 (en) * | 2000-12-20 | 2003-09-30 | Infineon Technologies Ag | Integrated semiconductor circuit, in particular a semiconductor memory circuit, having at least one integrated electrical antifuse structure, and a method of producing the structure |
| US6610586B1 (en) * | 2002-09-04 | 2003-08-26 | Macronix International Co., Ltd. | Method for fabricating nitride read-only memory |
| US7180123B2 (en) * | 2003-07-21 | 2007-02-20 | Macronix International Co., Ltd. | Method for programming programmable eraseless memory |
| US7132350B2 (en) | 2003-07-21 | 2006-11-07 | Macronix International Co., Ltd. | Method for manufacturing a programmable eraseless memory |
| US20050035429A1 (en) * | 2003-08-15 | 2005-02-17 | Yeh Chih Chieh | Programmable eraseless memory |
| EP1743380B1 (en) | 2004-05-06 | 2016-12-28 | Sidense Corp. | Split-channel antifuse array architecture |
| US7755162B2 (en) | 2004-05-06 | 2010-07-13 | Sidense Corp. | Anti-fuse memory cell |
| US9123572B2 (en) | 2004-05-06 | 2015-09-01 | Sidense Corporation | Anti-fuse memory cell |
| US8735297B2 (en) | 2004-05-06 | 2014-05-27 | Sidense Corporation | Reverse optical proximity correction method |
| US7553704B2 (en) * | 2005-06-28 | 2009-06-30 | Freescale Semiconductor, Inc. | Antifuse element and method of manufacture |
| US7528015B2 (en) * | 2005-06-28 | 2009-05-05 | Freescale Semiconductor, Inc. | Tunable antifuse element and method of manufacture |
| US8049299B2 (en) * | 2009-02-25 | 2011-11-01 | Freescale Semiconductor, Inc. | Antifuses with curved breakdown regions |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140643A (en) * | 1980-04-01 | 1981-11-04 | Matsushita Electric Ind Co Ltd | Manufacture of semiconductor device |
| JPS5737849A (en) * | 1980-08-20 | 1982-03-02 | Toshiba Corp | Manufacture of semiconductor device |
| GB2084794B (en) * | 1980-10-03 | 1984-07-25 | Philips Electronic Associated | Methods of manufacturing insulated gate field effect transistors |
| US4441247A (en) * | 1981-06-29 | 1984-04-10 | Intel Corporation | Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate |
| JPS5844748A (ja) * | 1981-09-10 | 1983-03-15 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4574465A (en) * | 1982-04-13 | 1986-03-11 | Texas Instruments Incorporated | Differing field oxide thicknesses in dynamic memory device |
| US4569121A (en) * | 1983-03-07 | 1986-02-11 | Signetics Corporation | Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer |
| US4541167A (en) * | 1984-01-12 | 1985-09-17 | Texas Instruments Incorporated | Method for integrated circuit device isolation |
| US4823181A (en) * | 1986-05-09 | 1989-04-18 | Actel Corporation | Programmable low impedance anti-fuse element |
| US4981813A (en) * | 1987-02-24 | 1991-01-01 | Sgs-Thomson Microelectronics, Inc. | Pad oxide protect sealed interface isolation process |
| JPH01120847A (ja) * | 1987-11-05 | 1989-05-12 | Fujitsu Ltd | 半導体装置 |
| US4866001A (en) * | 1988-07-01 | 1989-09-12 | Bipolar Integrated Technology, Inc. | Very large scale bipolar integrated circuit process |
-
1990
- 1990-04-12 US US07/508,303 patent/US5057451A/en not_active Expired - Lifetime
-
1991
- 1991-04-09 EP EP19910303115 patent/EP0452090A3/en not_active Withdrawn
- 1991-04-12 JP JP3108859A patent/JPH04226067A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6147395A (en) * | 1996-10-02 | 2000-11-14 | Micron Technology, Inc. | Method for fabricating a small area of contact between electrodes |
| US10500770B2 (en) | 2010-03-02 | 2019-12-10 | So-Semi Technologies, Llc | LED packaging with integrated optics and methods of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0452090A2 (en) | 1991-10-16 |
| EP0452090A3 (en) | 1991-12-04 |
| US5057451A (en) | 1991-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04226067A (ja) | 実質的に低減したキャパシタンスを有するアンチヒューズエレメントの形成方法 | |
| US5508220A (en) | Method of forming antifuses having minimum areas | |
| US7087499B2 (en) | Integrated antifuse structure for FINFET and CMOS devices | |
| US7834417B2 (en) | Antifuse elements | |
| EP1581968B1 (en) | Integrated antifuse structure for finfet and cmos devices | |
| US6335228B1 (en) | Method for making an anti-fuse | |
| US5625220A (en) | Sublithographic antifuse | |
| US7425472B2 (en) | Semiconductor fuses and semiconductor devices containing the same | |
| US4335505A (en) | Method of manufacturing semiconductor memory device having memory cell elements composed of a transistor and a capacitor | |
| JPS63155769A (ja) | フローティングゲート素子の製造方法 | |
| JPS6175544A (ja) | 半導体装置の製法 | |
| US5846873A (en) | Method of creating ultra-small nibble structures during mosfet fabrication | |
| US5051809A (en) | Memory cell array of planar cell structure | |
| JP3510938B2 (ja) | 半導体ｒｏｍのコーディング方法及び半導体ｒｏｍ装置 | |
| KR100302188B1 (ko) | 비휘발성 반도체 소자 제조방법 | |
| KR20000013433A (ko) | 선택적 금속 실리사이드막 형성방법 | |
| US6716678B2 (en) | Method for producing an antifuse and antifuse for the selective electrical connection of adjacent conductive regions | |
| KR100533378B1 (ko) | 플러그폴리를 이용한 반도체소자의 수직 배선 형성방법 | |
| KR100781615B1 (ko) | Ｆｉｎｆｅｔ 및 ｃｍｏｓ 디바이스들을 위한 집적안티퓨즈 구조 | |
| US6136671A (en) | Method for forming gate oxide layers | |
| KR100519163B1 (ko) | 플래쉬 메모리 소자의 제조 방법_ | |
| KR100226745B1 (ko) | 반도체 소자의 제조방법 | |
| KR940000312B1 (ko) | 고부하 저항체를 갖는 sram 및 그 제조방법 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| KR100316527B1 (ko) | 플래시 메모리 제조방법 |