JPH05291295A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH05291295A JPH05291295A JP11850192A JP11850192A JPH05291295A JP H05291295 A JPH05291295 A JP H05291295A JP 11850192 A JP11850192 A JP 11850192A JP 11850192 A JP11850192 A JP 11850192A JP H05291295 A JPH05291295 A JP H05291295A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polysilicon film
- polysilicon
- photoresist
- separated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 素子分離用のフォトレジスト膜を剥離する際
に、ポリシリコン膜の表面がダメージを受けないように
する。 【構成】 基板１の上面に形成したポリシリコン膜２の
上面に、熱酸化またはＣＶＤによる堆積により、酸化シ
リコンからなる保護膜３を形成する。次に、保護膜３の
上面にフォトレジスト膜４をパターン形成し、このフォ
トレジスト膜４をマスクとしてドライエッチングするこ
とにより、保護膜３およびポリシリコン膜２を素子分離
する。次に、フォトレジスト膜４をプラズマエッチング
により剥離する。この場合、ポリシリコン膜２の表面は
保護膜３によって被覆されているので、ポリシリコン膜
２の表面がプラズマによってダメージを受けないように
することができる。なお、ポリシリコン膜２を剥離した
後、保護膜３をウェットエッチングにより剥離するが、
この場合の洗浄による汚染は問題にならない程度に小さ
くすることができる。
に、ポリシリコン膜の表面がダメージを受けないように
する。 【構成】 基板１の上面に形成したポリシリコン膜２の
上面に、熱酸化またはＣＶＤによる堆積により、酸化シ
リコンからなる保護膜３を形成する。次に、保護膜３の
上面にフォトレジスト膜４をパターン形成し、このフォ
トレジスト膜４をマスクとしてドライエッチングするこ
とにより、保護膜３およびポリシリコン膜２を素子分離
する。次に、フォトレジスト膜４をプラズマエッチング
により剥離する。この場合、ポリシリコン膜２の表面は
保護膜３によって被覆されているので、ポリシリコン膜
２の表面がプラズマによってダメージを受けないように
することができる。なお、ポリシリコン膜２を剥離した
後、保護膜３をウェットエッチングにより剥離するが、
この場合の洗浄による汚染は問題にならない程度に小さ
くすることができる。
Description
【０００１】
【産業上の利用分野】この発明は薄膜トランジスタの製
造方法に関する。
造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタの製造方法には、ガラ
ス等からなる基板上にポリシリコン膜を形成し、このポ
リシリコン膜上にフォトレジスト膜をパターン形成し、
このフォトレジスト膜をマスクとしてドライエッチング
することによりポリシリコン膜を素子分離し、この後フ
ォトレジスト膜を剥離し、次いでポリシリコン膜の表面
にゲート絶縁膜を形成するようにしたものがある。この
場合、フォトレジスト膜の剥離をウェットエッチングに
より行うと汚染が生じるので、プラズマエッチングによ
り行っている。
ス等からなる基板上にポリシリコン膜を形成し、このポ
リシリコン膜上にフォトレジスト膜をパターン形成し、
このフォトレジスト膜をマスクとしてドライエッチング
することによりポリシリコン膜を素子分離し、この後フ
ォトレジスト膜を剥離し、次いでポリシリコン膜の表面
にゲート絶縁膜を形成するようにしたものがある。この
場合、フォトレジスト膜の剥離をウェットエッチングに
より行うと汚染が生じるので、プラズマエッチングによ
り行っている。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
このような薄膜トランジスタの製造方法では、フォトレ
ジスト膜をプラズマエッチングにより剥離する際、ポリ
シリコン膜の表面がプラズマによってダメージを受け、
このためこのダメージを受けた面上に形成されるゲート
絶縁膜の耐圧が劣化し、ひいては信頼性やスイッチング
特性が劣化するという問題があった。この発明の目的
は、ポリシリコン膜の表面がダメージを受けないように
することのできる薄膜トランジスタの製造方法を提供す
ることにある。
このような薄膜トランジスタの製造方法では、フォトレ
ジスト膜をプラズマエッチングにより剥離する際、ポリ
シリコン膜の表面がプラズマによってダメージを受け、
このためこのダメージを受けた面上に形成されるゲート
絶縁膜の耐圧が劣化し、ひいては信頼性やスイッチング
特性が劣化するという問題があった。この発明の目的
は、ポリシリコン膜の表面がダメージを受けないように
することのできる薄膜トランジスタの製造方法を提供す
ることにある。
【０００４】
【課題を解決するための手段】この発明は、ポリシリコ
ン膜上に該ポリシリコン膜の表面を保護するための酸化
シリコンからなる保護膜を形成し、該保護膜上にフォト
レジスト膜をパターン形成し、該フォトレジスト膜をマ
スクとしてドライエッチングすることにより前記保護膜
および前記ポリシリコン膜を素子分離し、この後前記フ
ォトレジスト膜をプラズマエッチングにより剥離し、次
いで前記保護膜をウェットエッチングにより剥離するよ
うにしたものである。
ン膜上に該ポリシリコン膜の表面を保護するための酸化
シリコンからなる保護膜を形成し、該保護膜上にフォト
レジスト膜をパターン形成し、該フォトレジスト膜をマ
スクとしてドライエッチングすることにより前記保護膜
および前記ポリシリコン膜を素子分離し、この後前記フ
ォトレジスト膜をプラズマエッチングにより剥離し、次
いで前記保護膜をウェットエッチングにより剥離するよ
うにしたものである。
【０００５】
【作用】この発明によれば、フォトレジスト膜をプラズ
マエッチングにより剥離する際に、ポリシリコン膜の表
面を保護膜によって被覆しているので、ポリシリコン膜
の表面がプラズマによってダメージを受けないようにす
ることができる。なお、フォトレジスト膜を剥離した
後、酸化シリコンからなる保護膜をウェットエッチング
により剥離するが、この場合の洗浄による汚染は問題に
ならない程度に小さくすることができる。
マエッチングにより剥離する際に、ポリシリコン膜の表
面を保護膜によって被覆しているので、ポリシリコン膜
の表面がプラズマによってダメージを受けないようにす
ることができる。なお、フォトレジスト膜を剥離した
後、酸化シリコンからなる保護膜をウェットエッチング
により剥離するが、この場合の洗浄による汚染は問題に
ならない程度に小さくすることができる。
【０００６】
【実施例】図１〜図５はそれぞれこの発明の一実施例に
おける薄膜トランジスタの製造方法の各工程を示したも
のである。そこで、これらの図を順に参照しながら、薄
膜トランジスタの製造方法について説明する。
おける薄膜トランジスタの製造方法の各工程を示したも
のである。そこで、これらの図を順に参照しながら、薄
膜トランジスタの製造方法について説明する。
【０００７】まず、図１に示すように、ガラス等からな
る基板１の上面にポリシリコン膜２を形成する。この場
合、ポリシリコン膜２を直接堆積してもよく、またアモ
ルファスシリコン膜を堆積した後このアモルファスシリ
コン膜をポリシリコン化するようにしてもよい。次に、
ポリシリコン膜２の上面に、熱酸化またはＣＶＤによる
堆積により、ポリシリコン膜２の表面を保護するための
酸化シリコンからなる保護膜３を形成する。次に、保護
膜３の上面にフォトレジスト膜４をパターン形成する。
次に、フォトレジスト膜４をマスクとして保護膜３およ
びポリシリコン膜２をドライエッチングすることによ
り、図２に示すように、素子分離する。次に、フォトレ
ジスト膜４をプラズマエッチングにより剥離する。この
場合、ポリシリコン膜２の表面は酸化シリコンからなる
保護膜３によって被覆されているので、ポリシリコン膜
２の表面がプラズマによってダメージを受けないように
することができる。次に、酸化シリコンからなる保護膜
３をウェットエッチングにより剥離する。この場合の洗
浄による汚染は問題にならない程度に小さくすることが
できる。次に、ポリシリコン膜２の表面側を反応性イオ
ンエッチングすることにより、図３に示すように、ポリ
シリコン膜２の表面を平坦化する。
る基板１の上面にポリシリコン膜２を形成する。この場
合、ポリシリコン膜２を直接堆積してもよく、またアモ
ルファスシリコン膜を堆積した後このアモルファスシリ
コン膜をポリシリコン化するようにしてもよい。次に、
ポリシリコン膜２の上面に、熱酸化またはＣＶＤによる
堆積により、ポリシリコン膜２の表面を保護するための
酸化シリコンからなる保護膜３を形成する。次に、保護
膜３の上面にフォトレジスト膜４をパターン形成する。
次に、フォトレジスト膜４をマスクとして保護膜３およ
びポリシリコン膜２をドライエッチングすることによ
り、図２に示すように、素子分離する。次に、フォトレ
ジスト膜４をプラズマエッチングにより剥離する。この
場合、ポリシリコン膜２の表面は酸化シリコンからなる
保護膜３によって被覆されているので、ポリシリコン膜
２の表面がプラズマによってダメージを受けないように
することができる。次に、酸化シリコンからなる保護膜
３をウェットエッチングにより剥離する。この場合の洗
浄による汚染は問題にならない程度に小さくすることが
できる。次に、ポリシリコン膜２の表面側を反応性イオ
ンエッチングすることにより、図３に示すように、ポリ
シリコン膜２の表面を平坦化する。
【０００８】次に、図４に示すように、ポリシリコン膜
２の表面に、熱酸化またはＣＶＤによる堆積により、酸
化シリコンからなるゲート絶縁膜５を形成する。この場
合、ポリシリコン膜２の表面はプラズマによってダメー
ジを受けておらず、しかもポリシリコン膜２の表面を平
坦化しているので、膜質の良いゲート絶縁膜５を形成す
ることができ、ひいてはゲート絶縁膜５の耐圧を高くす
ることができる。次に、図５に示すように、ポリシリコ
ン膜２の中央部に対応する部分のゲート絶縁膜５の上面
にアルミニウムからなるゲート電極６をパターン形成す
る。次に、ゲート電極６をマスクとして不純物を注入し
て拡散することにより、ゲート電極６の両側におけるポ
リシリコン膜２にソース・ドレイン領域を形成する。次
に、全表面に窒化シリコン等からなる層間絶縁膜７を形
成する。次に、ポリシリコン膜２のソース・ドレイン領
域に対応する部分の層間絶縁膜７およびゲート絶縁膜５
にコンタクトホール８を形成する。次に、コンタクトホ
ール８を介してポリシリコン膜２のソース・ドレイン領
域と接続されるアルミニウムからなるソース・ドレイン
電極９を層間絶縁膜７の上面にパターン形成する。かく
して、薄膜トランジスタが製造される。
２の表面に、熱酸化またはＣＶＤによる堆積により、酸
化シリコンからなるゲート絶縁膜５を形成する。この場
合、ポリシリコン膜２の表面はプラズマによってダメー
ジを受けておらず、しかもポリシリコン膜２の表面を平
坦化しているので、膜質の良いゲート絶縁膜５を形成す
ることができ、ひいてはゲート絶縁膜５の耐圧を高くす
ることができる。次に、図５に示すように、ポリシリコ
ン膜２の中央部に対応する部分のゲート絶縁膜５の上面
にアルミニウムからなるゲート電極６をパターン形成す
る。次に、ゲート電極６をマスクとして不純物を注入し
て拡散することにより、ゲート電極６の両側におけるポ
リシリコン膜２にソース・ドレイン領域を形成する。次
に、全表面に窒化シリコン等からなる層間絶縁膜７を形
成する。次に、ポリシリコン膜２のソース・ドレイン領
域に対応する部分の層間絶縁膜７およびゲート絶縁膜５
にコンタクトホール８を形成する。次に、コンタクトホ
ール８を介してポリシリコン膜２のソース・ドレイン領
域と接続されるアルミニウムからなるソース・ドレイン
電極９を層間絶縁膜７の上面にパターン形成する。かく
して、薄膜トランジスタが製造される。
【０００９】
【発明の効果】以上説明したように、この発明によれ
ば、フォトレジスト膜をプラズマエッチングにより剥離
する際に、ポリシリコン膜の表面を保護膜によって被覆
しているので、ポリシリコン膜の表面がプラズマによっ
てダメージを受けないようにすることができ、この結果
ポリシリコン膜上に形成されるゲート絶縁膜の耐圧を高
くすることができ、ひいては信頼性やスイッチング特性
の向上を図ることができる。
ば、フォトレジスト膜をプラズマエッチングにより剥離
する際に、ポリシリコン膜の表面を保護膜によって被覆
しているので、ポリシリコン膜の表面がプラズマによっ
てダメージを受けないようにすることができ、この結果
ポリシリコン膜上に形成されるゲート絶縁膜の耐圧を高
くすることができ、ひいては信頼性やスイッチング特性
の向上を図ることができる。
【図１】この発明の一実施例における薄膜トランジスタ
の製造方法において基板上に形成したポリシリコン膜の
上面に保護膜を形成した後その上にフォトレジスト膜を
パターン形成した状態の断面図。
の製造方法において基板上に形成したポリシリコン膜の
上面に保護膜を形成した後その上にフォトレジスト膜を
パターン形成した状態の断面図。
【図２】この薄膜トランジスタの製造方法において素子
分離した状態の断面図。
分離した状態の断面図。
【図３】この薄膜トランジスタの製造方法においてフォ
トレジスト膜および保護膜を剥離した後ポリシリコン膜
の表面を平坦化した状態の断面図。
トレジスト膜および保護膜を剥離した後ポリシリコン膜
の表面を平坦化した状態の断面図。
【図４】この薄膜トランジスタの製造方法においてゲー
ト絶縁膜を形成した状態の断面図。
ト絶縁膜を形成した状態の断面図。
【図５】この薄膜トランジスタの製造方法においてゲー
ト電極、層間絶縁膜、コンタクトホールおよびソース・
ドレイン電極を形成した状態の断面図。
ト電極、層間絶縁膜、コンタクトホールおよびソース・
ドレイン電極を形成した状態の断面図。
１ 基板 ２ ポリシリコン膜 ３ 保護膜 ４ フォトレジスト膜
Claims (1)
- 【請求項１】 ポリシリコン膜上に該ポリシリコン膜の
表面を保護するための酸化シリコンからなる保護膜を形
成し、該保護膜上にフォトレジスト膜をパターン形成
し、該フォトレジスト膜をマスクとしてドライエッチン
グすることにより前記保護膜および前記ポリシリコン膜
を素子分離し、この後前記フォトレジスト膜をプラズマ
エッチングにより剥離し、次いで前記保護膜をウェット
エッチングにより剥離することを特徴とする薄膜トラン
ジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11850192A JPH05291295A (ja) | 1992-04-13 | 1992-04-13 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11850192A JPH05291295A (ja) | 1992-04-13 | 1992-04-13 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05291295A true JPH05291295A (ja) | 1993-11-05 |
Family
ID=14738236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11850192A Pending JPH05291295A (ja) | 1992-04-13 | 1992-04-13 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05291295A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186262A (ja) * | 1994-12-19 | 1996-07-16 | Korea Electron Telecommun | 薄膜トランジスタの製造方法 |
| US5985704A (en) * | 1993-07-27 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| WO2001061760A1 (fr) * | 2000-02-15 | 2001-08-23 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication d'un transistor a couches minces, et ecran a cristaux liquides |
-
1992
- 1992-04-13 JP JP11850192A patent/JPH05291295A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5985704A (en) * | 1993-07-27 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6171890B1 (en) | 1993-07-27 | 2001-01-09 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| US6599359B2 (en) | 1993-07-27 | 2003-07-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device |
| JPH08186262A (ja) * | 1994-12-19 | 1996-07-16 | Korea Electron Telecommun | 薄膜トランジスタの製造方法 |
| WO2001061760A1 (fr) * | 2000-02-15 | 2001-08-23 | Matsushita Electric Industrial Co., Ltd. | Procede de fabrication d'un transistor a couches minces, et ecran a cristaux liquides |
| US6716768B2 (en) | 2000-02-15 | 2004-04-06 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing thin-film transistor, and liquid-crystal display |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0542279B1 (en) | Thin-film transistor with a protective layer and method of manufacturing the same | |
| US5766823A (en) | Method of manufacturing semiconductor devices | |
| US4404731A (en) | Method of forming a thin film transistor | |
| US7153780B2 (en) | Method and apparatus for self-aligned MOS patterning | |
| US6638816B2 (en) | Integrated circuit device with MIM capacitance circuit and method of manufacturing the same | |
| KR0147510B1 (ko) | 반도체장치 및 그 제조방법 | |
| US10312150B1 (en) | Protected trench isolation for fin-type field-effect transistors | |
| JPH05291295A (ja) | 薄膜トランジスタの製造方法 | |
| US6391701B1 (en) | Semiconductor device and process of fabrication thereof | |
| US5348906A (en) | Method for manufacturing semiconductor device | |
| US5691250A (en) | Method of forming a metal contact to a novel polysilicon contact extension | |
| KR100244411B1 (ko) | 반도체장치 제조방법 | |
| US6362102B1 (en) | Method of forming top metal contact to antifuse | |
| US20040085830A1 (en) | Flash memory cell process using a hardmask | |
| JPH09270517A (ja) | 薄膜トランジスタの製造方法 | |
| JPH065624A (ja) | 薄膜トランジスタの製造方法 | |
| JP3750211B2 (ja) | 固体撮像素子とその製造方法 | |
| KR0183019B1 (ko) | 금속실리사이드 보호층 제조방법 | |
| JPS6223134A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05267205A (ja) | 半導体装置の製造方法 | |
| KR100258857B1 (ko) | 반도체소자의 분리구조 제조방법 | |
| JPH0917798A (ja) | 半導体装置およびその製造方法 | |
| KR100985878B1 (ko) | Ｍｏｓ 트랜지스터 제조 방법 | |
| JP2000150666A (ja) | 半導体装置及びその製造方法 | |
| JPH05136166A (ja) | 薄膜トランジスタの製造方法 |