JP2001077195A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2001077195A JP2001077195A JP25310099A JP25310099A JP2001077195A JP 2001077195 A JP2001077195 A JP 2001077195A JP 25310099 A JP25310099 A JP 25310099A JP 25310099 A JP25310099 A JP 25310099A JP 2001077195 A JP2001077195 A JP 2001077195A
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- wiring
- connection hole
- plug
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 プラグと配線との接触抵抗の大幅な低減を図
ることができ、配線を伝播する信号の遅延や配線からの
発熱を大幅に低減することができる半導体装置を提供す
る。 【解決手段】 下層配線１上に層間絶縁膜２を形成し、
その上に上層配線３を形成し、層間絶縁膜２に形成され
た接続孔４に埋め込まれたプラグ５を介して下層配線１
と上層配線３とを電気的に接続する半導体装置におい
て、接続孔４の内部の下層配線１にほぼ逆円錐状の凹部
１ａまたは円錐状の凸部を形成し、下層配線１とプラグ
５との接触面積を増加させる。
ることができ、配線を伝播する信号の遅延や配線からの
発熱を大幅に低減することができる半導体装置を提供す
る。 【解決手段】 下層配線１上に層間絶縁膜２を形成し、
その上に上層配線３を形成し、層間絶縁膜２に形成され
た接続孔４に埋め込まれたプラグ５を介して下層配線１
と上層配線３とを電気的に接続する半導体装置におい
て、接続孔４の内部の下層配線１にほぼ逆円錐状の凹部
１ａまたは円錐状の凸部を形成し、下層配線１とプラグ
５との接触面積を増加させる。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置に関
し、特に、多層配線を有する半導体集積回路装置に適用
して好適なものである。
し、特に、多層配線を有する半導体集積回路装置に適用
して好適なものである。
【０００２】
【従来の技術】半導体集積回路装置の素子の高密度化に
伴って配線技術は、益々微細化および多層化の方向に向
かっている。例えば、設計ルールが０．１８μｍクラス
の論理ＬＳＩでは、配線を６層以上に多層化することが
必要と言われている。このため、半導体集積回路装置の
製造プロセスにおける多層配線プロセスの重要性はより
高くなっている。
伴って配線技術は、益々微細化および多層化の方向に向
かっている。例えば、設計ルールが０．１８μｍクラス
の論理ＬＳＩでは、配線を６層以上に多層化することが
必要と言われている。このため、半導体集積回路装置の
製造プロセスにおける多層配線プロセスの重要性はより
高くなっている。
【０００３】しかしながら、この配線の微細化および多
層化の進展により、新たな問題が発生している。すなわ
ち、配線の微細化および多層化の進展に伴い、上下層の
配線同士を電気的に接続するための構造が必要になって
きた。この上下層の配線同士を電気的に接続するための
局部的な配線は通常、プラグと呼ばれる。このプラグが
必要になったのは、従来は、下層配線上に形成した層間
絶縁膜に接続孔と呼ばれる開口部を形成した後、その上
層に金属膜を成膜すれば、接続孔内への金属膜の埋め込
みと上層配線の形成とを同時に達成することができた
が、半導体集積回路装置の素子の微細化に伴い、接続孔
の径が益々小さくなり、一方、層間絶縁膜の厚さは薄く
なることはないので、接続孔自体のアスペクト比は大き
くなる一方で、従来の成膜方法では、接続孔内への金属
膜の埋め込みと上層配線の形成とを同時に達成すること
が困難となったためである。
層化の進展により、新たな問題が発生している。すなわ
ち、配線の微細化および多層化の進展に伴い、上下層の
配線同士を電気的に接続するための構造が必要になって
きた。この上下層の配線同士を電気的に接続するための
局部的な配線は通常、プラグと呼ばれる。このプラグが
必要になったのは、従来は、下層配線上に形成した層間
絶縁膜に接続孔と呼ばれる開口部を形成した後、その上
層に金属膜を成膜すれば、接続孔内への金属膜の埋め込
みと上層配線の形成とを同時に達成することができた
が、半導体集積回路装置の素子の微細化に伴い、接続孔
の径が益々小さくなり、一方、層間絶縁膜の厚さは薄く
なることはないので、接続孔自体のアスペクト比は大き
くなる一方で、従来の成膜方法では、接続孔内への金属
膜の埋め込みと上層配線の形成とを同時に達成すること
が困難となったためである。
【０００４】図７にこの上下層の配線の接続部分を示
す。図７に示すように、この例では、図示省略した半導
体基板上に下層配線１０１が形成され、その上に層間絶
縁膜１０２が形成され、さらにその上に上層配線１０３
が形成されている。層間絶縁膜１０２には接続孔１０４
が形成され、この接続孔１０４にプラグ１０５が埋め込
まれている。そして、このプラグ１０５を介して下層配
線１０１と上層配線１０３とが電気的に接続されてい
る。
す。図７に示すように、この例では、図示省略した半導
体基板上に下層配線１０１が形成され、その上に層間絶
縁膜１０２が形成され、さらにその上に上層配線１０３
が形成されている。層間絶縁膜１０２には接続孔１０４
が形成され、この接続孔１０４にプラグ１０５が埋め込
まれている。そして、このプラグ１０５を介して下層配
線１０１と上層配線１０３とが電気的に接続されてい
る。
【０００５】
【発明が解決しようとする課題】しかしながら、図７に
示す構造においては、プラグを形成しないで上層配線を
下層配線に直接接触させる場合には金属同士の接触面は
一面であるのに比べて、金属同士の接触面が下層配線１
０１とプラグ１０５との接触面と上層配線１０３とプラ
グ１０５との接触面との二面になり、金属同士の接触面
の数は２倍に増える。このため、これらの接触面におけ
る接触抵抗が増加し、配線を伝播する信号の遅延や配線
からの発熱を招くという問題をもたらす。
示す構造においては、プラグを形成しないで上層配線を
下層配線に直接接触させる場合には金属同士の接触面は
一面であるのに比べて、金属同士の接触面が下層配線１
０１とプラグ１０５との接触面と上層配線１０３とプラ
グ１０５との接触面との二面になり、金属同士の接触面
の数は２倍に増える。このため、これらの接触面におけ
る接触抵抗が増加し、配線を伝播する信号の遅延や配線
からの発熱を招くという問題をもたらす。
【０００６】これらのことは、ＵＬＳＩの限界も議論に
含まれる今後の重要課題である。
含まれる今後の重要課題である。
【０００７】ところで、ＵＬＳＩの限界は何で決まるか
ということについては、色々な議論がある。シリコン
（Ｓｉ）を用いたＵＬＳＩの限界について述べると、
１）動作限界、２）加工の限界、３）放熱の問題、など
がある。これらは良く言われる物理的限界である。
ということについては、色々な議論がある。シリコン
（Ｓｉ）を用いたＵＬＳＩの限界について述べると、
１）動作限界、２）加工の限界、３）放熱の問題、など
がある。これらは良く言われる物理的限界である。
【０００８】１）の動作限界は電子デバイスとしての物
理的限界である。すなわち、Ｓｉ中のキャリアが統計物
理で支配される領域から、量子力学で支配される領域に
遷移することによるものである。
理的限界である。すなわち、Ｓｉ中のキャリアが統計物
理で支配される領域から、量子力学で支配される領域に
遷移することによるものである。
【０００９】２）の加工の限界は加工技術そのものが、
０．０７μｍ位で物理的限界にくるというものである。
これには、たとえ物理的には微細加工が可能となっても
そのための開発コストが天文学的なものとなり、工業的
に成り立たないという経済的限界の問題も含まれる。
０．０７μｍ位で物理的限界にくるというものである。
これには、たとえ物理的には微細加工が可能となっても
そのための開発コストが天文学的なものとなり、工業的
に成り立たないという経済的限界の問題も含まれる。
【００１０】３）の放熱の問題は上記の物理的限界に加
えて、最近、特に言われている。これは信号処理量の限
界でもある。言い換えると、今のペースで信号処理量が
増えていくと、配線での発熱により、ＬＳＩの限界が決
まるというものである。
えて、最近、特に言われている。これは信号処理量の限
界でもある。言い換えると、今のペースで信号処理量が
増えていくと、配線での発熱により、ＬＳＩの限界が決
まるというものである。
【００１１】以上説明したように、配線の微細化および
多層化の進展に伴い、上下層の配線の接触抵抗が増える
ということは、それだけ発熱が増えるということであ
り、ＵＬＳＩの限界にまで遡る重要課題である。したが
って、多層配線におけるプラグと配線との接触抵抗を減
少させることは、今後の半導体集積回路装置の製造にお
いて大いに望まれていた。
多層化の進展に伴い、上下層の配線の接触抵抗が増える
ということは、それだけ発熱が増えるということであ
り、ＵＬＳＩの限界にまで遡る重要課題である。したが
って、多層配線におけるプラグと配線との接触抵抗を減
少させることは、今後の半導体集積回路装置の製造にお
いて大いに望まれていた。
【００１２】したがって、この発明の目的は、プラグと
配線との接触抵抗の大幅な低減を図ることができ、配線
を伝播する信号の遅延や配線からの発熱を大幅に低減す
ることができる半導体装置を提供することにある。
配線との接触抵抗の大幅な低減を図ることができ、配線
を伝播する信号の遅延や配線からの発熱を大幅に低減す
ることができる半導体装置を提供することにある。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、この発明の第１の発明は、第１の導電層と、第１の
導電層上の層間絶縁膜と、層間絶縁膜上の第２の導電層
とを有し、層間絶縁膜に形成された接続孔に埋め込まれ
た導電材料を介して第１の導電層と第２の導電層とが電
気的に接続された半導体装置において、接続孔の内部の
第１の導電層がほぼ逆円錐状の凹部を有することを特徴
とする半導体装置である。
に、この発明の第１の発明は、第１の導電層と、第１の
導電層上の層間絶縁膜と、層間絶縁膜上の第２の導電層
とを有し、層間絶縁膜に形成された接続孔に埋め込まれ
た導電材料を介して第１の導電層と第２の導電層とが電
気的に接続された半導体装置において、接続孔の内部の
第１の導電層がほぼ逆円錐状の凹部を有することを特徴
とする半導体装置である。
【００１４】この発明の第２の発明は、第１の導電層
と、第１の導電層上の層間絶縁膜と、層間絶縁膜上の第
２の導電層とを有し、層間絶縁膜に形成された接続孔に
埋め込まれた導電材料を介して第１の導電層と第２の導
電層とが電気的に接続された半導体装置において、接続
孔の内部の第１の導電層がほぼ円錐状の凸部を有するこ
とを特徴とする半導体装置である。
と、第１の導電層上の層間絶縁膜と、層間絶縁膜上の第
２の導電層とを有し、層間絶縁膜に形成された接続孔に
埋め込まれた導電材料を介して第１の導電層と第２の導
電層とが電気的に接続された半導体装置において、接続
孔の内部の第１の導電層がほぼ円錐状の凸部を有するこ
とを特徴とする半導体装置である。
【００１５】この発明の第３の発明は、第１の導電層
と、第１の導電層上の層間絶縁膜と、層間絶縁膜上の第
２の導電層とを有し、層間絶縁膜に形成された接続孔に
埋め込まれた導電材料を介して第１の導電層と第２の導
電層とが電気的に接続された半導体装置において、接続
孔の内部の第１の導電層に少なくとも一つの凹部または
凸部が設けられており、第１の導電層と接続孔に埋め込
まれた導電材料との接触面積が接続孔の断面積の１．５
倍以上であることを特徴とする半導体装置である。
と、第１の導電層上の層間絶縁膜と、層間絶縁膜上の第
２の導電層とを有し、層間絶縁膜に形成された接続孔に
埋め込まれた導電材料を介して第１の導電層と第２の導
電層とが電気的に接続された半導体装置において、接続
孔の内部の第１の導電層に少なくとも一つの凹部または
凸部が設けられており、第１の導電層と接続孔に埋め込
まれた導電材料との接触面積が接続孔の断面積の１．５
倍以上であることを特徴とする半導体装置である。
【００１６】この発明の第１および第２の発明において
は、好適には、第１の導電層と接続孔に埋め込まれた導
電材料との接触面積は接続孔の断面積の１．５倍以上で
あり、より好適には、２倍以上である。また、この発明
の第３の発明においては、好適には、第１の導電層と接
続孔に埋め込まれた導電材料との接触面積は接続孔の断
面積の２倍以上である。
は、好適には、第１の導電層と接続孔に埋め込まれた導
電材料との接触面積は接続孔の断面積の１．５倍以上で
あり、より好適には、２倍以上である。また、この発明
の第３の発明においては、好適には、第１の導電層と接
続孔に埋め込まれた導電材料との接触面積は接続孔の断
面積の２倍以上である。
【００１７】この発明において、典型的には、第１の導
電層は下層配線であり、第２の導電層は上層配線であ
る。
電層は下層配線であり、第２の導電層は上層配線であ
る。
【００１８】この発明において、接続孔に埋め込まれる
導電材料としては、例えば、タングステン（Ｗ）、銅
（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、
チタン（Ｔｉ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、
銀（Ａｇ）、金（Ａｕ）、ハフニウム（Ｈｆ）、ジルコ
ニウム（Ｚｒ）などのうちから選ばれた少なくとも一種
類以上の金属が用いられる。また、第１の導電層および
第２の導電層の材料としては、例えば、ＡｌまたはＡｌ
合金などのほか、Ｃｕなどが用いられる。
導電材料としては、例えば、タングステン（Ｗ）、銅
（Ｃｕ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）、
チタン（Ｔｉ）、白金（Ｐｔ）、ルテニウム（Ｒｕ）、
銀（Ａｇ）、金（Ａｕ）、ハフニウム（Ｈｆ）、ジルコ
ニウム（Ｚｒ）などのうちから選ばれた少なくとも一種
類以上の金属が用いられる。また、第１の導電層および
第２の導電層の材料としては、例えば、ＡｌまたはＡｌ
合金などのほか、Ｃｕなどが用いられる。
【００１９】上述のように構成されたこの発明の第１の
発明においては、接続孔の内部の第１の導電層がほぼ逆
円錐状の凹部を有することにより、第１の導電層と接続
孔の内部に埋め込まれた導電材料、すなわちプラグとの
接触面積は、従来に比べて少なくともその円錐面の面積
分だけ増加し、円錐の頂角にもよるが、通常は、接続孔
の断面積の１．５倍以上にすることができ、したがって
プラグと第１の導電層、例えば下層配線との接触抵抗を
従来に比べて大幅に低減することができる。
発明においては、接続孔の内部の第１の導電層がほぼ逆
円錐状の凹部を有することにより、第１の導電層と接続
孔の内部に埋め込まれた導電材料、すなわちプラグとの
接触面積は、従来に比べて少なくともその円錐面の面積
分だけ増加し、円錐の頂角にもよるが、通常は、接続孔
の断面積の１．５倍以上にすることができ、したがって
プラグと第１の導電層、例えば下層配線との接触抵抗を
従来に比べて大幅に低減することができる。
【００２０】上述のように構成されたこの発明の第２の
発明においては、接続孔の内部の第１の導電層がほぼ円
錐状の凸部を有することにより、第１の導電層と接続孔
の内部に埋め込まれた導電材料、すなわちプラグとの接
触面積は、従来に比べて少なくともその円錐面の面積分
だけ増加し、円錐の頂角にもよるが、通常は、接続孔の
断面積の１．５倍以上にすることができ、したがってプ
ラグと第１の導電層、例えば下層配線との接触抵抗を従
来に比べて大幅に低減することができる。
発明においては、接続孔の内部の第１の導電層がほぼ円
錐状の凸部を有することにより、第１の導電層と接続孔
の内部に埋め込まれた導電材料、すなわちプラグとの接
触面積は、従来に比べて少なくともその円錐面の面積分
だけ増加し、円錐の頂角にもよるが、通常は、接続孔の
断面積の１．５倍以上にすることができ、したがってプ
ラグと第１の導電層、例えば下層配線との接触抵抗を従
来に比べて大幅に低減することができる。
【００２１】上述のように構成されたこの発明の第３の
発明においては、接続孔の内部の第１の導電層に少なく
とも一つの凹部または凸部が設けられており、第１の導
電層と接続孔の内部に埋め込まれた導電材料、すなわち
プラグとの接触面積が接続孔の断面積の１．５倍以上に
なっているので、プラグと第１の導電層、例えば下層配
線との接触抵抗を従来に比べて大幅に低減することがで
きる。
発明においては、接続孔の内部の第１の導電層に少なく
とも一つの凹部または凸部が設けられており、第１の導
電層と接続孔の内部に埋め込まれた導電材料、すなわち
プラグとの接触面積が接続孔の断面積の１．５倍以上に
なっているので、プラグと第１の導電層、例えば下層配
線との接触抵抗を従来に比べて大幅に低減することがで
きる。
【００２２】
【発明の実施の形態】以下、この発明の実施形態につい
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
て図面を参照しながら説明する。なお、実施形態の全図
において、同一または対応する部分には同一の符号を付
す。
【００２３】図１はこの発明の第１の実施形態による半
導体集積回路装置、特にその多層配線の接続部分を示
す。
導体集積回路装置、特にその多層配線の接続部分を示
す。
【００２４】図１に示すように、この半導体集積回路装
置においては、あらかじめ素子などが形成された図示省
略したＳｉ基板のような半導体基板上に下層配線１が形
成され、その上に層間絶縁膜２が形成され、さらにその
上に上層配線３が形成されている。層間絶縁膜２には円
柱状の接続孔４が形成され、この接続孔４にプラグ５が
埋め込まれている。そして、このプラグ５を介して下層
配線１と上層配線３とが電気的に接続されている。これ
らの下層配線１および上層配線３はいずれも例えばＡｌ
合金からなり、プラグ５は例えばＷからなる。
置においては、あらかじめ素子などが形成された図示省
略したＳｉ基板のような半導体基板上に下層配線１が形
成され、その上に層間絶縁膜２が形成され、さらにその
上に上層配線３が形成されている。層間絶縁膜２には円
柱状の接続孔４が形成され、この接続孔４にプラグ５が
埋め込まれている。そして、このプラグ５を介して下層
配線１と上層配線３とが電気的に接続されている。これ
らの下層配線１および上層配線３はいずれも例えばＡｌ
合金からなり、プラグ５は例えばＷからなる。
【００２５】この場合、接続孔４の内部の下層配線１に
は逆円錐状の凹部１ａが形成されている。この逆円錐状
の凹部１ａの最上部の直径は接続孔４の直径と等しい。
接続孔４の寸法の一例を挙げると、直径は０．３μｍ、
深さは１．０μｍである。ここで、接続孔４の半径、し
たがって凹部１ａの最上部の半径をＲ、凹部１ａの深さ
をＨとすると、凹部５ａの内面の面積は２πＲ×（Ｒ2
＋Ｈ2 ）1/2 となる。接続孔４の断面積はπＲ2 である
から、プラグ５と下層配線１との接触面積は、図７に示
す従来の場合に比べて、２πＲ×（Ｒ2 ＋Ｈ2 ）1/2 ／
πＲ2 倍となり、例えば、現実的な寸法比率としてＨ＝
Ｒ／３の場合（この場合、接続孔４の直径を０．３μｍ
とすると、Ｒ＝０．１５μｍ、Ｈ＝０．０５μｍとな
る）を考えると約２．１倍となる。この結果、図７に示
す従来の場合には、プラグ１０５と下層配線１０１との
接触抵抗は約４０μΩであったのに対し、この第１の実
施形態においては、プラグ５と下層配線１との接触抵抗
は約２０μΩと約半分に低減された。
は逆円錐状の凹部１ａが形成されている。この逆円錐状
の凹部１ａの最上部の直径は接続孔４の直径と等しい。
接続孔４の寸法の一例を挙げると、直径は０．３μｍ、
深さは１．０μｍである。ここで、接続孔４の半径、し
たがって凹部１ａの最上部の半径をＲ、凹部１ａの深さ
をＨとすると、凹部５ａの内面の面積は２πＲ×（Ｒ2
＋Ｈ2 ）1/2 となる。接続孔４の断面積はπＲ2 である
から、プラグ５と下層配線１との接触面積は、図７に示
す従来の場合に比べて、２πＲ×（Ｒ2 ＋Ｈ2 ）1/2 ／
πＲ2 倍となり、例えば、現実的な寸法比率としてＨ＝
Ｒ／３の場合（この場合、接続孔４の直径を０．３μｍ
とすると、Ｒ＝０．１５μｍ、Ｈ＝０．０５μｍとな
る）を考えると約２．１倍となる。この結果、図７に示
す従来の場合には、プラグ１０５と下層配線１０１との
接触抵抗は約４０μΩであったのに対し、この第１の実
施形態においては、プラグ５と下層配線１との接触抵抗
は約２０μΩと約半分に低減された。
【００２６】次に、上述のように構成されたこの第１の
実施形態による半導体集積回路装置の製造方法について
説明する。
実施形態による半導体集積回路装置の製造方法について
説明する。
【００２７】まず、図２に示すように、あらかじめ素子
などが形成された図示省略したＳｉ基板のような半導体
基板上に下層配線１を形成する。次に、この下層配線１
を覆うように基板全面に層間絶縁膜２を成膜する。次
に、この層間絶縁膜２上にリソグラフィーにより所定形
状のレジストパターン６を形成する。
などが形成された図示省略したＳｉ基板のような半導体
基板上に下層配線１を形成する。次に、この下層配線１
を覆うように基板全面に層間絶縁膜２を成膜する。次
に、この層間絶縁膜２上にリソグラフィーにより所定形
状のレジストパターン６を形成する。
【００２８】次に、このレジストパターン６をマスクと
してドライエッチング法、具体的には例えば反応性イオ
ンエッチング（ＲＩＥ）法により層間絶縁膜２を下記条
件でジャストエッチングまでエッチングし、接続孔４を
形成する。
してドライエッチング法、具体的には例えば反応性イオ
ンエッチング（ＲＩＥ）法により層間絶縁膜２を下記条
件でジャストエッチングまでエッチングし、接続孔４を
形成する。
【００２９】ガス流量： Ｃ4 Ｆ8 ／Ａｒ／ＣＯ／Ｏ2
＝２０／２００／２００／２０ｓｃｃｍ 圧力 ： ５Ｐａ 電力密度： ４．２Ｗ／ｃｍ2 接続孔４が形成されて下層配線１の上部が露出し、いわ
ゆるオーバーエッチング条件になったときは、以下の条
件でエッチングを行う。
＝２０／２００／２００／２０ｓｃｃｍ 圧力 ： ５Ｐａ 電力密度： ４．２Ｗ／ｃｍ2 接続孔４が形成されて下層配線１の上部が露出し、いわ
ゆるオーバーエッチング条件になったときは、以下の条
件でエッチングを行う。
【００３０】ガス流量： Ｃ4 Ｆ8 ／Ａｒ／ＣＯ＝３０
／２００／２００ｓｃｃｍ 圧力 ： ５Ｐａ 電力密度： ３．５Ｗ／ｃｍ2 ここで、エッチングガスをＣ4 Ｆ8 ／Ａｒ／ＣＯ／Ｏ2
からＣ4 Ｆ8 ／Ａｒ／ＣＯに変更し、電力密度を４．２
Ｗ／ｃｍ2 から３．５Ｗ／ｃｍ2 に低下させたのは、堆
積物をエッチング面に堆積させながらエッチングを行う
ためであり、接続孔５の側壁に近い方ほどイオンの照射
を受けないので、堆積物が取れにくく、エッチングが進
まないからである。このため、接続孔４の内部の下層配
線１に、上に開いた円錐状、すなわち逆円錐状の凹部１
ａが形成される。
／２００／２００ｓｃｃｍ 圧力 ： ５Ｐａ 電力密度： ３．５Ｗ／ｃｍ2 ここで、エッチングガスをＣ4 Ｆ8 ／Ａｒ／ＣＯ／Ｏ2
からＣ4 Ｆ8 ／Ａｒ／ＣＯに変更し、電力密度を４．２
Ｗ／ｃｍ2 から３．５Ｗ／ｃｍ2 に低下させたのは、堆
積物をエッチング面に堆積させながらエッチングを行う
ためであり、接続孔５の側壁に近い方ほどイオンの照射
を受けないので、堆積物が取れにくく、エッチングが進
まないからである。このため、接続孔４の内部の下層配
線１に、上に開いた円錐状、すなわち逆円錐状の凹部１
ａが形成される。
【００３１】次に、レジストパターン６を除去した後、
図３に示すように、減圧ＣＶＤ法によりＷＦ6 ガスのシ
ラン還元法と水素還元法との組み合わせで基板全面にＷ
膜７を成膜し、接続孔４を埋める。
図３に示すように、減圧ＣＶＤ法によりＷＦ6 ガスのシ
ラン還元法と水素還元法との組み合わせで基板全面にＷ
膜７を成膜し、接続孔４を埋める。
【００３２】次に、化学的機械研磨（ＣＭＰ）法により
Ｗ膜７を研磨することにより、接続孔４の内部にのみＷ
膜７を残す。これによって、図４に示すように、接続孔
４内にＷからなるプラグ５が形成される。
Ｗ膜７を研磨することにより、接続孔４の内部にのみＷ
膜７を残す。これによって、図４に示すように、接続孔
４内にＷからなるプラグ５が形成される。
【００３３】次に、基板全面に例えばスパッタリング法
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより配線形状にパターニングする。これによっ
て、図１に示すように、上層配線３が、プラグ５を介し
て下層配線１に接続されて形成される。
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより配線形状にパターニングする。これによっ
て、図１に示すように、上層配線３が、プラグ５を介し
て下層配線１に接続されて形成される。
【００３４】この後、図示は省略するが、上層の層間絶
縁膜の形成などの必要な工程を実行し、目的とする半導
体集積回路装置を製造する。
縁膜の形成などの必要な工程を実行し、目的とする半導
体集積回路装置を製造する。
【００３５】以上のように、この第１の実施形態によれ
ば、接続孔４の内部の下層配線１に逆円錐状の凹部１ａ
が形成されていることにより、プラグ５と下層配線１と
の接触面積を従来に比べて例えば２倍以上に大きくする
ことができ、したがってプラグ５と下層配線１との接触
抵抗を従来に比べて１／２以下に低減することができ
る。このため、配線を伝播する信号の遅延や発熱を少な
くすることができる。
ば、接続孔４の内部の下層配線１に逆円錐状の凹部１ａ
が形成されていることにより、プラグ５と下層配線１と
の接触面積を従来に比べて例えば２倍以上に大きくする
ことができ、したがってプラグ５と下層配線１との接触
抵抗を従来に比べて１／２以下に低減することができ
る。このため、配線を伝播する信号の遅延や発熱を少な
くすることができる。
【００３６】この第１の実施形態による手法は、例え
ば、次世代の高密度メモリー搭載論理ＬＳＩなどに適用
して好適なものである。
ば、次世代の高密度メモリー搭載論理ＬＳＩなどに適用
して好適なものである。
【００３７】次に、この発明の第２の実施形態による半
導体集積回路装置について説明する。
導体集積回路装置について説明する。
【００３８】この第２の実施形態においては、第１の実
施形態においてＷにより形成したプラグ５をＣｕにより
形成する。このＣｕからなるプラグ５を形成するには、
接続孔４および下層配線１の凹部１ａを形成した後、あ
らかじめシード層となるＣｕ膜をスパッタリング法など
のＰＶＤ法により基板全面に形成した上でその上に例え
ば硫酸銅溶液とＣｕアノードとを用いた電解メッキ法に
よりＣｕ膜を成膜し、このＣｕ膜をＣＭＰ法により研磨
して接続孔４内にのみ残せばよい。
施形態においてＷにより形成したプラグ５をＣｕにより
形成する。このＣｕからなるプラグ５を形成するには、
接続孔４および下層配線１の凹部１ａを形成した後、あ
らかじめシード層となるＣｕ膜をスパッタリング法など
のＰＶＤ法により基板全面に形成した上でその上に例え
ば硫酸銅溶液とＣｕアノードとを用いた電解メッキ法に
よりＣｕ膜を成膜し、このＣｕ膜をＣＭＰ法により研磨
して接続孔４内にのみ残せばよい。
【００３９】以上のこと以外については、第１の実施形
態と同様であるので、説明を省略する。
態と同様であるので、説明を省略する。
【００４０】この第２の実施形態によれば、接続孔４の
内部における下層配線１に逆円錐状の凹部１ａが形成さ
れていることにより、プラグ５と下層配線１との接触面
積を従来に比べて例えば２倍以上に大きくすることがで
き、したがってプラグ５と下層配線１との接触抵抗を１
／２以下に低減することができることに加えて、プラグ
５が抵抗率の低いＣｕで形成されていることにより、プ
ラグ５と下層配線１との接触抵抗を従来の約３０μΩに
対して約１５μΩに低減することができる。このため、
配線を伝播する信号の遅延や発熱をより一層少なくする
ことができる。
内部における下層配線１に逆円錐状の凹部１ａが形成さ
れていることにより、プラグ５と下層配線１との接触面
積を従来に比べて例えば２倍以上に大きくすることがで
き、したがってプラグ５と下層配線１との接触抵抗を１
／２以下に低減することができることに加えて、プラグ
５が抵抗率の低いＣｕで形成されていることにより、プ
ラグ５と下層配線１との接触抵抗を従来の約３０μΩに
対して約１５μΩに低減することができる。このため、
配線を伝播する信号の遅延や発熱をより一層少なくする
ことができる。
【００４１】図５はこの発明の第３の実施形態による半
導体集積回路装置、特にその多層配線の接続部分を示
す。
導体集積回路装置、特にその多層配線の接続部分を示
す。
【００４２】図５に示すように、この半導体集積回路装
置においては、あらかじめ素子などが形成された図示省
略したＳｉ基板のような半導体基板上に下層配線１が形
成され、その上に層間絶縁膜２が形成され、さらにその
上に上層配線３が形成されている。層間絶縁膜２には円
柱状の接続孔４が形成され、この接続孔４にプラグ５が
埋め込まれている。そして、このプラグ５を介して下層
配線１と上層配線３とが電気的に接続されている。これ
らの下層配線１および上層配線３はいずれも例えばＡｌ
合金からなり、プラグ５は例えばＷからなる。
置においては、あらかじめ素子などが形成された図示省
略したＳｉ基板のような半導体基板上に下層配線１が形
成され、その上に層間絶縁膜２が形成され、さらにその
上に上層配線３が形成されている。層間絶縁膜２には円
柱状の接続孔４が形成され、この接続孔４にプラグ５が
埋め込まれている。そして、このプラグ５を介して下層
配線１と上層配線３とが電気的に接続されている。これ
らの下層配線１および上層配線３はいずれも例えばＡｌ
合金からなり、プラグ５は例えばＷからなる。
【００４３】この場合、接続孔４の内部の下層配線１に
は円錐状の凸部１ｂが形成されている。この円錐状の凸
部１ｂの最下部の直径は接続孔４の直径と等しい。ここ
で、接続孔４の半径、したがって凸部１ｂの最下部の半
径をＲ、凸部１ｂの高さをＨ、下層配線１と層間絶縁膜
２との界面から凸部１ｂの最下部までの深さをｈとする
と、凸部１ｂの円錐面の面積は２πＲ×（Ｒ2 ＋Ｈ2 ）
1/2 となり、高さｈの部分の円周面の面積は２πＲ×ｈ
となる。接続孔４の断面積はπＲ2 であるから、接続孔
４の内部の下層配線１の表面積は、図７に示す従来の場
合に比べて、〔２πＲ×（Ｒ2 ＋Ｈ2 ）1/2 ＋２πＲ×
ｈ〕／πＲ2 倍となり、例えば、現実的な寸法比率とし
てＨ＝Ｒ／３の場合を考え、さらにＨ＝ｈとすると、従
来に比べて約２．８倍となる。この結果、図７に示す従
来の場合には、プラグ１０５と下層配線１０１との接触
抵抗は約４０μΩであったのに対し、この第１の実施形
態においては、プラグ５と下層配線１との接触抵抗は約
１５μΩと大幅に低減された。
は円錐状の凸部１ｂが形成されている。この円錐状の凸
部１ｂの最下部の直径は接続孔４の直径と等しい。ここ
で、接続孔４の半径、したがって凸部１ｂの最下部の半
径をＲ、凸部１ｂの高さをＨ、下層配線１と層間絶縁膜
２との界面から凸部１ｂの最下部までの深さをｈとする
と、凸部１ｂの円錐面の面積は２πＲ×（Ｒ2 ＋Ｈ2 ）
1/2 となり、高さｈの部分の円周面の面積は２πＲ×ｈ
となる。接続孔４の断面積はπＲ2 であるから、接続孔
４の内部の下層配線１の表面積は、図７に示す従来の場
合に比べて、〔２πＲ×（Ｒ2 ＋Ｈ2 ）1/2 ＋２πＲ×
ｈ〕／πＲ2 倍となり、例えば、現実的な寸法比率とし
てＨ＝Ｒ／３の場合を考え、さらにＨ＝ｈとすると、従
来に比べて約２．８倍となる。この結果、図７に示す従
来の場合には、プラグ１０５と下層配線１０１との接触
抵抗は約４０μΩであったのに対し、この第１の実施形
態においては、プラグ５と下層配線１との接触抵抗は約
１５μΩと大幅に低減された。
【００４４】次に、上述のように構成されたこの第３の
実施形態による半導体集積回路装置の製造方法について
説明する。
実施形態による半導体集積回路装置の製造方法について
説明する。
【００４５】まず、第１の実施形態と同様にして、層間
絶縁膜２上へのレジストパターン６の形成まで行う。
絶縁膜２上へのレジストパターン６の形成まで行う。
【００４６】次に、このレジストパターン６をマスクと
してドライエッチング法、具体的には例えばＲＩＥ法に
より層間絶縁膜２を下記条件でジャストエッチングまで
エッチングし、接続孔４を形成する。
してドライエッチング法、具体的には例えばＲＩＥ法に
より層間絶縁膜２を下記条件でジャストエッチングまで
エッチングし、接続孔４を形成する。
【００４７】ガス流量： Ｃ4 Ｆ8 ／Ａｒ／ＣＯ／Ｏ2
＝２０／２００／２００／２０ｓｃｃｍ 圧力 ： ５Ｐａ 電力密度： ４．２Ｗ／ｃｍ2 接続孔４が形成されて下層配線１の上部が露出し、いわ
ゆるオーバーエッチング条件になったときは、以下の条
件でエッチングを行う。
＝２０／２００／２００／２０ｓｃｃｍ 圧力 ： ５Ｐａ 電力密度： ４．２Ｗ／ｃｍ2 接続孔４が形成されて下層配線１の上部が露出し、いわ
ゆるオーバーエッチング条件になったときは、以下の条
件でエッチングを行う。
【００４８】ガス流量： Ｃ4 Ｆ8 ／Ａｒ／ＣＯ＝３０
／２００／２００ｓｃｃｍ 圧力 ： ３Ｐａ 電力密度： ５．５Ｗ／ｃｍ2 ここで、エッチングガスをＣ4 Ｆ8 ／Ａｒ／ＣＯ／Ｏ2
からＣ4 Ｆ8 ／Ａｒ／ＣＯに変更し、電力密度を４．２
Ｗ／ｃｍ2 から５．５Ｗ／ｃｍ2 に増加させたのは、イ
オン性を強くし、接続孔４の内部の下層配線１に円錐状
の形状を作るためである。
／２００／２００ｓｃｃｍ 圧力 ： ３Ｐａ 電力密度： ５．５Ｗ／ｃｍ2 ここで、エッチングガスをＣ4 Ｆ8 ／Ａｒ／ＣＯ／Ｏ2
からＣ4 Ｆ8 ／Ａｒ／ＣＯに変更し、電力密度を４．２
Ｗ／ｃｍ2 から５．５Ｗ／ｃｍ2 に増加させたのは、イ
オン性を強くし、接続孔４の内部の下層配線１に円錐状
の形状を作るためである。
【００４９】このエッチングにより、接続孔４の内部の
下層配線１に、円錐状の凸部１ｂが形成される。
下層配線１に、円錐状の凸部１ｂが形成される。
【００５０】次に、レジストパターン６を除去した後、
減圧ＣＶＤ法によりＷＦ6 ガスのシラン還元法と水素還
元法との組み合わせで基板全面にＷ膜７を成膜する。
減圧ＣＶＤ法によりＷＦ6 ガスのシラン還元法と水素還
元法との組み合わせで基板全面にＷ膜７を成膜する。
【００５１】次に、ＣＭＰ法によりＷ膜７を研磨するこ
とにより、接続孔４の内部にのみＷ膜７を残す。これに
よって、接続孔４内にＷからなるプラグ５が形成され
る。
とにより、接続孔４の内部にのみＷ膜７を残す。これに
よって、接続孔４内にＷからなるプラグ５が形成され
る。
【００５２】次に、基板全面に例えばスパッタリング法
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより配線形状にパターニングする。これによっ
て、図１に示すように、上層配線３が、プラグ５を介し
て下層配線１に接続されて形成される。
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより配線形状にパターニングする。これによっ
て、図１に示すように、上層配線３が、プラグ５を介し
て下層配線１に接続されて形成される。
【００５３】この後、図示は省略するが、上層の層間絶
縁膜の形成などの必要な工程を実行し、目的とする半導
体集積回路装置を製造する。
縁膜の形成などの必要な工程を実行し、目的とする半導
体集積回路装置を製造する。
【００５４】以上のように、この第３の実施形態によれ
ば、接続孔４の内部の下層配線１に円錐状の凸部１ｂが
形成されていることにより、プラグ５と下層配線１との
接触面積を従来に比べて例えば２．８倍以上に大きくす
ることができ、プラグ５と下層配線１との接触抵抗を１
／２．８倍以下に低減することができる。このため、配
線を伝播する信号の遅延や発熱をより一層少なくするこ
とができる。
ば、接続孔４の内部の下層配線１に円錐状の凸部１ｂが
形成されていることにより、プラグ５と下層配線１との
接触面積を従来に比べて例えば２．８倍以上に大きくす
ることができ、プラグ５と下層配線１との接触抵抗を１
／２．８倍以下に低減することができる。このため、配
線を伝播する信号の遅延や発熱をより一層少なくするこ
とができる。
【００５５】次に、この発明の第４の実施形態による半
導体集積回路装置について説明する。
導体集積回路装置について説明する。
【００５６】この第４の実施形態においては、第３の実
施形態においてＷにより形成したプラグ５をＣｕにより
形成する。このＣｕからなるプラグ５を形成するには、
接続孔５および下層配線１の凸部１ｂを形成した後、あ
らかじめシード層となるＣｕ膜をスパッタリング法など
のＰＶＤ法により基板全面に形成した上でその上に例え
ば硫酸銅溶液とＣｕアノードとを用いた電解メッキ法に
よりＣｕ膜を成膜し、このＣｕ膜をＣＭＰ法により研磨
して接続孔４内にのみ残せばよい。
施形態においてＷにより形成したプラグ５をＣｕにより
形成する。このＣｕからなるプラグ５を形成するには、
接続孔５および下層配線１の凸部１ｂを形成した後、あ
らかじめシード層となるＣｕ膜をスパッタリング法など
のＰＶＤ法により基板全面に形成した上でその上に例え
ば硫酸銅溶液とＣｕアノードとを用いた電解メッキ法に
よりＣｕ膜を成膜し、このＣｕ膜をＣＭＰ法により研磨
して接続孔４内にのみ残せばよい。
【００５７】以上のこと以外については、第３の実施形
態と同様であるので、説明を省略する。
態と同様であるので、説明を省略する。
【００５８】この第４の実施形態によれば、接続孔４の
内部の下層配線１に円錐状の凸部１ｂが形成されている
ことにより、プラグ５と下層配線１との接触面積を従来
に比べて例えば２．８倍以上に大きくすることができ、
したがってプラグ５と下層配線１との接触抵抗を１／
２．８以下に低減することができることに加えて、プラ
グ５が抵抗率の低いＣｕで形成されていることにより、
プラグ５と下層配線１との接触抵抗を従来の約３０μΩ
に対して約１１μΩに低減することができる。このた
め、配線を伝播する信号の遅延や発熱をより一層少なく
することができる。
内部の下層配線１に円錐状の凸部１ｂが形成されている
ことにより、プラグ５と下層配線１との接触面積を従来
に比べて例えば２．８倍以上に大きくすることができ、
したがってプラグ５と下層配線１との接触抵抗を１／
２．８以下に低減することができることに加えて、プラ
グ５が抵抗率の低いＣｕで形成されていることにより、
プラグ５と下層配線１との接触抵抗を従来の約３０μΩ
に対して約１１μΩに低減することができる。このた
め、配線を伝播する信号の遅延や発熱をより一層少なく
することができる。
【００５９】図６はこの発明の第５の実施形態による半
導体集積回路装置、特にその多層配線の接続部分を示
す。
導体集積回路装置、特にその多層配線の接続部分を示
す。
【００６０】図６に示すように、この半導体集積回路装
置においては、あらかじめ素子などが形成された図示省
略したＳｉ基板のような半導体基板上に下層配線１が形
成され、その上に層間絶縁膜２が形成され、さらにその
上に上層配線３が形成されている。層間絶縁膜２には円
柱状の接続孔４が形成され、この接続孔４にプラグ５が
埋め込まれている。そして、このプラグ５を介して下層
配線１と上層配線３とが電気的に接続されている。これ
らの下層配線１および上層配線３はいずれも例えばＡｌ
合金からなり、プラグ５は例えばＷからなる。
置においては、あらかじめ素子などが形成された図示省
略したＳｉ基板のような半導体基板上に下層配線１が形
成され、その上に層間絶縁膜２が形成され、さらにその
上に上層配線３が形成されている。層間絶縁膜２には円
柱状の接続孔４が形成され、この接続孔４にプラグ５が
埋め込まれている。そして、このプラグ５を介して下層
配線１と上層配線３とが電気的に接続されている。これ
らの下層配線１および上層配線３はいずれも例えばＡｌ
合金からなり、プラグ５は例えばＷからなる。
【００６１】この場合、接続孔４の内部の下層配線１に
は多数、例えば数個から数十個程度の微小、例えば０．
０１〜０．１μｍのオーダーの凹凸１ｃが形成されてい
る。そして、接続孔４の内部の下層配線１に凹凸１ｃが
形成されていることにより、プラグ５と下層配線１との
接触面積は、図７に示す従来の場合に比べて、１．５倍
以上、好適には２倍以上となっている。
は多数、例えば数個から数十個程度の微小、例えば０．
０１〜０．１μｍのオーダーの凹凸１ｃが形成されてい
る。そして、接続孔４の内部の下層配線１に凹凸１ｃが
形成されていることにより、プラグ５と下層配線１との
接触面積は、図７に示す従来の場合に比べて、１．５倍
以上、好適には２倍以上となっている。
【００６２】次に、上述のように構成されたこの第５の
実施形態による半導体集積回路装置の製造方法について
説明する。
実施形態による半導体集積回路装置の製造方法について
説明する。
【００６３】まず、第１の実施形態と同様にして、層間
絶縁膜２上へのレジストパターン６の形成まで行う。
絶縁膜２上へのレジストパターン６の形成まで行う。
【００６４】次に、このレジストパターン６をマスクと
してドライエッチング法、具体的には例えばＲＩＥ法に
より層間絶縁膜２を下記条件でジャストエッチングまで
エッチングし、接続孔５を形成する。
してドライエッチング法、具体的には例えばＲＩＥ法に
より層間絶縁膜２を下記条件でジャストエッチングまで
エッチングし、接続孔５を形成する。
【００６５】ガス流量： Ｃ4 Ｆ8 ／Ａｒ／ＣＯ／Ｏ2
＝２０／２００／２００／２０ｓｃｃｍ 圧力 ： ５Ｐａ 電力密度： ４．２Ｗ／ｃｍ2 接続孔４が形成されて下層配線１の上部が露出し、いわ
ゆるオーバーエッチング条件になったときは、以下の条
件でエッチングを行う。
＝２０／２００／２００／２０ｓｃｃｍ 圧力 ： ５Ｐａ 電力密度： ４．２Ｗ／ｃｍ2 接続孔４が形成されて下層配線１の上部が露出し、いわ
ゆるオーバーエッチング条件になったときは、以下の条
件でエッチングを行う。
【００６６】ガス流量： Ｃ4 Ｆ8 ／Ａｒ／ＣＯ＝３０
／２００／１００ｓｃｃｍ 圧力 ： ３Ｐａ 電力密度： ５．５Ｗ／ｃｍ2 ここで、エッチングガスをＣ4 Ｆ8 ／Ａｒ／ＣＯ／Ｏ2
からＣ4 Ｆ8 ／Ａｒ／ＣＯにその流量とともに変更し、
さらに圧力を５Ｐａから３Ｐａに低下させ、電力密度を
４．２Ｗ／ｃｍ2 から５．５Ｗ／ｃｍ2 に増加させたの
は、イオン性を強くし、接続孔４の内部の下層配線１の
表面を凹凸にするためである。
／２００／１００ｓｃｃｍ 圧力 ： ３Ｐａ 電力密度： ５．５Ｗ／ｃｍ2 ここで、エッチングガスをＣ4 Ｆ8 ／Ａｒ／ＣＯ／Ｏ2
からＣ4 Ｆ8 ／Ａｒ／ＣＯにその流量とともに変更し、
さらに圧力を５Ｐａから３Ｐａに低下させ、電力密度を
４．２Ｗ／ｃｍ2 から５．５Ｗ／ｃｍ2 に増加させたの
は、イオン性を強くし、接続孔４の内部の下層配線１の
表面を凹凸にするためである。
【００６７】このエッチングにより、接続孔４の内部の
下層配線１の表面に微小な凹凸１ｃが多数形成される。
下層配線１の表面に微小な凹凸１ｃが多数形成される。
【００６８】次に、レジストパターン６を除去した後、
図３に示すように、減圧ＣＶＤ法によりＷＦ6 ガスのシ
ラン還元法と水素還元法との組み合わせで基板全面にＷ
膜７を成膜し、接続孔４を埋める。
図３に示すように、減圧ＣＶＤ法によりＷＦ6 ガスのシ
ラン還元法と水素還元法との組み合わせで基板全面にＷ
膜７を成膜し、接続孔４を埋める。
【００６９】次に、ＣＭＰ法によりＷ膜７を研磨するこ
とにより、接続孔４の内部にのみＷ膜７を残す。これに
よって、図６に示すように、接続孔５内にＷからなるプ
ラグ５が形成される。
とにより、接続孔４の内部にのみＷ膜７を残す。これに
よって、図６に示すように、接続孔５内にＷからなるプ
ラグ５が形成される。
【００７０】次に、基板全面に例えばスパッタリング法
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより配線形状にパターニングする。これによっ
て、図１に示すように、上層配線３が、プラグ５を介し
て下層配線１に接続されて形成される。
によりＡｌ合金膜を成膜した後、このＡｌ合金膜をエッ
チングにより配線形状にパターニングする。これによっ
て、図１に示すように、上層配線３が、プラグ５を介し
て下層配線１に接続されて形成される。
【００７１】この後、図示は省略するが、上層の層間絶
縁膜の形成などの必要な工程を実行し、目的とする半導
体集積回路装置を製造する。
縁膜の形成などの必要な工程を実行し、目的とする半導
体集積回路装置を製造する。
【００７２】以上のように、この第５の実施形態によれ
ば、接続孔４の内部の下層配線１に多数の微小な凹凸１
ｃが形成されていることにより、プラグ５と下層配線１
との接触面積を従来に比べて例えば１．５倍以上に大き
くすることができ、したがってプラグ５と下層配線１と
の接触抵抗を従来に比べて２／３以下に低減することが
できる。このため、配線を伝播する信号の遅延や発熱を
少なくすることができる。
ば、接続孔４の内部の下層配線１に多数の微小な凹凸１
ｃが形成されていることにより、プラグ５と下層配線１
との接触面積を従来に比べて例えば１．５倍以上に大き
くすることができ、したがってプラグ５と下層配線１と
の接触抵抗を従来に比べて２／３以下に低減することが
できる。このため、配線を伝播する信号の遅延や発熱を
少なくすることができる。
【００７３】以上、この発明の実施形態について説明し
たが、この発明は、上述の実施形態に限定されるもので
はなく、この発明の技術的思想に基づく各種の変形が可
能である。
たが、この発明は、上述の実施形態に限定されるもので
はなく、この発明の技術的思想に基づく各種の変形が可
能である。
【００７４】すなわち、上述の第１〜第５の実施形態に
おいて挙げた数値、構造、形状、材料、成膜方法、プロ
セスなどはあくまでも例に過ぎず、必要に応じて、これ
らと異なる数値、構造、形状、材料、成膜方法、プロセ
スなどを用いることも可能である。
おいて挙げた数値、構造、形状、材料、成膜方法、プロ
セスなどはあくまでも例に過ぎず、必要に応じて、これ
らと異なる数値、構造、形状、材料、成膜方法、プロセ
スなどを用いることも可能である。
【００７５】具体的には、例えば、上述の第１の実施形
態においては、逆円錐状の凹部１ａの最上部は下層配線
１と層間絶縁膜２との界面とほぼ同一の高さにあるが、
例えば図１において一点鎖線で示すように、接続孔４の
内部の下層配線１の上部を所定深さまて接続孔４と同一
の形状とし、その下部に逆円錐状の凹部を形成するよう
にしてもよい。
態においては、逆円錐状の凹部１ａの最上部は下層配線
１と層間絶縁膜２との界面とほぼ同一の高さにあるが、
例えば図１において一点鎖線で示すように、接続孔４の
内部の下層配線１の上部を所定深さまて接続孔４と同一
の形状とし、その下部に逆円錐状の凹部を形成するよう
にしてもよい。
【００７６】
【発明の効果】以上説明したように、この発明によれ
ば、接続孔の内部の第１の導電層がほぼ逆円錐状の凹部
あるいは円錐状の凸部を有し、あるいは、接続孔の内部
の第１の導電層に少なくとも一つの凹部または凸部が設
けられていることにより、第１の導電層と接続孔に埋め
込まれた導電材料との接触面積を従来に比べて例えば
１．５倍以上に増加させることができ、したがって第１
の導電層と接続孔に埋め込まれた導電材料との接触抵抗
の大幅な低減を図ることができ、配線を伝播する信号の
遅延や配線からの発熱を大幅に低減することができる。
ば、接続孔の内部の第１の導電層がほぼ逆円錐状の凹部
あるいは円錐状の凸部を有し、あるいは、接続孔の内部
の第１の導電層に少なくとも一つの凹部または凸部が設
けられていることにより、第１の導電層と接続孔に埋め
込まれた導電材料との接触面積を従来に比べて例えば
１．５倍以上に増加させることができ、したがって第１
の導電層と接続孔に埋め込まれた導電材料との接触抵抗
の大幅な低減を図ることができ、配線を伝播する信号の
遅延や配線からの発熱を大幅に低減することができる。
【図１】この発明の第１の実施形態による半導体集積回
路装置の要部を示す断面図である。
路装置の要部を示す断面図である。
【図２】この発明の第１の実施形態による半導体集積回
路装置の製造方法を説明するための断面図である。
路装置の製造方法を説明するための断面図である。
【図３】この発明の第１の実施形態による半導体集積回
路装置の製造方法を説明するための断面図である。
路装置の製造方法を説明するための断面図である。
【図４】この発明の第１の実施形態による半導体集積回
路装置の製造方法を説明するための断面図である。
路装置の製造方法を説明するための断面図である。
【図５】この発明の第２の実施形態による半導体集積回
路装置の要部を示す断面図である。
路装置の要部を示す断面図である。
【図６】この発明の第５の実施形態による半導体集積回
路装置の要部を示す断面図である。
路装置の要部を示す断面図である。
【図７】従来の多層配線の接続部を示す断面図である。
１・・・下層配線、１ａ・・・凹部、１ｂ・・・凸部、
１ｃ・・・凹凸、２・・・層間絶縁膜、３・・・上層配
線、４・・・接続孔、５・・・プラグ
１ｃ・・・凹凸、２・・・層間絶縁膜、３・・・上層配
線、４・・・接続孔、５・・・プラグ
Claims (6)
- 【請求項１】 第１の導電層と、 上記第１の導電層上の層間絶縁膜と、 上記層間絶縁膜上の第２の導電層とを有し、 上記層間絶縁膜に形成された接続孔に埋め込まれた導電
材料を介して上記第１の導電層と上記第２の導電層とが
電気的に接続された半導体装置において、 上記接続孔の内部の上記第１の導電層がほぼ逆円錐状の
凹部を有することを特徴とする半導体装置。 - 【請求項２】 上記第１の導電層は下層配線であり、上
記第２の導電層は上層配線であることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 第１の導電層と、 上記第１の導電層上の層間絶縁膜と、 上記層間絶縁膜上の第２の導電層とを有し、 上記層間絶縁膜に形成された接続孔に埋め込まれた導電
材料を介して上記第１の導電層と上記第２の導電層とが
電気的に接続された半導体装置において、 上記接続孔の内部の上記第１の導電層がほぼ円錐状の凸
部を有することを特徴とする半導体装置。 - 【請求項４】 上記第１の導電層は下層配線であり、上
記第２の導電層は上層配線であることを特徴とする請求
項３記載の半導体装置。 - 【請求項５】 第１の導電層と、 上記第１の導電層上の層間絶縁膜と、 上記層間絶縁膜上の第２の導電層とを有し、 上記層間絶縁膜に形成された接続孔に埋め込まれた導電
材料を介して上記第１の導電層と上記第２の導電層とが
電気的に接続された半導体装置において、 上記接続孔の内部の上記第１の導電層に少なくとも一つ
の凹部または凸部が設けられており、 上記第１の導電層と上記接続孔に埋め込まれた上記導電
材料との接触面積が上記接続孔の断面積の１．５倍以上
であることを特徴とする半導体装置。 - 【請求項６】 上記第１の導電層は下層配線であり、上
記第２の導電層は上層配線であることを特徴とする請求
項５記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25310099A JP2001077195A (ja) | 1999-09-07 | 1999-09-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25310099A JP2001077195A (ja) | 1999-09-07 | 1999-09-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001077195A true JP2001077195A (ja) | 2001-03-23 |
Family
ID=17246499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25310099A Pending JP2001077195A (ja) | 1999-09-07 | 1999-09-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001077195A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7192871B2 (en) | 2004-06-10 | 2007-03-20 | Renesas Technology Corp. | Semiconductor device with a line and method of fabrication thereof |
| JP2008021809A (ja) * | 2006-07-12 | 2008-01-31 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| WO2009049963A1 (en) * | 2007-10-15 | 2009-04-23 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| JP2009545889A (ja) * | 2006-07-31 | 2009-12-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 相互接続構造体及びその製造方法 |
| JP2011155273A (ja) * | 2011-03-03 | 2011-08-11 | Fujitsu Semiconductor Ltd | 半導体ウェーハ、及びその製造方法 |
| US8432037B2 (en) | 2004-06-10 | 2013-04-30 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8592951B2 (en) | 2005-12-19 | 2013-11-26 | Fujitsu Semiconductor Limited | Semiconductor wafer having W-shaped dummy metal filling section within monitor region |
-
1999
- 1999-09-07 JP JP25310099A patent/JP2001077195A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8432037B2 (en) | 2004-06-10 | 2013-04-30 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8749064B2 (en) | 2004-06-10 | 2014-06-10 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US7192871B2 (en) | 2004-06-10 | 2007-03-20 | Renesas Technology Corp. | Semiconductor device with a line and method of fabrication thereof |
| US7709955B2 (en) | 2004-06-10 | 2010-05-04 | Renesas Technology Corp. | Semiconductor device with a line and method of fabrication thereof |
| US7709388B2 (en) | 2004-06-10 | 2010-05-04 | Renesas Technology Corp. | Semiconductor device with a line and method of fabrication thereof |
| US7936069B2 (en) | 2004-06-10 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8222146B2 (en) | 2004-06-10 | 2012-07-17 | Renesas Electronics Corporation | Semiconductor device with a line and method of fabrication thereof |
| US8592951B2 (en) | 2005-12-19 | 2013-11-26 | Fujitsu Semiconductor Limited | Semiconductor wafer having W-shaped dummy metal filling section within monitor region |
| JP2008021809A (ja) * | 2006-07-12 | 2008-01-31 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| JP2009545889A (ja) * | 2006-07-31 | 2009-12-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 相互接続構造体及びその製造方法 |
| US8299455B2 (en) | 2007-10-15 | 2012-10-30 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| US8685809B2 (en) | 2007-10-15 | 2014-04-01 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| WO2009049963A1 (en) * | 2007-10-15 | 2009-04-23 | International Business Machines Corporation | Semiconductor structures having improved contact resistance |
| JP2011155273A (ja) * | 2011-03-03 | 2011-08-11 | Fujitsu Semiconductor Ltd | 半導体ウェーハ、及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW441015B (en) | Dual-damascene interconnect structures and methods for fabricating same | |
| US6344125B1 (en) | Pattern-sensitive electrolytic metal plating | |
| US6492722B1 (en) | Metallized interconnection structure | |
| JP2002343900A (ja) | チップキャリヤ基板 | |
| JPH08213397A (ja) | ダマスク金属化構造体を備えた半導体デバイス | |
| US20010027008A1 (en) | Method for forming interconnect structure in semiconductor device | |
| CN100452351C (zh) | 制造半导体器件的方法 | |
| JPH08148563A (ja) | 半導体装置の多層配線構造体の形成方法 | |
| JP4339152B2 (ja) | 配線構造の形成方法 | |
| JP2001077195A (ja) | 半導体装置 | |
| US20030022485A1 (en) | Methods for manufacturing semiconductor devices | |
| JP3542326B2 (ja) | 多層配線構造の製造方法 | |
| JPH05315336A (ja) | 半導体装置の製造方法 | |
| JPH11283979A (ja) | 半導体装置の製造方法 | |
| JP2000031145A (ja) | 半導体装置の製造方法 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100562315B1 (ko) | 반도체소자의 플러그 제조 방법 | |
| JP2003031665A (ja) | 半導体装置の製造方法 | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| JP2005079156A (ja) | 配線形成方法 | |
| JP4913082B2 (ja) | 三次元構造体の製造方法および三次元構造体 | |
| KR100834283B1 (ko) | 금속 배선 형성 방법 | |
| JP5044353B2 (ja) | 半導体装置の製造方法 | |
| JPH07130733A (ja) | 半導体装置の埋め込み配線の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080611 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080617 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080916 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090203 |