JP2737762B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2737762B2 JP2737762B2 JP5337253A JP33725393A JP2737762B2 JP 2737762 B2 JP2737762 B2 JP 2737762B2 JP 5337253 A JP5337253 A JP 5337253A JP 33725393 A JP33725393 A JP 33725393A JP 2737762 B2 JP2737762 B2 JP 2737762B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- conductive film
- mask
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、金配線を有する半導体
装置の製造方法に関する。
装置の製造方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法は、図２５
に示すように、半導体基板１上に多層配線構造を形成す
るために半導体基板１上に層間絶縁膜２を形成する。密
着金属として第１チタンタングステン合金膜１９および
主配線材料として第１金膜２０から構成される下層配線
の形成された半導体基板１上に、既知の手法であるＣＶ
Ｄ技術、フォトリソグラフィー技術、ドライエッチング
技術等を用いて、シリコン酸化膜、シリコン窒化膜及び
平坦化塗布膜より構成される厚さ０．５〜１．０μｍの
層間絶縁膜２１、０．４〜１．０μｍ径の層間接続孔２
２を形成する。
に示すように、半導体基板１上に多層配線構造を形成す
るために半導体基板１上に層間絶縁膜２を形成する。密
着金属として第１チタンタングステン合金膜１９および
主配線材料として第１金膜２０から構成される下層配線
の形成された半導体基板１上に、既知の手法であるＣＶ
Ｄ技術、フォトリソグラフィー技術、ドライエッチング
技術等を用いて、シリコン酸化膜、シリコン窒化膜及び
平坦化塗布膜より構成される厚さ０．５〜１．０μｍの
層間絶縁膜２１、０．４〜１．０μｍ径の層間接続孔２
２を形成する。
【０００３】更に、第２チタンタングステン合金膜２３
をＤ．Ｃ．マグネトロンスパッタ法を用いて成膜パワー
１．０〜５．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒと
し、０．０５〜０．２μｍの厚みで、層間絶縁膜２１、
第１金膜２０上に形成する。第２チタンタングステン合
金膜２３の表面のメッキ液からの保護、密着性の改善及
びメッキ電流の供給を目的として、金、白金、パラジウ
ム等より構成されるメッキ下地膜２４を、Ｄ．Ｃ．マグ
ネトロンスパッタ法を用いて成膜ハーワー０．５〜１．
０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒの条件の下、０．
０１〜０．１μｍの厚みで第２チタンタングステン合金
膜２３上に形成する。
をＤ．Ｃ．マグネトロンスパッタ法を用いて成膜パワー
１．０〜５．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒと
し、０．０５〜０．２μｍの厚みで、層間絶縁膜２１、
第１金膜２０上に形成する。第２チタンタングステン合
金膜２３の表面のメッキ液からの保護、密着性の改善及
びメッキ電流の供給を目的として、金、白金、パラジウ
ム等より構成されるメッキ下地膜２４を、Ｄ．Ｃ．マグ
ネトロンスパッタ法を用いて成膜ハーワー０．５〜１．
０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒの条件の下、０．
０１〜０．１μｍの厚みで第２チタンタングステン合金
膜２３上に形成する。
【０００４】図２６に示すように、フォトリソグラフィ
ー技術を用いてフォトレジスト２５を１．０〜２．０μ
ｍの厚みでメッキ下地膜２４上に選択的に形成し、硫酸
金ナトリウム、硫酸、燐酸等より構成される電解金メッ
キ液を用い、メッキ下地膜２４を陰極、白金あるいはチ
タンに白金を被覆したメッシュ状電極を陽極として通電
し、メッキ温度３０〜６０℃、電流密度１〜４ｍＡ／ｃ
ｍ2 の条件の下で電解金メッキを行い、第２金膜２６を
０．５〜２．０μｍの厚みで選択的に形成する。第２金
膜２５は配線全体の電気抵抗の低減を目的として形成さ
れるものである。
ー技術を用いてフォトレジスト２５を１．０〜２．０μ
ｍの厚みでメッキ下地膜２４上に選択的に形成し、硫酸
金ナトリウム、硫酸、燐酸等より構成される電解金メッ
キ液を用い、メッキ下地膜２４を陰極、白金あるいはチ
タンに白金を被覆したメッシュ状電極を陽極として通電
し、メッキ温度３０〜６０℃、電流密度１〜４ｍＡ／ｃ
ｍ2 の条件の下で電解金メッキを行い、第２金膜２６を
０．５〜２．０μｍの厚みで選択的に形成する。第２金
膜２５は配線全体の電気抵抗の低減を目的として形成さ
れるものである。
【０００５】図２７に示すように、有機溶剤を用いてフ
ォトレジスト２５を除去した後、アルゴンガスをソース
としたミリング法、ＣＦ4 ，ＳＦ6 をエッチングガスと
した反応性イオンエッチング法により、第２金膜２６を
エッチングマスクとして下層の第２チタンタングステン
合金２３およびメッキ下地膜の不要部分のみを除去し
て、第２チタンタングステン合金２３、メッキ下地膜２
４、第２金膜２６より構成される半導体集積回路装置の
金属配線を形成していた。（例えば、特開昭６３−２６
９５４６号を参照）。
ォトレジスト２５を除去した後、アルゴンガスをソース
としたミリング法、ＣＦ4 ，ＳＦ6 をエッチングガスと
した反応性イオンエッチング法により、第２金膜２６を
エッチングマスクとして下層の第２チタンタングステン
合金２３およびメッキ下地膜の不要部分のみを除去し
て、第２チタンタングステン合金２３、メッキ下地膜２
４、第２金膜２６より構成される半導体集積回路装置の
金属配線を形成していた。（例えば、特開昭６３−２６
９５４６号を参照）。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
配線形成方法においては、層間接続孔２２の金属膜埋設
性がスパッタ金膜やメッキ金膜の段差被覆性に依存して
おり、これらの段差被覆性は充分ではない。
配線形成方法においては、層間接続孔２２の金属膜埋設
性がスパッタ金膜やメッキ金膜の段差被覆性に依存して
おり、これらの段差被覆性は充分ではない。
【０００７】従って、微細な層間接続孔２２をメッキ金
膜により完全に埋設することがむずかしいことから、金
属配線の安定した良好な電気特性や高い長期信頼性が得
にくい。したがって、高い長期信頼性と安定した特性を
有する半導体装置を得にくくなり、さらにその製造過程
での高い歩留は実現できないとう問題がある。
膜により完全に埋設することがむずかしいことから、金
属配線の安定した良好な電気特性や高い長期信頼性が得
にくい。したがって、高い長期信頼性と安定した特性を
有する半導体装置を得にくくなり、さらにその製造過程
での高い歩留は実現できないとう問題がある。
【０００８】
【課題を解決するための手段】本発明によれば、下層に
半導体素子、電極及び金配線の金膜（４）が形成された
半導体基板（１）上に層間絶縁膜（５）を形成する工程
と、該層間絶縁膜上に第１導電膜（６）を形成する工程
と、前記第１導電膜上に第１マスク膜（７）を形成する
工程と、該第１マスク膜、前記第１導電膜及び前記層間
絶縁膜に接続孔（９）を形成する工程と、前記第１マス
ク膜及び前記接続孔上にタンタルを含む第２導電膜（１
０）を形成する工程と、該第２導電膜を開口が形成され
た前記層間絶縁膜の表面より突出するよう形成する工程
と、該第２導電膜上に第２マスク膜（１１）を形成する
工程と、平坦部と前記接続孔底部の前記第２マスク膜を
除去し前記接続孔側壁部の前記第２マスク膜のみを残す
工程と、前記平坦部と前記接続孔底部の前記第２導電膜
を除去し前記平坦部に於て前記第１マスク膜を露出させ
ると共に前記接続孔底部に於て前記金膜を露出させる工
程と、前記接続孔側壁部の前記第２マスク膜のみを除去
する工程と、前記第１マスク膜と前記第２導電膜の表面
に形成された自然酸化膜をメッキマスクとし、前記第１
導電膜と前記第２導電膜を電流経路とし、前記接続孔底
部に露出した前記下層配線の前記金膜を種付け層とし
て、電解金メッキ法を用いて前記接続孔内に第３導電膜
（１２）を形成する工程と、前記第１マスク膜を除去し
て、前記第２導電膜及び前記第３導電膜を前記第１導電
膜の表面より突出させる工程と、前記層間絶縁膜上の前
記第１導電膜の表面及び突出した前記第２導電膜及び前
記第３導電膜の上に上層配線を形成する工程とを含むこ
とを特徴とした半導体装置の製造方法が得られる。
半導体素子、電極及び金配線の金膜（４）が形成された
半導体基板（１）上に層間絶縁膜（５）を形成する工程
と、該層間絶縁膜上に第１導電膜（６）を形成する工程
と、前記第１導電膜上に第１マスク膜（７）を形成する
工程と、該第１マスク膜、前記第１導電膜及び前記層間
絶縁膜に接続孔（９）を形成する工程と、前記第１マス
ク膜及び前記接続孔上にタンタルを含む第２導電膜（１
０）を形成する工程と、該第２導電膜を開口が形成され
た前記層間絶縁膜の表面より突出するよう形成する工程
と、該第２導電膜上に第２マスク膜（１１）を形成する
工程と、平坦部と前記接続孔底部の前記第２マスク膜を
除去し前記接続孔側壁部の前記第２マスク膜のみを残す
工程と、前記平坦部と前記接続孔底部の前記第２導電膜
を除去し前記平坦部に於て前記第１マスク膜を露出させ
ると共に前記接続孔底部に於て前記金膜を露出させる工
程と、前記接続孔側壁部の前記第２マスク膜のみを除去
する工程と、前記第１マスク膜と前記第２導電膜の表面
に形成された自然酸化膜をメッキマスクとし、前記第１
導電膜と前記第２導電膜を電流経路とし、前記接続孔底
部に露出した前記下層配線の前記金膜を種付け層とし
て、電解金メッキ法を用いて前記接続孔内に第３導電膜
（１２）を形成する工程と、前記第１マスク膜を除去し
て、前記第２導電膜及び前記第３導電膜を前記第１導電
膜の表面より突出させる工程と、前記層間絶縁膜上の前
記第１導電膜の表面及び突出した前記第２導電膜及び前
記第３導電膜の上に上層配線を形成する工程とを含むこ
とを特徴とした半導体装置の製造方法が得られる。
【０００９】また、第１マスクを除去した後に前記第１
導電膜と前記第２導電膜をマスクとして電解金メッキ膜
により前記接続孔内に前記第３導電膜を形成してもよ
い。
導電膜と前記第２導電膜をマスクとして電解金メッキ膜
により前記接続孔内に前記第３導電膜を形成してもよ
い。
【００１０】
［実施例１］次に本発明について図面を参照して第１の
実施例を説明する。
実施例を説明する。
【００１１】図１に示す通り、半導体基板１上に層間絶
縁膜２が形成されており、層間絶縁膜２上に密着金属と
してチタンタングステン合金あるいはタンタルを用いた
導電膜３、及びこの導電膜３上に主導電材料として金を
用いた導電膜（金膜）４から構成される下層金配線が形
成されている。
縁膜２が形成されており、層間絶縁膜２上に密着金属と
してチタンタングステン合金あるいはタンタルを用いた
導電膜３、及びこの導電膜３上に主導電材料として金を
用いた導電膜（金膜）４から構成される下層金配線が形
成されている。
【００１２】図２に示すように、ＣＶＤ技術、ドライエ
ッチング技術等を用いて、シリコン酸化膜、シリコン窒
化膜、平坦化塗布膜より構成される厚さ０．５〜１．０
μｍの層間絶縁膜５を層間絶縁膜２及び導電膜４上に形
成する。続いて、電解金メッキ工程における電流経路と
してタンタルより構成される導電膜（第１導電膜）６
を、ＤＣマグネトロンスパッタ法を用いて成膜パワー
１．０〜５．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒと
し、０．０５〜０．２μｍの厚みで、層間絶縁膜５上に
形成する。続いて、導電膜６上にプラズマＣＶＤ技術を
用いて０．０５〜０．２μｍの厚みでプラズマ窒化膜
（第１マスク膜）７を形成する。但し、導電膜６の低抵
抗化のために導電膜６をタンタル窒化膜とタンタルの積
層構造としてもよい。
ッチング技術等を用いて、シリコン酸化膜、シリコン窒
化膜、平坦化塗布膜より構成される厚さ０．５〜１．０
μｍの層間絶縁膜５を層間絶縁膜２及び導電膜４上に形
成する。続いて、電解金メッキ工程における電流経路と
してタンタルより構成される導電膜（第１導電膜）６
を、ＤＣマグネトロンスパッタ法を用いて成膜パワー
１．０〜５．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒと
し、０．０５〜０．２μｍの厚みで、層間絶縁膜５上に
形成する。続いて、導電膜６上にプラズマＣＶＤ技術を
用いて０．０５〜０．２μｍの厚みでプラズマ窒化膜
（第１マスク膜）７を形成する。但し、導電膜６の低抵
抗化のために導電膜６をタンタル窒化膜とタンタルの積
層構造としてもよい。
【００１３】図３に示すように、所望の位置が開口して
いるフォトレジスト８をマスクとして、ＳＦ4 ，Ｏ2 ，
Ｃｌ2 などを反応ガスとした異方性ドライエッチングを
行い、プラズマ窒化膜７、導電膜６および層間絶縁膜５
に層間接続孔９を形成し、下層金配線の導電膜４を露出
させる。
いるフォトレジスト８をマスクとして、ＳＦ4 ，Ｏ2 ，
Ｃｌ2 などを反応ガスとした異方性ドライエッチングを
行い、プラズマ窒化膜７、導電膜６および層間絶縁膜５
に層間接続孔９を形成し、下層金配線の導電膜４を露出
させる。
【００１４】図４に示すようにフォトレジスト８を除去
した後、電解金メッキ工程における導電膜６と導電膜４
との間の電流経路としてタンタルより構成される導電膜
（第２導電膜）１０を、ＤＣマグネトロンスパッタ法を
用いて成膜パワー１．０〜５．０ｋＷ、成膜圧力２〜１
０ｍＴｏｒｒとし、０．０５〜０．２μｍの厚みで形成
する。続いて、導電膜１０上にプラズマＣＶＤ法を用い
て０．０５〜０．２μｍの厚みでプラズマ酸化化膜（第
２マスク膜）１１を形成する。但し、第４導電膜１０の
低抵抗化のために第４導電膜１０をタンタル窒化膜とタ
ンタルの積層構造としてもよい。
した後、電解金メッキ工程における導電膜６と導電膜４
との間の電流経路としてタンタルより構成される導電膜
（第２導電膜）１０を、ＤＣマグネトロンスパッタ法を
用いて成膜パワー１．０〜５．０ｋＷ、成膜圧力２〜１
０ｍＴｏｒｒとし、０．０５〜０．２μｍの厚みで形成
する。続いて、導電膜１０上にプラズマＣＶＤ法を用い
て０．０５〜０．２μｍの厚みでプラズマ酸化化膜（第
２マスク膜）１１を形成する。但し、第４導電膜１０の
低抵抗化のために第４導電膜１０をタンタル窒化膜とタ
ンタルの積層構造としてもよい。
【００１５】図５に示すように、ＣＦ4 ，ＣＨＦ3 ，Ｏ
2 などを反応ガスとし導電膜２をエッチング停止層とし
た異方性ドライエッチングを行い、平坦部及び層間接続
孔９９底部のプラズマ酸化膜１１を除去し層間接続孔９
側壁部のみを残す。ここで、平坦部では導電膜１０が露
出しており、層間接続孔９側壁ではプラズマ酸化膜１１
が露出しており、層間接続孔９底部は導電膜１０が露出
している。
2 などを反応ガスとし導電膜２をエッチング停止層とし
た異方性ドライエッチングを行い、平坦部及び層間接続
孔９９底部のプラズマ酸化膜１１を除去し層間接続孔９
側壁部のみを残す。ここで、平坦部では導電膜１０が露
出しており、層間接続孔９側壁ではプラズマ酸化膜１１
が露出しており、層間接続孔９底部は導電膜１０が露出
している。
【００１６】図６に示すように、ＳＦ4 ，Ｃｌ2 ，Ｏ2
などを反応ガスとし、プラズマ窒化膜７と導電膜２とを
エッチング停止層とした異方性ドライエッチングを行
い、平坦部及び層間接続孔９底部の導電膜１０を除去す
る。ここで、平坦部ではプラズマ窒化膜７が露出してお
り、層間接続孔９側壁ではプラズマ酸化膜１１が露出し
ており、層間接続孔９底部は導電膜２が露出している。
などを反応ガスとし、プラズマ窒化膜７と導電膜２とを
エッチング停止層とした異方性ドライエッチングを行
い、平坦部及び層間接続孔９底部の導電膜１０を除去す
る。ここで、平坦部ではプラズマ窒化膜７が露出してお
り、層間接続孔９側壁ではプラズマ酸化膜１１が露出し
ており、層間接続孔９底部は導電膜２が露出している。
【００１７】図７に示すように、層間接続孔９側壁のプ
ラズマ酸化膜１１をバッファードフッ酸を用いて除去す
る。
ラズマ酸化膜１１をバッファードフッ酸を用いて除去す
る。
【００１８】図８に示すように、プラズマ窒化膜７と導
電膜１０とをメッキマスクとし導電膜６と導電膜１０を
電流経路とし導電膜４を種付け層として電解金メッキ法
を用いて層間接続孔９内を金より構成される金属膜（第
３導電膜）１２で埋設する。ここで、導電膜１０はタン
タルより構成されており、表面に自然酸化膜が存在する
ためメッキ電流が供給されない。したがって導電膜１０
上にはメッキ金膜が成長しない。
電膜１０とをメッキマスクとし導電膜６と導電膜１０を
電流経路とし導電膜４を種付け層として電解金メッキ法
を用いて層間接続孔９内を金より構成される金属膜（第
３導電膜）１２で埋設する。ここで、導電膜１０はタン
タルより構成されており、表面に自然酸化膜が存在する
ためメッキ電流が供給されない。したがって導電膜１０
上にはメッキ金膜が成長しない。
【００１９】図９に示すように、ＣＦ4 ，Ｏ2 などを反
応ガスとし、導電膜６をエッチング停止層としたドライ
エッチングを行い、平坦部のプラズマ窒化膜７を除去し
導電膜６を露出させる。
応ガスとし、導電膜６をエッチング停止層としたドライ
エッチングを行い、平坦部のプラズマ窒化膜７を除去し
導電膜６を露出させる。
【００２０】図１０に示すように、メッキ種付け層とし
て金より構成される導電膜（第４導電膜）１３を、ＤＣ
マグネトロンスパッタ法を用いて成膜パワー０．５〜
１．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒの条件の下、
０．０１〜０．１μｍの厚みで導電膜６、導電膜１２上
に形成する。
て金より構成される導電膜（第４導電膜）１３を、ＤＣ
マグネトロンスパッタ法を用いて成膜パワー０．５〜
１．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒの条件の下、
０．０１〜０．１μｍの厚みで導電膜６、導電膜１２上
に形成する。
【００２１】図１１に示すように、フォトリソグラフィ
ー技術を用いてフォトレジスト（配線形成用マスク膜）
１４を１．０〜２．０μｍの厚みで導電膜１３上に選択
的に形成し、硫酸金ナトリウム、硫酸、燐酸等より構成
される電解金メッキ液を用い、導電膜１３を陰極、白金
あるいはチタンに白金を被覆したメッシュ状電極を陽極
として通電し、メッキ温度３０〜６０℃、電流密度１〜
４ｍＡ／ｃｍ2 の条件の下で電解金メッキを行い、金よ
り構成される低い電気抵抗を有する導電膜（メッキ金
膜）１５を０．５〜２．０μｍの厚みで選択的に形成す
る。
ー技術を用いてフォトレジスト（配線形成用マスク膜）
１４を１．０〜２．０μｍの厚みで導電膜１３上に選択
的に形成し、硫酸金ナトリウム、硫酸、燐酸等より構成
される電解金メッキ液を用い、導電膜１３を陰極、白金
あるいはチタンに白金を被覆したメッシュ状電極を陽極
として通電し、メッキ温度３０〜６０℃、電流密度１〜
４ｍＡ／ｃｍ2 の条件の下で電解金メッキを行い、金よ
り構成される低い電気抵抗を有する導電膜（メッキ金
膜）１５を０．５〜２．０μｍの厚みで選択的に形成す
る。
【００２２】図１２に示すように有機溶剤を用いてフォ
トレジスト１４を除去し、アルゴンガスをソースとした
ミリング法、ＣＦ4 ，ＳＦ6 をエッチングガスとした反
応性イオンエッチング法により、導電膜１５をエッチン
グマスクとして導電膜１２および導電膜１３の不要部分
のみを除去して、導電膜１２、導電膜１３及び導電膜１
５より構成される半導体集積回路装置の金属配線を形成
する。
トレジスト１４を除去し、アルゴンガスをソースとした
ミリング法、ＣＦ4 ，ＳＦ6 をエッチングガスとした反
応性イオンエッチング法により、導電膜１５をエッチン
グマスクとして導電膜１２および導電膜１３の不要部分
のみを除去して、導電膜１２、導電膜１３及び導電膜１
５より構成される半導体集積回路装置の金属配線を形成
する。
【００２３】このような金属配線形成方法に於いては、
下層金配線の金膜を種付け層として層間接続孔９底部だ
けからメッキ金膜が成長するため、スパッタ金膜やメッ
キ金膜の段差被覆性が依存する事なく微細な層間接続孔
９をメッキ金膜により完全に埋設する事が可能である。
また、上層配線金属膜と接続孔金属膜の接続及び接続孔
金属膜と下層金配線の接続が金膜同士で行われているた
め、従来のような異種金属が接した構造に比べて接続抵
抗が低く、信頼性が高い配線構造となっている。本発明
の半導体装置の製造方法は、モス、バイポーラ等の半導
体集積回路装置の種類にかかわらず適応可能である事は
言うまでもない。 ［実施例２］次に本発明について図面を参照して第２の
実施例を説明する。
下層金配線の金膜を種付け層として層間接続孔９底部だ
けからメッキ金膜が成長するため、スパッタ金膜やメッ
キ金膜の段差被覆性が依存する事なく微細な層間接続孔
９をメッキ金膜により完全に埋設する事が可能である。
また、上層配線金属膜と接続孔金属膜の接続及び接続孔
金属膜と下層金配線の接続が金膜同士で行われているた
め、従来のような異種金属が接した構造に比べて接続抵
抗が低く、信頼性が高い配線構造となっている。本発明
の半導体装置の製造方法は、モス、バイポーラ等の半導
体集積回路装置の種類にかかわらず適応可能である事は
言うまでもない。 ［実施例２］次に本発明について図面を参照して第２の
実施例を説明する。
【００２４】図１３に示す通り、半導体基板１上に層間
絶縁膜２が形成されており、層間絶縁膜２上に密着金属
としてチタンタングステン合金あるいはタンタルを用い
た第１導電膜３および第１導電膜３上に主導電材料とし
て金を用いた導電膜（金膜）４から構成される下層金配
線が形成されている。
絶縁膜２が形成されており、層間絶縁膜２上に密着金属
としてチタンタングステン合金あるいはタンタルを用い
た第１導電膜３および第１導電膜３上に主導電材料とし
て金を用いた導電膜（金膜）４から構成される下層金配
線が形成されている。
【００２５】図１４に示すように、ＣＶＤ技術、ドライ
エッチング技術等を用いて、シリコン酸化膜、シリコン
窒化膜、平坦化塗布膜より構成される厚さ０．５〜１．
０μｍの層間絶縁膜５を層間絶縁膜２及び導電膜４上に
形成する。続いて、電解金メッキ工程における電流経路
としてタンタルより構成される導電膜（第１導電膜）６
を、ＤＣマグネトロンスパッタ法を用いて成膜パワー
１．０〜５．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒと
し、０．０５〜０．２μｍの厚みで、層間絶縁膜５上に
形成する。続いて、導電膜６上にプラズマＣＶＤ技術を
用いて０．０５〜０．２μｍの厚みで第１プラズマ酸化
膜１６を形成する。但し、導電膜６の低抵抗化のために
導電膜６をタンタル窒化膜とタンタルの積層構造として
もよい。
エッチング技術等を用いて、シリコン酸化膜、シリコン
窒化膜、平坦化塗布膜より構成される厚さ０．５〜１．
０μｍの層間絶縁膜５を層間絶縁膜２及び導電膜４上に
形成する。続いて、電解金メッキ工程における電流経路
としてタンタルより構成される導電膜（第１導電膜）６
を、ＤＣマグネトロンスパッタ法を用いて成膜パワー
１．０〜５．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒと
し、０．０５〜０．２μｍの厚みで、層間絶縁膜５上に
形成する。続いて、導電膜６上にプラズマＣＶＤ技術を
用いて０．０５〜０．２μｍの厚みで第１プラズマ酸化
膜１６を形成する。但し、導電膜６の低抵抗化のために
導電膜６をタンタル窒化膜とタンタルの積層構造として
もよい。
【００２６】図１５に示すように、所望の位置が開口し
ているフォトレジスト８をマスクとして、ＳＦ4 ，
Ｏ2 ，Ｃｌ2 などを反応ガスとした異方性ドライエッチ
ングを行い、第１プラズマ酸化膜１６、導電膜６および
層間絶縁膜５に層間接続孔９を形成し、下層金配線の導
電膜４を露出させる。
ているフォトレジスト８をマスクとして、ＳＦ4 ，
Ｏ2 ，Ｃｌ2 などを反応ガスとした異方性ドライエッチ
ングを行い、第１プラズマ酸化膜１６、導電膜６および
層間絶縁膜５に層間接続孔９を形成し、下層金配線の導
電膜４を露出させる。
【００２７】図１６に示すようにフォトレジスト８を除
去した後、電解金メッキ工程における導電膜６と導電膜
４との間の電流経路としてタンタルより構成される導電
膜（第２導電膜）１０を、ＤＣマグネトロンスパッタ法
を用いて成膜パワー１．０〜５．０ｋＷ、成膜圧力２〜
１０ｍＴｏｒｒとし、０．０５〜０．２μｍの厚みで形
成する。続いて、導電膜１０上にプラズマＣＶＤ法を用
いて０．０５〜０．２μｍの厚みで第２プラズマ酸化膜
１７を形成する。但し、第４導電膜１０の低抵抗化のた
めに導電膜１０をタンタル窒化膜とタンタルの積層構造
としてもよい。
去した後、電解金メッキ工程における導電膜６と導電膜
４との間の電流経路としてタンタルより構成される導電
膜（第２導電膜）１０を、ＤＣマグネトロンスパッタ法
を用いて成膜パワー１．０〜５．０ｋＷ、成膜圧力２〜
１０ｍＴｏｒｒとし、０．０５〜０．２μｍの厚みで形
成する。続いて、導電膜１０上にプラズマＣＶＤ法を用
いて０．０５〜０．２μｍの厚みで第２プラズマ酸化膜
１７を形成する。但し、第４導電膜１０の低抵抗化のた
めに導電膜１０をタンタル窒化膜とタンタルの積層構造
としてもよい。
【００２８】図１７に示すように、ＣＦ4 ，ＣＨＦ3 ，
Ｏ2 などを反応ガスとし導電膜６をエッチング停止層と
した異方性ドライエッチングを行い、平坦部及び層間接
続孔９底部の第２プラズマ酸化膜１７を除去し層間接続
孔９側壁部のみを残す。ここで、平坦部では導電膜１０
が露出しており、層間接続孔９側壁では第２プラズマ酸
化膜１７が露出しており、層間接続孔９底部では導電膜
１０が露出している。
Ｏ2 などを反応ガスとし導電膜６をエッチング停止層と
した異方性ドライエッチングを行い、平坦部及び層間接
続孔９底部の第２プラズマ酸化膜１７を除去し層間接続
孔９側壁部のみを残す。ここで、平坦部では導電膜１０
が露出しており、層間接続孔９側壁では第２プラズマ酸
化膜１７が露出しており、層間接続孔９底部では導電膜
１０が露出している。
【００２９】図１８に示すように、ＳＦ4 ，Ｃｌ2 ，Ｏ
2 などを反応ガスとし、第１プラズマ酸化膜１６と導電
膜６をエッチング停止層とした異方性ドライエッチング
を行い、平坦部及び層間接続孔９底部の導電膜１０を除
去する。ここで、平坦部では第１プラズマ酸化膜１６が
露出しており、層間接続孔９側壁では第２プラズマ酸化
膜１７が露出しており、層間接続孔９底部は導電膜２が
露出している。
2 などを反応ガスとし、第１プラズマ酸化膜１６と導電
膜６をエッチング停止層とした異方性ドライエッチング
を行い、平坦部及び層間接続孔９底部の導電膜１０を除
去する。ここで、平坦部では第１プラズマ酸化膜１６が
露出しており、層間接続孔９側壁では第２プラズマ酸化
膜１７が露出しており、層間接続孔９底部は導電膜２が
露出している。
【００３０】図１９に示すように、平坦部の第１プラズ
マ酸化膜１６及び層間接続孔９側壁の第２プラズマ酸化
膜１７をバッファードフッ酸を用いて除去する。
マ酸化膜１６及び層間接続孔９側壁の第２プラズマ酸化
膜１７をバッファードフッ酸を用いて除去する。
【００３１】図２０に示すように、導電膜６と導電膜１
０をメッキマスクとし導電膜６と導電膜１０を電流経路
とし導電膜４を種付け層として電解金メッキ法を用いて
層間接続孔９内を金より構成される導電膜（第３導電
膜）１２で埋設する。
０をメッキマスクとし導電膜６と導電膜１０を電流経路
とし導電膜４を種付け層として電解金メッキ法を用いて
層間接続孔９内を金より構成される導電膜（第３導電
膜）１２で埋設する。
【００３２】図２１に示すように、ドライエッチング技
術を用いて導電膜６を除去する。図２２に示すように、
層間絶縁膜５と導電膜１２上にタンタルあるいはチタン
タングステン合金により構成される導電膜（積層導電
膜）１８をＤＣマグネトロンスパッタ法を用いて成膜パ
ワー０．５〜１．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒ
の条件の下、０．０１〜０．１μｍの厚みで形成する。
術を用いて導電膜６を除去する。図２２に示すように、
層間絶縁膜５と導電膜１２上にタンタルあるいはチタン
タングステン合金により構成される導電膜（積層導電
膜）１８をＤＣマグネトロンスパッタ法を用いて成膜パ
ワー０．５〜１．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒ
の条件の下、０．０１〜０．１μｍの厚みで形成する。
【００３３】図２３に示すように、メッキ種付け層とし
て金より構成される導電膜（第４導電膜）１３を、ＤＣ
マグネトロンスパッタ法を用いて成膜パワー０．５〜
１．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒの条件の下、
０．０１〜０．１μｍの厚みで導電膜１８上に形成す
る。
て金より構成される導電膜（第４導電膜）１３を、ＤＣ
マグネトロンスパッタ法を用いて成膜パワー０．５〜
１．０ｋＷ、成膜圧力２〜１０ｍＴｏｒｒの条件の下、
０．０１〜０．１μｍの厚みで導電膜１８上に形成す
る。
【００３４】図２４に示すように、フォトリソグラフィ
ー技術を用いてフォトレジスト（配線形成用マスク膜）
１４を１．０〜２．０μｍの厚みで導電膜１３上に選択
的に形成し、硫酸ナトリウム、硫酸、燐酸などにより構
成される電解金メッキ液を用い導電膜１３を陰極、白金
あるいはチタンに白金を被覆したメッシュ状電極を陽極
として通電し、メッキ温度３０〜６０℃、電流密度１〜
４ｍＡ／ｃｍ2 の条件の下で電解金メッキを行い、金よ
り構成される低い電気抵抗を有する導電膜（メッキ金
膜）１５を０．５〜２．０μｍの厚みで選択的に形成す
る。
ー技術を用いてフォトレジスト（配線形成用マスク膜）
１４を１．０〜２．０μｍの厚みで導電膜１３上に選択
的に形成し、硫酸ナトリウム、硫酸、燐酸などにより構
成される電解金メッキ液を用い導電膜１３を陰極、白金
あるいはチタンに白金を被覆したメッシュ状電極を陽極
として通電し、メッキ温度３０〜６０℃、電流密度１〜
４ｍＡ／ｃｍ2 の条件の下で電解金メッキを行い、金よ
り構成される低い電気抵抗を有する導電膜（メッキ金
膜）１５を０．５〜２．０μｍの厚みで選択的に形成す
る。
【００３５】図１２に示すように有機溶剤を用いてフォ
トレジスト１４を除去し、アルゴンガスをソースとした
ミリング法、ＣＦ4 ，ＳＦ6 をエッチングガスとした反
応性イオンエッチング法により、導電膜（メッキ金膜）
１５をエッチングマスクとして導電膜１８および導電膜
１３の不要部分のみを除去して、導電膜１８、導電膜１
３及び導電膜１５より構成される半導体集積回路装置の
金属配線を形成する。
トレジスト１４を除去し、アルゴンガスをソースとした
ミリング法、ＣＦ4 ，ＳＦ6 をエッチングガスとした反
応性イオンエッチング法により、導電膜（メッキ金膜）
１５をエッチングマスクとして導電膜１８および導電膜
１３の不要部分のみを除去して、導電膜１８、導電膜１
３及び導電膜１５より構成される半導体集積回路装置の
金属配線を形成する。
【００３６】本実施例では、平坦部の第１プラズマ酸化
膜１６を層間接続孔９側壁部の第２プラズマ酸化膜１７
と同時に除去しているため、実施例１に比べて工程が簡
略化されている。また、実施例１と同様に層間接続孔底
部からメッキ金膜を成長させているため、微細な層間接
続孔をメッキ金膜により完全に埋設する事が可能であ
り、信頼性が高い配線構造となっている。本発明の半導
体装置の製造方法は、モス、バイポーラ等の半導体集積
回路装置の種類にかかわらず適応可能である事は言うま
でもない。
膜１６を層間接続孔９側壁部の第２プラズマ酸化膜１７
と同時に除去しているため、実施例１に比べて工程が簡
略化されている。また、実施例１と同様に層間接続孔底
部からメッキ金膜を成長させているため、微細な層間接
続孔をメッキ金膜により完全に埋設する事が可能であ
り、信頼性が高い配線構造となっている。本発明の半導
体装置の製造方法は、モス、バイポーラ等の半導体集積
回路装置の種類にかかわらず適応可能である事は言うま
でもない。
【００３７】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法においては、層間接続孔をメッキ金膜で完全
に埋設することが可能であり、また上層配線と下層配線
を金膜同士で接続することにより接続抵抗を低下させる
効果を有する。
の製造方法においては、層間接続孔をメッキ金膜で完全
に埋設することが可能であり、また上層配線と下層配線
を金膜同士で接続することにより接続抵抗を低下させる
効果を有する。
【図１】本発明の半導体装置の製造方法における第１の
実施例の工程を示す縦断面図である。
実施例の工程を示す縦断面図である。
【図２】図１の工程の次工程を示す縦断面図である。
【図３】図２の工程の次工程を示す縦断面図である。
【図４】図３の工程の次工程を示す縦断面図である。
【図５】図４の工程の次工程を示す縦断面図である。
【図６】図５の工程の次工程を示す縦断面図である。
【図７】図５の工程の次工程を示す縦断面図である。
【図８】図７の工程の次工程を示す縦断面図である。
【図９】図８の工程の次工程を示す縦断面図である。
【図１０】図９の工程の次工程を示す縦断面図である。
【図１１】図１０の工程の次工程を示す縦断面図であ
る。
る。
【図１２】図１１の工程の次工程を示す縦断面図であ
る。
る。
【図１３】本発明の半導体装置の製造方法における第２
の実施例の工程を示す縦断面図である。
の実施例の工程を示す縦断面図である。
【図１４】図１３の工程の次工程を示す縦断面図であ
る。
る。
【図１５】図１４の工程の次工程を示す縦断面図であ
る。
る。
【図１６】図１５の工程の次工程を示す縦断面図であ
る。
る。
【図１７】図１６の工程の次工程を示す縦断面図であ
る。
る。
【図１８】図１７の工程の次工程を示す縦断面図であ
る。
る。
【図１９】図１８の工程の次工程を示す縦断面図であ
る。
る。
【図２０】図１９の工程の次工程を示す縦断面図であ
る。
る。
【図２１】図２０の工程の次工程を示す縦断面図であ
る。
る。
【図２２】図２１の工程の次工程を示す縦断面図であ
る。
る。
【図２３】図２２の工程の次工程を示す縦断面図であ
る。
る。
【図２４】図２３の工程の次工程を示す縦断面図であ
る。
る。
【図２５】従来の半導体装置の金属配線形成方法の工程
縦断面図である。
縦断面図である。
【図２６】図２５の工程の次工程を示す縦断面図であ
る。
る。
【図２７】図２６の工程の次工程を示す縦断面図であ
る。
る。
１ 半導体基板 ２ 層間絶縁膜 ３ 導電膜 ４ 導電膜（金膜） ５ 層間絶縁膜 ６ 導電膜（第１の導電膜） ７ プラズマ窒化膜（第１マスク膜） ８ フォトレジスト ９ 層間接続孔 １０ 導電膜（第２導電膜） １１ プラズマ酸化膜（第２マスク膜） １２ 導電膜（第３導電膜） １３ 導電膜（積層導電膜） １４ フォトレジスト（配線形成用マスク膜） １５ 導電膜（メッキ金膜） １６ 第１プラズマ酸化膜 １７ 第２プラズマ酸化膜 １８ 導電膜（積層導電膜） １９ 第１チタンタングステン合金 ２０ 第１金膜 ２１ 層間絶縁膜 ２２ 層間接続孔 ２３ 第２チタンタングステン合金 ２４ メッキ下地膜 ２５ フォトレジスト ２６ 第２金膜
Claims (6)
- 【請求項１】 下層に半導体素子、電極及び金配線の金
膜（４）が形成された半導体基板（１）上に層間絶縁膜
（５）を形成する工程と、該層間絶縁膜上に第１導電膜
（６）を形成する工程と、前記第１導電膜上に第１マス
ク膜（７）を形成する工程と、該第１マスク膜、前記第
１導電膜及び前記層間絶縁膜に接続孔（９）を形成する
工程と、前記第１マスク膜及び前記接続孔上にタンタル
を含む第２導電膜（１０）を形成する工程と、該第２導
電膜を開口が形成された前記層間絶縁膜の表面より突出
するよう形成する工程と、該第２導電膜上に第２マスク
膜（１１）を形成する工程と、平坦部と前記接続孔底部
の前記第２マスク膜を除去し前記接続孔側壁部の前記第
２マスク膜のみを残す工程と、前記平坦部と前記接続孔
底部の前記第２導電膜を除去し前記平坦部に於て前記第
１マスク膜を露出させると共に前記接続孔底部に於て前
記金膜を露出させる工程と、前記接続孔側壁部の前記第
２マスク膜のみを除去する工程と、前記第１マスク膜と
前記第２導電膜の表面に形成された自然酸化膜をメッキ
マスクとし、前記第１導電膜と前記第２導電膜を電流経
路とし、前記接続孔底部に露出した前記下層配線の前記
金膜を種付け層として、電解金メッキ法を用いて前記接
続孔内に第３導電膜（１２）を形成する工程と、前記第
１マスク膜を除去して、前記第２導電膜及び前記第３導
電膜を前記第１導電膜の表面より突出させる工程と、前
記層間絶縁膜上の前記第１導電膜の表面及び突出した前
記第２導電膜及び前記第３導電膜の上に上層配線を形成
する工程とを含むことを特徴とした半導体装置の製造方
法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、前記平坦部の前記第１マスク膜を除去すること
により前記第１導電膜を露出させる工程と、前記第１導
電膜上に金より構成される第４導電膜（１３）を形成す
る工程と、該第４導電膜上に配線形成用マスク膜（１
４）を形成する工程と、該配線形成用マスク膜をマスク
としてメッキ金膜（１５）を形成する工程と、前記配線
形成用マスク膜を除去する工程と、前記メッキ金膜をマ
スクとして不要部分の前記第１導電膜及び前記第４導電
膜を除去する事により上層金配線を形成する工程とを含
むことを特徴とした半導体装置の製造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、前記平坦部の前記第１マスク膜を除去すること
により前記第１導電膜を露出させる工程と、前記平坦部
の前記第１導電膜を除去し前記層間絶縁膜を露出させる
工程と、前記層間絶縁膜上に金／タンタルあるいは金／
チタンタングステンより構成される積層導電膜（１３，
１８）を形成する工程と、該積層導電膜上に配線形成用
マスク膜（１４）を形成する工程と、該配線形成用マス
ク膜をマスクとして前記積層導電膜上に前記メッキ金膜
を形成する工程と、前記配線形成用マスク膜を除去する
工程と、前記メッキ金膜をマスクとして不要部分の前記
積層導電膜を除去する事により上層金配線を形成する工
程とを含むことを特徴とした半導体装置の製造方法。 - 【請求項４】 下層に半導体素子、電極及び金配線の金
膜（４）が形成された半導体基板（１）上に層間絶縁膜
（５）を形成する工程と、該層間絶縁膜上にタンタルを
含む第１導電膜（６）を形成する工程と、該第１導電膜
上に第１マスク膜（１６）を形成する工程と、該第１マ
スク膜、前記第１導電膜及び前記層間絶縁膜に接続孔
（９）を形成する工程と、前記第１マスク膜及び前記接
続孔上にタンタルを含む第２導電膜（１０）を形成する
工程と、該第２導電膜を開口が形成された前記層間絶縁
膜の表面より突出するよう形成する工程と、該第２導電
膜上に第２マスク膜（１７）を形成する工程と、平坦部
と前記接続孔底部の前記第２マスク膜を除去し前記接続
孔側壁部の前記第２マスク膜のみを残す工程と、前記平
坦部と前記接続孔底部の前記第２導電膜を除去し前記平
坦部に於て前記第１マスク膜を露出させると共に前記接
続孔底部に於て下層金配線の前記金膜を露出させる工程
と、前記平坦部の前記第１マスク膜と前記接続孔側壁部
の前記第２マスク膜を除去し、前記第２導電膜を前記第
１導電膜の表面より突出させる工程と、前記第１導電膜
と前記第２導電膜を電流経路とし、かつ、それらの表面
に形成された自然酸化膜をメッキマスクとし、前記接続
孔底部に露出した前記下層配線の前記金膜を種付け層と
して、電解金メッキ法を用いて前記接続孔内に第３導電
膜（１２）を形成する工程と、前記層間絶縁膜上の前記
第１導電膜の表面及び突出した前記第２導電膜及び前記
第３導電膜の上に上層配線を形成する工程とを含むこと
を特徴とした半導体装置の製造方法。 - 【請求項５】 請求項４記載の半導体装置の製造方法に
おいて、前記第１導電膜（６）上に金より構成される第
４導電膜（１３）を形成する工程と、前記第４導電膜
（１３）上に配線形成用マスク膜（１４）を形成する工
程と、該配線形成用マスク膜をマスクとしてメッキ金膜
（１５）を形成する工程と、該配線形成用マスク膜を除
去する工程と、前記メッキ金膜をマスクとして不要部分
の前記第１導電膜及び前記第４導電膜を除去する事によ
り前記上層金配線を形成する工程を含むことを特徴とし
た半導体装置の製造方法。 - 【請求項６】 請求項４記載の半導体装置の製造方法に
おいて、前記平坦部の前記第１導電膜を除去し前記層間
絶縁膜を露出させる工程と、前記層間絶縁膜上に金／タ
ンタルあるいは金／チタンタングステンより構成される
積層導電膜（１３，１８）を形成する工程と、該積層導
電膜上に配線形成用マスク膜（１４）を形成する工程
と、該配線形成用マスク膜をマスクとして前記積層導電
膜上にメッキ金膜（１５）を形成する工程と、前記配線
形成用マスク膜を除去する工程と、前記メッキ金膜をマ
スクとして不要部分の前記積層導電膜を除去する事によ
り前記上層金配線を形成する工程を含むことを特徴とし
た半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337253A JP2737762B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5337253A JP2737762B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07201988A JPH07201988A (ja) | 1995-08-04 |
| JP2737762B2 true JP2737762B2 (ja) | 1998-04-08 |
Family
ID=18306889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5337253A Expired - Fee Related JP2737762B2 (ja) | 1993-12-28 | 1993-12-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737762B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8049989B2 (en) | 2007-12-26 | 2011-11-01 | Hitachi Global Storage Technologies Netherlands B.V. | Magnetic head for perpendicular recording having stepped wrap around shield with independent control of write pole track width and flare point dimensions |
| US8179634B2 (en) | 2007-12-27 | 2012-05-15 | Hitachi Global Storage Technologies Netherlands B.V. | Perpendicular magnetic recording writer main pole having imbedded non-magnetic core and de-coupled pole tip |
| JP5498751B2 (ja) * | 2009-10-05 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3166221B2 (ja) * | 1991-07-23 | 2001-05-14 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH05206064A (ja) * | 1991-12-10 | 1993-08-13 | Nec Corp | 半導体装置の製造方法 |
-
1993
- 1993-12-28 JP JP5337253A patent/JP2737762B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07201988A (ja) | 1995-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| JPS6110256A (ja) | 集積回路の接点孔への相互接続線の自動位置決め方法 | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| JP2002075994A (ja) | 半導体装置及びその製造方法 | |
| JP3064734B2 (ja) | 半導体装置の製造方法 | |
| JP2737762B2 (ja) | 半導体装置の製造方法 | |
| JP2001053077A (ja) | 半導体集積回路装置およびその製造方法 | |
| US4873565A (en) | Method and apparatus for providing interconnection between metallization layers on semiconductor devices | |
| JP2985326B2 (ja) | 半導体装置の製造方法 | |
| JP2570139B2 (ja) | 半導体装置の埋め込み配線の形成方法 | |
| JP2929850B2 (ja) | 半導体装置の製造方法 | |
| JPH0555167A (ja) | 半導体装置の製造方法 | |
| JPH0799199A (ja) | 半導体装置の製造方法 | |
| US4963510A (en) | Method and apparatus for providing interconnection between metallization layers on semiconductors devices | |
| JP2001127153A (ja) | 半導体装置およびその製法 | |
| JP2003031665A (ja) | 半導体装置の製造方法 | |
| JPH05211242A (ja) | 半導体装置およびその製造方法 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JP2998454B2 (ja) | 半導体装置の製造方法 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 | |
| JPH05243222A (ja) | 半導体装置の製造方法 | |
| JPH0645453A (ja) | 半導体装置の製造方法 | |
| JPH03131032A (ja) | 半導体装置およびその製造方法 | |
| JPH06244187A (ja) | 半導体装置の製造方法 | |
| JPH0344931A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971210 |
|
| LAPS | Cancellation because of no payment of annual fees |