JP3166221B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3166221B2
JP3166221B2 JP20656491A JP20656491A JP3166221B2 JP 3166221 B2 JP3166221 B2 JP 3166221B2 JP 20656491 A JP20656491 A JP 20656491A JP 20656491 A JP20656491 A JP 20656491A JP 3166221 B2 JP3166221 B2 JP 3166221B2
Authority
JP
Japan
Prior art keywords
insulating film
conductive film
hole
film
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20656491A
Other languages
English (en)
Other versions
JPH0529315A (ja
Inventor
泰之 森下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP20656491A priority Critical patent/JP3166221B2/ja
Priority to EP92306724A priority patent/EP0524818B1/en
Priority to DE69222586T priority patent/DE69222586T2/de
Publication of JPH0529315A publication Critical patent/JPH0529315A/ja
Priority to US08/314,437 priority patent/US5529956A/en
Application granted granted Critical
Publication of JP3166221B2 publication Critical patent/JP3166221B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、特に多層配線形成工程に関する。
【０００２】
【従来の技術】図４は、従来の半導体装置の製造におけ
るメッキ法による多層配線の形成について工程順に示し
た図である。
【０００３】図４（Ａ）に示すように、半導体基板１の
フィールド絶縁膜２上に下層配線３が形成され、その上
に層間絶縁膜４が形成された後、下層配線３と上層配線
を接続するためのスルーホール８が開孔される。電界メ
ッキの場合は、その上に給電層として導電膜５が形成さ
れる。
【０００４】図４（Ｂ）に示すように、導電膜５上にフ
ォトレジスト６が塗布され、フォトリソグラフィーによ
り所望の形状に加工された後、フォトレジスト６の残存
していない導電膜５上に上層配線７がメッキ法により形
成される。
【０００５】このとき上層配線７の形状は図のようなス
ルーホール部の形状を反映したものになっている。
【０００６】図４（Ｃ）に示すように、フォトレジスト
６が除去された後、導電膜５が除去され所望の配線が得
られる。
【０００７】
【発明が解決しようとする課題】この従来のメッキ法に
よる多層配線の形成法においては、上層配線の形状が下
層配線及び上層配線と下層配線を接続するためのスルー
ホール部の形状に反映した凹状のものとなり、多層配線
構造になると、平坦化するのが困難になり、さらに上層
に配線を形成するのが困難になるという問題点があっ
た。
【０００８】本発明の目的は前記課題を解決した半導体
装置及びその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】前記目的を達成するた
め、本発明に係る半導体装置は、上層配線と下層配線を
分離する層間絶縁膜に対し、下層配線上の所望の位置に
凹形溝状の下層配線まで達するスルーホールが開口さ
れ、前記凹形溝状スルーホールにはその内部側壁のみを
覆う導電膜が形成され、前記導電膜の表面には絶縁膜が
被着されており、前記スルーホール内部は、前記層間絶
縁膜表面と概ね同じ高さになるように導体により埋め込
まれており、更に前記層間絶縁膜及びスルーホール内部
に埋め込まれた導体上に上層配線が形成された構造を有
するものである。
【００１０】また、本発明に係る半導体装置の製造方法
においては、所望の形状で形成された下層配線上に層間
絶縁膜を形成して平坦化する工程と、平坦化された層間
絶縁膜上に第１の導電膜と第１の絶縁膜を順に形成する
工程と、上層配線と接続する部分の前記第１の絶縁膜，
前記第１の導電膜，前記層間絶縁膜を除去してスルーホ
ールを形成する工程と、スルーホールを形成した後に、
第２の導電膜，第２の絶縁膜を順に形成する工程と、前
記第２の絶縁膜，第２の導電膜を全面にエッチバックし
てスルーホール部の側壁に、前記第２の絶縁膜，第２の
導電膜を残存させる工程と、電界メッキ法により前記第
１の導電膜，スルーホール部の側壁に残存させた前記第
２の導電膜，前記下層配線に給電してスルーホール内部
を導電材で前記第１の導電膜と概ね同じ高さに埋め込む
工程と、前記第１の絶縁膜，スルーホール部の側壁に残
存させた前記第２の導電膜の一部及び前記第２の絶縁膜
の一部を前記第１の導電膜の表面が現れるまでエッチバ
ックして除去し、平坦にする工程と、平坦化された前記
第１の導電膜とスルーホール部の側壁に残存させた前記
第２の導電膜の一部及び前記第２の絶縁膜と導電体で埋
込まれたスルーホール部の上で上層配線を形成させない
部分にフォトレジストを残存させる工程と、電界メッキ
法により上層配線を形成する工程と、フォトレジスト及
び第１の導電膜の上層配線形成外の部分を除去する工程
とを含むものである。
【００１１】
【作用】本発明では、半導体素子上に形成された配線３
の上に層間絶縁膜４を形成して平坦にした後、導電膜５
と絶縁膜９を順に被着する。その後スルーホール８を開
け、再び導電膜１０及び絶縁膜１１を被着し、エッチバ
ックして、スルーホール８の側壁部のみに残るようにす
る。その後、スルーホール部をメッキ埋設した後、再び
エッチバックして、はじめに被着した導電膜５及び後か
ら被着した側壁部の導電膜１０及び下層配線３に給電し
て上層配線７をメッキ成長させるものである。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。
【００１３】（実施例１）図１は、本発明の一実施例を
工程順に示したものである。
【００１４】図１（Ａ）に示すように、半導体素子を形
成した半導体基板１をフィールド絶縁膜２で分離し、そ
の上に下層配線３として所望の形状の金配線をメッキ法
により形成しておく。
【００１５】配線上に層間絶縁膜４を形成し平坦化して
おく。層間絶縁膜４は例えばシリコン酸化膜をＣＶＤ法
により成長させた後にポリイミドを回転塗布し、焼結す
ることによってできる。
【００１６】平坦化された層間絶縁膜４上に第１の導電
膜５としてチタン系金属をスパッタ法により約０．１μ
ｍ厚で被着した後、第１の絶縁膜９としてＣＶＤ法によ
りシリコン酸化窒化膜を０．１〜０．２μｍ厚で成長さ
せる。
【００１７】図１（Ｂ）に示すように、その後下層配線
３と上層配線を接続したい部分に所望の大きさのスルー
ホールを開孔し、その後再び第２の導電膜１０としてチ
タン系金属をスパッタ法により約０．１μｍ厚で全面に
被着する。
【００１８】図１（Ｃ）に示すように、スルーホール８
の開孔はスルーホール開孔予定外の部分にフォトレジス
トを残存させ、例えばＣＦ4ガスを用いた反応性イオン
エッチングによって、第１の絶縁膜９及び第１の導電膜
５を除去した後、層間絶縁膜４をＣＦ4ガス，Ｏ2ガスな
どを用いて再び反応性イオンエッチングして除去するこ
とによって行う。
【００１９】スルーホール開孔後に残存させたフォトレ
ジストを有機溶剤で剥離した後、前述のような第２の導
電膜１０を被着する。被着した導電膜１０の上に第２の
絶縁膜１１として再びＣＶＤ法によりシリコン酸化窒化
膜を約０．１μｍ厚で成長させる。
【００２０】図１（Ｄ）に示すように、その後、第１の
絶縁膜９の表面が現れるまでＣＦ4ガスによる反応性イ
オンエッチングを行い、第２の導電膜１０と第２の絶縁
膜１１は側壁部のみが残るようにする。
【００２１】そして、スルーホール８に電界メッキ法に
より金を第１の導電膜５の表面と同じ高さになるように
成長させる。このとき第１の導電膜５，第２の導電膜１
０，下層配線３が電界メッキの給電をしている。
【００２２】図２（Ｅ）に示すように、スルーホール８
を金メッキで埋めた後、ＣＦ4ガスによる反応性イオン
エッチングで第２の絶縁膜１１の一部と第２の導電膜１
０の一部と第１の絶縁膜９を除去して表面を平坦にす
る。
【００２３】図２（Ｆ）に示すように、上層配線形成予
定外の部分にフォトレジストを残存させ、再び第１の導
電膜５，第２の導電膜１０，下層配線３及びスルーホー
ル８に給電して上層配線７を金メッキ成長させる。
【００２４】図２（Ｇ）に示すように、フォトレジスト
を除去した後、第１の導電膜５をアルゴンガスを用いて
イオンミリングすることによって、本発明は実現され
る。
【００２５】すなわち、本発明に係る半導体装置は図２
（Ｇ）に示すよう、上層配線７と下層配線３を分離する
層間絶縁膜４に対し下層配線３上の所望の位置に凹形溝
状の下層配線まで達するスルーホール８が開口され、そ
の凹形溝状スルーホール８内部が層間絶縁膜４の表面と
概ね同じ高さになるように導体により埋込まれ、更に層
間絶縁膜４及びスルーホール８内部に埋込まれた導体上
に上層配線７が形成された構造を有する半導体装置とし
て実現される。
【００２６】（実施例２）図３は、本発明の実施例２を
示す図である。この実施例では、実施例１において第２
の絶縁膜１１を成長させる代わりに、酸素雰囲気中で３
００℃〜４００℃で熱処理することによって、第２の導
電膜１０であるチタンの表面のみを酸化させ絶縁化して
いる。
【００２７】この方法によってＣＶＤ法で絶縁膜を成長
させる工程を省くことができると共に絶縁層を薄くする
ことができ、スルーホール８の大きさをより小さくする
ことができるという利点がある。
【００２８】
【発明の効果】以上説明したように本発明は、スルーホ
ール部と上層配線を分けてメッキ成長させることによ
り、スルーホール部においては、下層配線の表面からメ
ッキ成長するので、スルーホールの端部を空孔なくメッ
キ埋設することができる。
【００２９】また上層配線は平坦化した後にメッキ成長
させるので、形状が下層配線、スルーホールの形状によ
らず、段差が数百Å程度の平坦なものになるという効果
を有する。
【図面の簡単な説明】
【図１】本発明の実施例１を工程順に示す断面図であ
る。
【図２】本発明の実施例１を工程順に示す断面図であ
る。
【図３】本発明の実施例２を示す断面図である。
【図４】従来技術を工程順に示す断面図である。
【符号の説明】
１ 半導体基板 ２ フィールド絶縁膜 ３ 下層配線 ４ 層間絶縁膜 ５ 第１の導電膜 ６ フォトレジスト ７ 上層配線 ８ スルーホール ９ 第１の絶縁膜 １０ 第２の導電膜 １１ 第２の絶縁膜 １２ 酸化チタン

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 上層配線と下層配線を分離する層間絶縁
    膜に対し下層配線上の所望の位置に凹形溝状の下層配線
    まで達するスルーホールが開口され、前記凹形溝状スル
    ーホールにはその内部側壁のみを覆う導電膜が形成さ
    れ、前記導電膜の表面には絶縁膜が被着されており、 前記スルーホール内部は、前記層間絶縁膜表面と概ね同
    じ高さになるように導体により埋め込まれており、更に
    前記層間絶縁膜及びスルーホール内部に埋め込まれた導
    体上に上層配線が形成された構造を有することを特徴と
    する半導体装置。
  2. 【請求項２】 所望の形状で形成された下層配線上に層
    間絶縁膜を形成して平坦化する工程と、 平坦化された層間絶縁膜上に第１の導電膜と第１の絶縁
    膜を順に形成する工程と、 上層配線と接続する部分の前記第１の絶縁膜，前記第１
    の導電膜，前記層間絶縁膜を除去してスルーホールを形
    成する工程と、 スルーホールを形成した後に、第２の導電膜，第２の絶
    縁膜を順に形成する工程と、 前記第２の絶縁膜，第２の導電膜を全面にエッチバック
    してスルーホール部の側壁に、前記第２の絶縁膜，第２
    の導電膜を残存させる工程と、 電界メッキ法により前記第１の導電膜，スルーホール部
    の側壁に残存させた前記第２の導電膜，前記下層配線に
    給電してスルーホール内部を導電材で前記第１の導電膜
    と概ね同じ高さに埋め込む工程と、 前記第１の絶縁膜，スルーホール部の側壁に残存させた
    前記第２の導電膜の一部及び前記第２の絶縁膜の一部を
    前記第１の導電膜の表面が現れるまでエッチバックして
    除去し、平坦にする工程と、 平坦化された前記第１の導電膜とスルーホール部の側壁
    に残存させた前記第２の導電膜の一部及び前記第２の絶
    縁膜と導電体で埋込まれたスルーホール部の上で上層配
    線を形成させない部分にフォトレジストを残存させる工
    程と、 電界メッキ法により上層配線を形成する工程と、 フォトレジスト及び第１の導電膜の上層配線形成外の部
    分を除去する工程とを含むことを特徴とする半導体装置
    の製造方法。
JP20656491A 1991-07-23 1991-07-23 半導体装置及びその製造方法 Expired - Fee Related JP3166221B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP20656491A JP3166221B2 (ja) 1991-07-23 1991-07-23 半導体装置及びその製造方法
EP92306724A EP0524818B1 (en) 1991-07-23 1992-07-23 Multi-layer wiring structure in a semiconductor device and method of manufacturing the same
DE69222586T DE69222586T2 (de) 1991-07-23 1992-07-23 Mehrlagige Verbindungsstruktur für eine Halbleiter- vorrichtung und Verfahren zu ihrer Herstellung
US08/314,437 US5529956A (en) 1991-07-23 1994-09-28 Multi-layer wiring structure in semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20656491A JP3166221B2 (ja) 1991-07-23 1991-07-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0529315A JPH0529315A (ja) 1993-02-05
JP3166221B2 true JP3166221B2 (ja) 2001-05-14

Family

ID=16525485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20656491A Expired - Fee Related JP3166221B2 (ja) 1991-07-23 1991-07-23 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US5529956A (ja)
EP (1) EP0524818B1 (ja)
JP (1) JP3166221B2 (ja)
DE (1) DE69222586T2 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221174A (ja) * 1993-12-10 1995-08-18 Canon Inc 半導体装置及びその製造方法
JP2737762B2 (ja) * 1993-12-28 1998-04-08 日本電気株式会社 半導体装置の製造方法
US5594278A (en) * 1994-04-22 1997-01-14 Nippon Steel Corporation Semiconductor device having a via hole with an aspect ratio of not less than four, and interconnections therein
DE4435585C2 (de) * 1994-10-05 2001-02-01 Micronas Gmbh Anschlußstruktur für Doppelschichten, insbesondere zur Verwendung in integrierten Halbleiterschaltkreisen
KR0161731B1 (ko) * 1994-10-28 1999-02-01 김주용 반도체소자의 미세콘택 형성방법
JPH08321545A (ja) * 1995-05-24 1996-12-03 Yamaha Corp 配線形成法
JP3538970B2 (ja) * 1995-05-24 2004-06-14 ヤマハ株式会社 配線形成法
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
TW318261B (ja) * 1995-09-21 1997-10-21 Handotai Energy Kenkyusho Kk
US5960318A (en) * 1995-10-27 1999-09-28 Siemens Aktiengesellschaft Borderless contact etch process with sidewall spacer and selective isotropic etch process
US5847460A (en) * 1995-12-19 1998-12-08 Stmicroelectronics, Inc. Submicron contacts and vias in an integrated circuit
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5756396A (en) * 1996-05-06 1998-05-26 Taiwan Semiconductor Manufacturing Company Ltd Method of making a multi-layer wiring structure having conductive sidewall etch stoppers and a stacked plug interconnect
US6429120B1 (en) 2000-01-18 2002-08-06 Micron Technology, Inc. Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals
US6337266B1 (en) 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
JPH1098100A (ja) * 1996-09-20 1998-04-14 Nec Corp コンタクトホール／スルーホール形成方法
US5891805A (en) * 1996-12-13 1999-04-06 Intel Corporation Method of forming contacts
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US6969866B1 (en) * 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6211073B1 (en) 1998-02-27 2001-04-03 Micron Technology, Inc. Methods for making copper and other metal interconnections in integrated circuits
US6284656B1 (en) 1998-08-04 2001-09-04 Micron Technology, Inc. Copper metallurgy in integrated circuits
US6288442B1 (en) 1998-09-10 2001-09-11 Micron Technology, Inc. Integrated circuit with oxidation-resistant polymeric layer
JP2000150647A (ja) * 1998-11-11 2000-05-30 Sony Corp 配線構造およびその製造方法
US20020127845A1 (en) * 1999-03-01 2002-09-12 Paul A. Farrar Conductive structures in integrated circuits
US6265301B1 (en) 1999-05-12 2001-07-24 Taiwan Semiconductor Manufacturing Company Method of forming metal interconnect structures and metal via structures using photolithographic and electroplating or electro-less plating procedures
EP1087432A1 (en) * 1999-09-24 2001-03-28 Interuniversitair Micro-Elektronica Centrum Vzw A method for improving the quality of a metal layer deposited from a plating bath
EP1063696B1 (en) * 1999-06-22 2007-08-22 Interuniversitair Micro-Elektronica Centrum Vzw A method for improving the quality of a metal-containing layer deposited from a plating bath
US6420262B1 (en) 2000-01-18 2002-07-16 Micron Technology, Inc. Structures and methods to enhance copper metallization
US7262130B1 (en) 2000-01-18 2007-08-28 Micron Technology, Inc. Methods for making integrated-circuit wiring from copper, silver, gold, and other metals
US7211512B1 (en) 2000-01-18 2007-05-01 Micron Technology, Inc. Selective electroless-plated copper metallization
US6423629B1 (en) * 2000-05-31 2002-07-23 Kie Y. Ahn Multilevel copper interconnects with low-k dielectrics and air gaps
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6617689B1 (en) 2000-08-31 2003-09-09 Micron Technology, Inc. Metal line and method of suppressing void formation therein
US7220665B2 (en) * 2003-08-05 2007-05-22 Micron Technology, Inc. H2 plasma treatment
JP2007149866A (ja) * 2005-11-25 2007-06-14 Elpida Memory Inc 半導体シリコン基板の製造方法およびその製造装置
DE102007004884A1 (de) * 2007-01-31 2008-08-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Metallschicht über einem strukturierten Dielektrikum durch stromlose Abscheidung unter Anwendung einer selektiv vorgesehenen Aktivierungsschicht
US8809695B2 (en) * 2007-11-27 2014-08-19 Nxp B.V. Contact structure for an electronic circuit substrate and electronic circuit comprising said contact structure
JP5498751B2 (ja) * 2009-10-05 2014-05-21 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
WO2013095433A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Electroless filled conductive structures
TWI527189B (zh) * 2013-12-24 2016-03-21 矽品精密工業股份有限公司 半導體基板及其製法
JP6963396B2 (ja) 2017-02-28 2021-11-10 キヤノン株式会社 電子部品の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3507756A (en) * 1967-08-04 1970-04-21 Bell Telephone Labor Inc Method of fabricating semiconductor device contact
JPS63299251A (ja) * 1987-05-29 1988-12-06 Toshiba Corp 半導体装置の製造方法
US4977105A (en) * 1988-03-15 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing interconnection structure in semiconductor device
GB2219434A (en) * 1988-06-06 1989-12-06 Philips Nv A method of forming a contact in a semiconductor device
US4898841A (en) * 1988-06-16 1990-02-06 Northern Telecom Limited Method of filling contact holes for semiconductor devices and contact structures made by that method
JP2623812B2 (ja) * 1989-01-25 1997-06-25 日本電気株式会社 半導体装置の製造方法
US5098860A (en) * 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
JP3118785B2 (ja) * 1991-05-23 2000-12-18 ソニー株式会社 バリヤメタル構造の形成方法
US5209817A (en) * 1991-08-22 1993-05-11 International Business Machines Corporation Selective plating method for forming integral via and wiring layers
JPH05206064A (ja) * 1991-12-10 1993-08-13 Nec Corp 半導体装置の製造方法
JPH05283362A (ja) * 1992-04-03 1993-10-29 Sony Corp 多層配線の形成方法
US5262352A (en) * 1992-08-31 1993-11-16 Motorola, Inc. Method for forming an interconnection structure for conductive layers

Also Published As

Publication number Publication date
EP0524818B1 (en) 1997-10-08
DE69222586T2 (de) 1998-05-07
US5529956A (en) 1996-06-25
EP0524818A1 (en) 1993-01-27
DE69222586D1 (de) 1997-11-13
JPH0529315A (ja) 1993-02-05

Similar Documents

Publication Publication Date Title
JP3166221B2 (ja) 半導体装置及びその製造方法
JPH05206064A (ja) 半導体装置の製造方法
EP0809285A1 (en) Method of metallizing an electronic microcircuit
JPH10242082A (ja) スルーマスク電気めっきおよび選択的基材除去の方法および材料
JPH10284603A (ja) 連続高伝導金属配線およびその製法
JPH04233242A (ja) Ｉｃステージの製造方法
JPS59220952A (ja) 半導体装置の製造方法
JPH06349952A (ja) 配線形成方法
JPH07122644A (ja) 半導体装置及びその製造方法
JP2001077195A (ja) 半導体装置
US5247204A (en) Semiconductor device having multilayer interconnection structure
KR100485555B1 (ko) 반도체 기판 상으로의 공중 금속 배선의 형성 방법
JP2737762B2 (ja) 半導体装置の製造方法
JPH079935B2 (ja) 半導体装置
JP3074841B2 (ja) 半導体装置の製造方法
JP2005142330A (ja) 半導体装置の製造方法及び半導体装置
US20020048942A1 (en) Method of manufacturing semiconductor device with two step formation of contact hole
JP2002353304A (ja) 半導体装置、及びその製造方法
JPH04316351A (ja) 半導体装置の製造方法
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
JP2705111B2 (ja) 半導体集積回路の多層配線構造の製造方法
JPS62155537A (ja) 半導体装置の製造方法
JPS63258043A (ja) 半導体装置の製造方法
JPH05251566A (ja) 多層配線構造
JPS62118539A (ja) 多層配線の形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees