JPH06349952A - 配線形成方法 - Google Patents

配線形成方法

Info

Publication number
JPH06349952A
JPH06349952A JP14226293A JP14226293A JPH06349952A JP H06349952 A JPH06349952 A JP H06349952A JP 14226293 A JP14226293 A JP 14226293A JP 14226293 A JP14226293 A JP 14226293A JP H06349952 A JPH06349952 A JP H06349952A
Authority
JP
Japan
Prior art keywords
film
wiring
current
current film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14226293A
Other languages
English (en)
Inventor
Takehiko Okajima
武彦 岡島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP14226293A priority Critical patent/JPH06349952A/ja
Publication of JPH06349952A publication Critical patent/JPH06349952A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 電解めっきで多層配線を形成する場合におい
てアスペクト比の大きなコンタクトホール内で接続不良
が生じるのを防止する。 【構成】 コンタクトホール40a を有する絶縁膜40上
に、スパッタ又は蒸着により、カレントフィルム42を堆
積する。コンタクトホール40a のアスペクト比が大きい
とコンタクトホール底部にカレントフィルム42の切れ目
46を生じる。次に配線形成領域を露出する窓44a を有す
るレジスト44を、カレントフィルム42上に形成する。次
に配線形成領域のカレントフィルム42上に、無電解めっ
きにより、他のカレントフィルム48を堆積する。無電解
めっきによれば、切れ目46から露出する層間絶縁膜40上
にもこのフィルム48を成長できる。従って配線形成領域
全体をカレントフィルム42、48 により覆えるので、これ
らフィルムを電極として電解めっきを行なうことにより
目的を達成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は多層配線を行なう場合
の配線形成方法に関する。
【0002】
【従来の技術】抵抗を低くすることが要求される配線例
えば電源ラインやグランドラインの形成においては、従
来より、電解めっき法が用いられている。その理由は、
膜厚を厚くして配線の断面積を大きくすれば集積密度を
高めつつ配線抵抗を下げることができ、そして電解めっ
き法は膜厚の厚い配線を短時間で形成でき従って量産に
適しているからである。
【0003】一方、電源ラインなどの配線を上層配線と
して多層配線を行なう場合、下層配線上に順次に層間絶
縁膜及び上層配線を設け、層間絶縁膜に設けたコンタク
トホールを介してこれら下層及び上層配線を接続する。
この場合に電解めっき法で上層配線を形成するには、カ
レントフィルムを層間絶縁膜上に形成する。そしてこの
フィルム上に、電解めっき法により配線材料を堆積し
て、上層配線を形成する。
【0004】
【発明が解決しようとする課題】しかしながら集積密度
を高める場合、絶縁性を確保できる程度に層間絶縁膜の
膜厚を確保しつつ、コンタクトホール径を小さくする必
要があり、従ってコンタクトホールのアスペクト比が大
きくなる。アスペクト比が大きいときに、電解めっき法
で上層配線を形成すると、上層配線及びこれに対応する
下層配線の間の接続不良を生じ易くなる。この点につき
図面を用いて説明する。
【0005】図9及び図10は上層及び下層配線間の接
続不良の説明に供する図であって、多層配線における上
層配線を電解めっき法で形成する場合の工程を段階的に
示す断面図である。
【0006】図9(A)において、10は所定の電気回
路素子が形成された半導体基板を示す。この基板10上
に、層間絶縁膜12を介して下層配線14を形成してあ
る。
【0007】上層配線形成に当っては、まず、下層配線
14上に層間絶縁膜16を堆積し、然る後、下層配線1
4のコンタクトホール18を層間絶縁膜16に形成す
る。次いで、カレントフィルム20をコンタクトホール
18内外の層間絶縁膜16上に堆積させる。通常、スパ
ッタ法或は蒸着法といった気相成長法を用いて、カレン
トフィルム20を形成する。気相成長法では、コンタク
トホール18のアスペクト比が大きくなると、カレント
フィルム20を、コンタクトホール18の底部側壁面に
堆積できず、その結果、カレントフィルム20の切れ目
24を生じてしまう(図9(A))。
【0008】次に、レジストパターン22をカレントフ
ィルム20上に形成する(図9(B))。レジストパタ
ーン22は上層配線形成領域を覆わずに露出する。
【0009】次に、カレントフィルム20を陽極として
電解めっきを行なって上層配線形成領域のカレントフィ
ルム20上に選択的にめっき膜を堆積し、このめっき膜
から成る上層配線26を得る(図10)。次いで、図示
せずも、レジストパターン22と上層配線を形成しない
領域のカレントフィルム20とを選択的に除去する。
【0010】上層配線26を形成するための電解めっき
膜は、レジストパターン22で覆われずに露出する領域
のカレントフィルム20上に、選択的に堆積する。しか
しながら切れ目24の領域には、カレントフィルム20
が存在しないので電解めっき膜は堆積しない。その結
果、コンタクトホール底部に空洞28を生じ、この空洞
28により上層配線26と下層配線14との間の接続不
良を生じる。
【0011】そこで上層配線26全体を、無電解めっき
法を用いて形成することも考えられる。しかし無電解め
っきの膜堆積速度は遅く従って歩留りが悪い。
【0012】この発明の目的は、上述した従来の問題点
を解決するため、アスペクト比が大きなコンタクトホー
ルであってもその底部に空洞を生じないように、しかも
歩留り良く上層配線を形成できる配線形成方法を提供す
ることにある。
【0013】
【課題を解決するための手段】この目的の達成を図るた
め、この発明の配線形成方法は、層間接続される電気回
路素子とこの電気回路素子のコンタクトホールとを有す
る絶縁性の下地上に、電解めっき法を用いて、前記電気
回路素子と接続する上層配線を形成するに当り、コンタ
クトホール内外の下地上に、気相成長法を用いて、第一
のカレントフィルムを形成する工程と、第一のカレント
フィルム上に、無電解めっき法を用いて、第一のカレン
トフィルムの切れ目から露出する領域を覆う第二のカレ
ントフィルムを形成する工程と、第二のカレントフィル
ム上に、電解めっき法を用いて、上層配線を形成する工
程とを含んで成ることを特徴とする。
【0014】
【作用】このような方法によれば、第二のカレントフィ
ルムを無電解めっき法で形成する。無電解めっき法によ
れば、第一のカレントフィルムの切れ目(第一のカレン
トフィルムが断ち切れて存在しない領域)にも第二のカ
レントフィルムを堆積させることができる。従って上層
配線形成領域をその全体にわたって、第一及び第二のカ
レントフィルムで覆うことができる。
【0015】しかも第一のカレントフィルムを気相成長
法により形成する。従ってコンタクトホールのアスペク
ト比が大きい場合に、上層配線形成領域のコンタクトホ
ールにおいて第一のカレントフィルムの切れ目から露出
する領域は、比較的に狭くなる。従って第二のカレント
フィルムを無電解めっき法で形成しても、第一のカレン
トフィルムの切れ目から露出する領域を、第二のカレン
トフィルムで覆うのに要する時間を比較的に短くでき
る。
【0016】
【実施例】以下、図面を参照し、発明の実施例につき説
明する。尚、図面は発明が理解できる程度に概略的に示
してあるにすぎず、従って発明を図示例に限定するもの
ではない。
【0017】図1〜図4はこの発明の実施例の主要工程
を段階的に示す断面図である。
【0018】まず、絶縁性の下地29を形成する。下地
29は層間接続される電気回路素子32とこの素子32
のコンタクトホール40aとを有する。
【0019】この実施例では、下地29は例えば半導体
集積回路を形成するためのものであって、半導体基板3
0と、この基板30上に順次に形成した層間絶縁膜3
1、カレントフィルム34、電気回路素子32及び層間
絶縁膜40と、層間絶縁膜40に形成したコンタクトホ
ール40aとを有して成る(図2(A)参照)。層間接
続される電気回路素子32を例えば電源ラインに用いる
下層配線とする(以下、下層配線32と称する)。
【0020】下地29の構成及び形成方法をこれに限定
するものではないが、ここでは下地29を次に述べるよ
うに形成する。まず、半導体基板30として、トランジ
スタ、電極、配線そのほかの所定の電気回路素子が形成
されている基板を用意し、この基板30上に層間絶縁膜
31及びカレントフィルム34を形成する(図1
(A))。層間絶縁膜31は例えばSiN膜、SiO2
膜又はポリイミド膜である。またカレントフィルム34
はTi膜及びAu膜から成る二層構造の導電体であり、
層間絶縁膜31側から順次にこれらTi及びAu膜を形
成してある。ここでは、カレントフィルム34を層間絶
縁膜31全面にわたり形成する。
【0021】次いでカレントフィルム34上に絶縁性パ
ターン36を形成する(図1(B))。絶縁性パターン
36はレジストから成り、下層配線形成領域を露出する
窓(或は切欠部分)36aを有する。その形成に当って
は、レジストを層間絶縁膜31上に塗布し、然る後、レ
ジストを露光及び現像して、所定のパターン形状を有す
るレジストを形成し、このレジストから成る絶縁性パタ
ーン36を得る。
【0022】次いでカレントフィルム34をAuの電解
めっき液中に浸漬する。そしてカレントフィルム34を
電解めっきの陽極としてめっきを行なう。これにより、
下層配線形成領域のカレントフィルム34上にAuめっ
き膜を堆積し、このAuめっき膜から成る下層配線32
を得る(図1(C))。絶縁性パターン36は絶縁性を
有するので、絶縁性パターン36上にはAuめっき膜は
堆積せず、従って絶縁性パターン36で覆わずに露出さ
せた下層配線形成領域上に選択的に、Auめっき膜を堆
積させることができる。
【0023】次いで絶縁性パターン36と下層配線32
を形成しない領域のカレントフィルム34とを除去する
(図1(D))。次いで下層配線32上に層間絶縁膜4
0を形成し、下地29の形成を完了する(図2
(A))。層間絶縁膜40は下層配線32を覆い、当該
配線32のためのコンタクトホール40aを有する。コ
ンタクトホール40aの形成は、フォトリソ及びエッチ
ング例えば反応性イオンエッチング(RIE)により、
行なう。
【0024】次に、コンタクトホール40a内外の下地
29上に、気相成長法を用いて、第一のカレントフィル
ム42を形成する。この実施例では、第一のカレントフ
ィルム42はTi膜及びAu膜から成る二層構造の導電
体であり、気相成長法としてスパッタ法又は蒸着法を用
いて、層間絶縁膜40側から順次にこれらTi及びAu
膜を堆積し、下地29の層間絶縁膜40上に第一のカレ
ントフィルム42を形成する(図2(B))。ここで
は、第一のカレントフィルム44を層間絶縁膜40全面
にわたり形成する。
【0025】第一のカレントフィルム42の形成材料
は、無電解めっき法を用いて後述する第二のカレントフ
ィルム44を形成するのに適した材料であれば良い。従
って第一のカレントフィルム42をAu膜のみから成る
一層構造としたり、またこのフィルム42の最上層を、
Au膜に代えてCu膜又はPt膜としても良いし、さら
には二層以上の多層構造としても良い。
【0026】次に、この実施例では、第一のカレントフ
ィルム42上に絶縁性パターン44を形成する。絶縁性
パターン44はレジストから成り、上層配線形成領域を
露出する窓(或は切欠部分)44aを有する(図3
(A))。
【0027】次に、第一のカレントフィルム42上に、
無電解めっき法を用いて、当該フィルム42の切れ目4
6から露出する領域を覆う第二のカレントフィルム48
を形成する。切れ目46はコンタクトホール40aのア
スペクト比が大きい場合にこのコンタクトホール底部従
って上層配線形成領域に生じ易い(図3(A)参照)。
この実施例では、第一のカレントフィルム42をAuの
無電解めっき液中に浸漬し、第二のカレントフィルム4
8としてAu膜を形成する(図3(B))。
【0028】無電解めっき法によれば、第二のカレント
フィルム48を第一のカレントフィルム42上のみなら
ず、上層配線形成領域において切れ目46から露出する
層間絶縁膜40上にも堆積させることができる。第一の
カレントフィルム42の材料を任意好適に選択すること
により、当該カレントフィルム42から切れ目46の層
間絶縁膜40上へと第二のカレントフィルム48を成長
させることができる。また無電解めっきの成長速度は遅
いが、第二のカレントフィルム48により切れ目46の
層間絶縁膜40を覆えれば良いので、無電解めっきに要
する時間を比較的に短くすることができる。
【0029】次に、第二のカレントフィルム48上に、
電解めっき法を用いて上層配線50を形成する。この実
施例では、第二のカレントフィルム48をAuの電解め
っき液中に浸漬する。そして第二のカレントフィルム4
8及び又は第一のカレントフィルム42を電解めっきの
陽極として通電し、上層配線形成領域の第二のカレント
フィルム48上に選択的にAuめっき膜を堆積させ、こ
のAuめっき膜から成る上層配線50を得る(図4
(A))。
【0030】次に、この実施例では、絶縁性パターン4
4と上層配線50を形成しない領域のカレントフィルム
42とを除去する(図4(B))。
【0031】図5〜図8は他の実施例の主要工程を段階
的に示す断面図である。以下、主として上述した実施例
と相違する点につき説明し、上述した実施例と同様の点
についてはその詳細な説明を省略する。
【0032】まず、下地29を形成する。この実施例で
は、下地29は半導体基板30と、この基板30上に順
次に形成した下層配線32及び層間絶縁膜40とを備え
て成る。
【0033】下地29の構成及び形成方法をこれに限定
するものではないが、下地29を次に述べるように形成
する。まず、半導体基板30として、フィールド酸化膜
52、電界効果トランジスタ54及びそのほかの所定の
電気回路素子を有する基板を用意し、この基板30のフ
ィールド酸化膜52上に順次に、下層配線32及び層間
絶縁膜40を形成する(図5(A))。図中、電界効果
トランジスタ54の第一主電極、制御電極、第二主電極
及び能動層をそれぞれ、符号54a、54b、54c及
び54dを付して示した。
【0034】層間接続される電気回路素子をここでは下
層配線32及び第一主電極54aとしており、従って層
間絶縁膜40は下層配線32のコンタクトホール40a
と第一主電極54aのコンタクトホール40bとを有す
る。層間絶縁膜40は下層配線32と半導体基板30が
有する電気回路素子とを絶縁被覆する。
【0035】次に、この実施例では、エアーブリッジ形
成領域の層間絶縁膜40上に絶縁性パターン56を形成
する(図5(B))。エアーブリッジ形成領域は上層配
線による電気的影響を排除し或は低減したい領域例えば
制御電極54bに対応する領域であり、この領域にレジ
ストを用いて絶縁性パターン56を形成する。
【0036】次に、コンタクトホール40a、40b内
外の下地29上に、気相成長法を用いて、第一のカレン
トフィルム42を形成する。この実施例では、下地29
の層間絶縁膜40上とエアーブリッジ形成用の絶縁性パ
ターン56上とに、これら膜40及びパターン56の全
面にわたり、第一のカレントフィルム42を形成する
(図6(A))。
【0037】次に、この実施例では、第一のカレントフ
ィルム42上に絶縁性パターン44を形成する(図6
(B))。
【0038】次に、第一のカレントフィルム42上に、
無電解めっき法を用いて、当該フィルム42の切れ目4
6(図6(B)参照)から露出する領域を覆う第二のカ
レントフィルム48を形成する(図7(A))。
【0039】次に、第二のカレントフィルム48上に、
電解めっき法を用いて上層配線50を形成する(図7
(B))。
【0040】次に、この実施例では、絶縁性パターン4
4と上層配線50を形成しない領域のカレントフィルム
42とを除去し(図8(A))、然る後、エアーブリッ
ジ形成用の絶縁性パターン56を除去する(図8
(B))。図中、エアーブリッジを符号Bを付して示
す。
【0041】発明は上述した実施例にのみ限定されるも
のではなく、従って各構成成分の構成、材料、形成方
法、形成順序そのほかの条件を任意好適に変更できる。
【0042】例えば、多層配線が行なわれる下地29は
半導体集積回路を形成するためのものに限らず種々の構
成の電気回路形成用のものとすることができる。また上
層配線と電気接続する電気回路素子は配線に限らず、能
動素子、受動素子、電極そのほかの回路素子とすること
ができる。
【0043】また上述した実施例では、第一のカレント
フィルム42を層間絶縁膜40全面にわたって形成する
と共に、絶縁性パターン44で覆わずに露出させた上層
配線形成領域の第一のカレントフィルム42上に、第二
のカレントフィルム48を選択的に形成したが、これに
限定するものではない。上層配線形成時の電解めっきに
おいてこれらカレントフィルム42、48をめっき電源
と接続するための配線部分P及び端子部分Qを形成で
き、かつ、これらカレントフィルム42、48により上
層配線形成領域を覆うことができるのであれば、これら
カレントフィルム42、48の形状及び形成領域をどの
ようにしても良い。
【0044】また上述した実施例では、上層配線形成領
域を露出する絶縁性パターン44を第一のカレントフィ
ルム42上に形成し、然る後に、第二のカレントフィル
ム48を形成するようにしたが、これに限定されるもの
ではない。例えば、層間絶縁膜40上に絶縁性パターン
44を形成した後、これらフィルム42、48を形成す
るようにしても良い。この場合には、上層配線形成領域
のみならず前述の配線部分P及び端子部分Qを形成する
領域をも絶縁性パターン44で覆わずに露出させて、上
層配線形成用の電解めっき膜を堆積する。その後、上層
配線形成領域以外の電解めっき膜、カレントフィルム4
8及び42を選択的に除去し、上層配線形成領域に残存
する電解めっき膜から成る上層配線50を得るようにす
れば良い。或は、絶縁性パターン44を形成せずに、層
間絶縁膜40全面にわたって、第一のカレントフィルム
42、第二のカレントフィルム48、及び、上層配線形
成用の電解めっき膜を順次に形成する。その後、フォト
リソ及びエッチング技術を用いて、上層配線形成領域以
外の電解めっき膜、カレントフィルム48及び42を選
択的に除去し、上層配線形成領域に残存する電解めっき
膜から成る上層配線50を得るようにすれば良い。しか
し形成工程の簡略化のためには、上述した実施例で述べ
るように、第一のカレントフィルム42、絶縁性パター
ン44、第二のカレントフィルム48及び上層配線50
を順次に形成する方が有利である。
【0045】
【発明の効果】上述した説明からも明らかなように、こ
の発明の配線形成方法によれば、上層配線形成領域をそ
の全体にわたって、第一及び第二のカレントフィルムで
覆うことができる。従って第一及び又は第二のカレント
フィルムを電極として電解めっきを行なうことにより、
上層配線形成領域のコンタクトホールのアスペクト比が
大きい場合でも、空洞部分を生じないようにコンタクト
ホール内部を電解めっき膜で埋め込むことができる。従
って、この電解めっき膜で上層配線を形成することによ
り、上層配線とこれに対応する下層配線との間の接続不
良を回避できる。
【0046】これと共に、第二のカレントフィルムを無
電解めっきで形成しても第一のカレントフィルムの切れ
目から露出する領域を、第二のカレントフィルムで覆う
のに要する時間を比較的に短くでき、しかも上層配線を
電解めっきで形成するので、上層配線の形成を効率よく
行なえる。従ってこの発明によれば、多層配線を歩留り
良く形成できる。
【図面の簡単な説明】
【図1】(A)〜(D)は実施例の主要な工程を段階的
に示す断面図である。
【図2】(A)〜(B)は実施例の主要な工程を段階的
に示す断面図である。
【図3】(A)〜(B)は実施例の主要な工程を段階的
に示す断面図である。
【図4】(A)〜(B)は実施例の主要な工程を段階的
に示す断面図である。
【図5】(A)〜(B)は他の実施例の主要な工程を段
階的に示す断面図である。
【図6】(A)〜(B)は他の実施例の主要な工程を段
階的に示す断面図である。
【図7】(A)〜(B)は他の実施例の主要な工程を段
階的に示す断面図である。
【図8】(A)〜(B)は他の実施例の主要な工程を段
階的に示す断面図である。
【図9】(A)〜(B)は上層及び下層配線の間の接続
不良を説明するための断面図である。
【図10】上層及び下層配線の間の接続不良を説明する
ための断面図である。
【符号の説明】
32:下層配線 40:層間絶縁膜 40a:コンタクトホール 42:第一のカレントフィルム 46:第一のカレントフィルムの切れ目 48:第二のカレントフィルム 50:上層配線

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 層間接続される電気回路素子と該電気回
    路素子のコンタクトホールとを有する絶縁性の下地上
    に、電解めっき法を用いて、前記電気回路素子と接続す
    る上層配線を形成するに当り、 前記コンタクトホール内外の下地上に、気相成長法を用
    いて、第一のカレントフィルムを形成する工程と、 前記第一のカレントフィルム上に、無電解めっき法を用
    いて、第一のカレントフィルムの切れ目から露出する領
    域を覆う第二のカレントフィルムを形成する工程と、 前記第二のカレントフィルム上に、電解めっき法を用い
    て、前記上層配線を形成する工程とを含んで成ることを
    特徴とする配線形成方法。
  2. 【請求項2】 請求項1記載の配線形成方法において、
    気相成長法を、スパッタ法又は蒸着法としたことを特徴
    とする配線形成方法。
JP14226293A 1993-06-14 1993-06-14 配線形成方法 Pending JPH06349952A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14226293A JPH06349952A (ja) 1993-06-14 1993-06-14 配線形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14226293A JPH06349952A (ja) 1993-06-14 1993-06-14 配線形成方法

Publications (1)

Publication Number Publication Date
JPH06349952A true JPH06349952A (ja) 1994-12-22

Family

ID=15311254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14226293A Pending JPH06349952A (ja) 1993-06-14 1993-06-14 配線形成方法

Country Status (1)

Country Link
JP (1) JPH06349952A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990078425A (ko) * 1998-03-30 1999-10-25 이데이 노부유끼 반도체 장치의 제조공정
JP2001240995A (ja) * 1999-12-15 2001-09-04 Shipley Co Llc シード層修復法
JP2002506927A (ja) * 1998-03-20 2002-03-05 セミトウール・インコーポレーテツド 作業部材の上に金属を電解により沈着させる装置および方法
JP2003528214A (ja) * 1998-11-30 2003-09-24 アプライド マテリアルズ インコーポレイテッド 電気化学堆積装置
JP2004012326A (ja) * 2002-06-07 2004-01-15 Hiroaki Niitsuma 物理量検出器及び物理量検出器の製造方法
US7025866B2 (en) 2002-08-21 2006-04-11 Micron Technology, Inc. Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces
US8123861B2 (en) 1999-10-02 2012-02-28 Seed Layers Technology, LLC Apparatus for making interconnect seed layers and products
US9673090B2 (en) 1999-10-02 2017-06-06 Uri Cohen Seed layers for metallic interconnects
JP2018046315A (ja) * 2017-12-27 2018-03-22 ラピスセミコンダクタ株式会社 半導体装置
US10153228B2 (en) 2012-05-25 2018-12-11 Lapis Semiconductor Co., Ltd. Semiconductor device
JP2020198440A (ja) * 2018-11-29 2020-12-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2021180333A (ja) * 2020-08-06 2021-11-18 ラピスセミコンダクタ株式会社 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4642229B2 (ja) * 1998-03-20 2011-03-02 セミトウール・インコーポレーテツド 半導体作業部材の上に銅を電解により沈着させる装置および方法
JP2002506927A (ja) * 1998-03-20 2002-03-05 セミトウール・インコーポレーテツド 作業部材の上に金属を電解により沈着させる装置および方法
KR19990078425A (ko) * 1998-03-30 1999-10-25 이데이 노부유끼 반도체 장치의 제조공정
JP2003528214A (ja) * 1998-11-30 2003-09-24 アプライド マテリアルズ インコーポレイテッド 電気化学堆積装置
JP4766579B2 (ja) * 1998-11-30 2011-09-07 アプライド マテリアルズ インコーポレイテッド 電気化学堆積装置
US10096547B2 (en) 1999-10-02 2018-10-09 Uri Cohen Metallic interconnects products
US8123861B2 (en) 1999-10-02 2012-02-28 Seed Layers Technology, LLC Apparatus for making interconnect seed layers and products
US8586471B2 (en) 1999-10-02 2013-11-19 Uri Cohen Seed layers for metallic interconnects and products
US9673090B2 (en) 1999-10-02 2017-06-06 Uri Cohen Seed layers for metallic interconnects
JP2001240995A (ja) * 1999-12-15 2001-09-04 Shipley Co Llc シード層修復法
JP2004012326A (ja) * 2002-06-07 2004-01-15 Hiroaki Niitsuma 物理量検出器及び物理量検出器の製造方法
US7025866B2 (en) 2002-08-21 2006-04-11 Micron Technology, Inc. Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces
US10153228B2 (en) 2012-05-25 2018-12-11 Lapis Semiconductor Co., Ltd. Semiconductor device
US10580721B2 (en) 2012-05-25 2020-03-03 Lapis Semiconductor Co., Ltd. Semiconductor device
JP2018046315A (ja) * 2017-12-27 2018-03-22 ラピスセミコンダクタ株式会社 半導体装置
JP2020198440A (ja) * 2018-11-29 2020-12-10 ラピスセミコンダクタ株式会社 半導体装置の製造方法
JP2021180333A (ja) * 2020-08-06 2021-11-18 ラピスセミコンダクタ株式会社 半導体装置

Similar Documents

Publication Publication Date Title
JP3166221B2 (ja) 半導体装置及びその製造方法
JPH05206064A (ja) 半導体装置の製造方法
JPH06349952A (ja) 配線形成方法
TW202125756A (zh) 半導體結構
KR20030040083A (ko) 박막 커패시터를 일체로 형성한 다층 배선 기판의 제조 방법
JP2005032981A (ja) キャパシタ装置及びその製造方法
JP4829389B2 (ja) 半導体素子の配線形成方法
JPH0228253B2 (ja)
US5247204A (en) Semiconductor device having multilayer interconnection structure
JPH07122644A (ja) 半導体装置及びその製造方法
JP2000031145A (ja) 半導体装置の製造方法
TWI839434B (zh) 形成具有多孔區域和橫向囊封物的產品結構的方法
JPH10154878A (ja) 薄膜コンデンサ内蔵基板及びその製造法
JPH07201988A (ja) 半導体装置の製造方法
KR100559032B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JPH07161723A (ja) 金属パターンの形成方法
JPS63126250A (ja) 半導体装置、およびその製造方法
KR930008868B1 (ko) 다층상호 연결구조를 갖는 반도체장치와 그 제조 방법
JPH065609A (ja) バンプ形成方法
JP2998454B2 (ja) 半導体装置の製造方法
JPS60110141A (ja) 層間接続配線層の製造方法
JPH047836A (ja) 半導体装置及びその製造方法
JPH05166939A (ja) 多層配線層の形成方法
JPH0629292A (ja) 半導体装置及びその製造方法
JPH01289142A (ja) 垂直配線構造

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991102