JPH05166939A - 多層配線層の形成方法 - Google Patents
多層配線層の形成方法Info
- Publication number
- JPH05166939A JPH05166939A JP33700191A JP33700191A JPH05166939A JP H05166939 A JPH05166939 A JP H05166939A JP 33700191 A JP33700191 A JP 33700191A JP 33700191 A JP33700191 A JP 33700191A JP H05166939 A JPH05166939 A JP H05166939A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- insulating film
- layer
- resist mask
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】本発明は平坦化された多層配線層を形成する方
法を提供して、各層の段差における段切れを防止するこ
とを目的としている。 【構成】スルーホール25底部の第１配線層22及びレジス
トマスク24上に触媒26を蒸着して、レジストマスク24を
レジストマスク24上の触媒26とともに除去したため、ス
ルーホール25底部の材質に関わらずスルーホール25底部
の表面を活性化することができるため、スルーホール25
内に無電解メッキ法によってメッキを埋め込み、メッキ
層27を形成することができる。従って段差のない平坦な
多層配線層を形成することができ、各層の段差における
段切れを防いで、良好な層間接続を得ることをできる。
法を提供して、各層の段差における段切れを防止するこ
とを目的としている。 【構成】スルーホール25底部の第１配線層22及びレジス
トマスク24上に触媒26を蒸着して、レジストマスク24を
レジストマスク24上の触媒26とともに除去したため、ス
ルーホール25底部の材質に関わらずスルーホール25底部
の表面を活性化することができるため、スルーホール25
内に無電解メッキ法によってメッキを埋め込み、メッキ
層27を形成することができる。従って段差のない平坦な
多層配線層を形成することができ、各層の段差における
段切れを防いで、良好な層間接続を得ることをできる。
Description
【０００１】
【産業上の利用分野】この発明は半導体装置の製造方法
に関する。特に多層配線層の形成方法に関する。
に関する。特に多層配線層の形成方法に関する。
【０００２】
【従来の技術】従来の多層配線層の形成方法としては特
開昭62−143444号公報が開示されており、図４を用いて
説明する。
開昭62−143444号公報が開示されており、図４を用いて
説明する。
【０００３】まず図４(ａ)に示すようにＩＣ基板５上に
ＣＶＤ法などによりＰＳＧ膜などの絶縁膜６を全面に形
成し、更にこの絶縁膜６上に第１配線層７を形成する。
ＣＶＤ法などによりＰＳＧ膜などの絶縁膜６を全面に形
成し、更にこの絶縁膜６上に第１配線層７を形成する。
【０００４】次いで第１配線層７上にＰＳＧ膜などの絶
縁膜８を形成し、この絶縁膜８を選択的に除去してスル
ーホール９を形成する。この後、塩化パラジュウム溶液
（以下、塩化Ｐｄ溶液と略す）に浸し、スルーホール９
の底面部分の第１配線層７の表面を活性して、活性化層
10を形成すると図４(ｂ)に示すようになる。
縁膜８を形成し、この絶縁膜８を選択的に除去してスル
ーホール９を形成する。この後、塩化パラジュウム溶液
（以下、塩化Ｐｄ溶液と略す）に浸し、スルーホール９
の底面部分の第１配線層７の表面を活性して、活性化層
10を形成すると図４(ｂ)に示すようになる。
【０００５】次に無電解メッキ液に浸すと前記スルーホ
ール９の底面部分の活性化された第１配線層７の表面上
に選択的にメッキ層11が形成され、図４(ｃ)に示すよう
になる。
ール９の底面部分の活性化された第１配線層７の表面上
に選択的にメッキ層11が形成され、図４(ｃ)に示すよう
になる。
【０００６】最後に第２配線層を絶縁膜８およびメッキ
層11上に形成する。
層11上に形成する。
【０００７】
【発明が解決しようとする課題】しかしながら上記のよ
うな多層配線層の形成方法においては、図４(ｄ)に示す
ように図４(ｃ)に示す工程の後に続けて、絶縁膜８およ
びメッキ層11上に絶縁膜12を新たに形成し、この絶縁膜
12にスルーホール13を開口して、図４(ｂ)からの工程を
繰り返して２層以上の多層配線層を形成しようとすると
きに、塩化Ｐｄ溶液に浸してもスルーホール13底部の絶
縁膜８の表面は活性化されない。これは例えばアルミニ
ュウム等の金属は塩化Ｐｄ溶液によってその表面にパラ
ジュウムが析出されるが、絶縁膜等は塩化Ｐｄ溶液に浸
してもパラジュウムが析出されないためである。従って
スルーホール13底部の絶縁膜８が活性化されないために
絶縁膜８上にメッキ層を形成することができない。
うな多層配線層の形成方法においては、図４(ｄ)に示す
ように図４(ｃ)に示す工程の後に続けて、絶縁膜８およ
びメッキ層11上に絶縁膜12を新たに形成し、この絶縁膜
12にスルーホール13を開口して、図４(ｂ)からの工程を
繰り返して２層以上の多層配線層を形成しようとすると
きに、塩化Ｐｄ溶液に浸してもスルーホール13底部の絶
縁膜８の表面は活性化されない。これは例えばアルミニ
ュウム等の金属は塩化Ｐｄ溶液によってその表面にパラ
ジュウムが析出されるが、絶縁膜等は塩化Ｐｄ溶液に浸
してもパラジュウムが析出されないためである。従って
スルーホール13底部の絶縁膜８が活性化されないために
絶縁膜８上にメッキ層を形成することができない。
【０００８】従って絶縁膜８およびメッキ層11上に多層
配線層を形成するには図５に示すように絶縁膜14、18、
21上に例えばアルミニュウム等の金属膜17、19を絶縁膜
14、18、21上の全面に形成していくしかなく、絶縁膜1
4、18、21及び金属膜17、19が２層以上にまたがって、
段差を生じてしまっていた。従ってこの段差において段
切れを生じてしまい、良好な層間接続の行える多層配線
層を形成することができなかったという問題があった。
配線層を形成するには図５に示すように絶縁膜14、18、
21上に例えばアルミニュウム等の金属膜17、19を絶縁膜
14、18、21上の全面に形成していくしかなく、絶縁膜1
4、18、21及び金属膜17、19が２層以上にまたがって、
段差を生じてしまっていた。従ってこの段差において段
切れを生じてしまい、良好な層間接続の行える多層配線
層を形成することができなかったという問題があった。
【０００９】本発明は形成されたスルーホール底部の材
質に関わりなくメッキを埋め込むことを目的としてい
る。
質に関わりなくメッキを埋め込むことを目的としてい
る。
【００１０】
【課題を解決するための手段】本発明においては配線層
上に絶縁膜を形成する工程と、該絶縁膜上に選択的にレ
ジストマスクを形成する工程と、該レジストマスクによ
って前記絶縁膜にスルーホールを形成する工程と、前記
レジストマスクと前記スルーホール底部に触媒を蒸着す
る工程と、前記レジストマスクとレジストマスク上の触
媒を同時に除去する工程と、前記触媒を蒸着したスルー
ホール内に無電解メッキ法によってメッキを埋め込み、
メッキ層を形成する工程から構成した。
上に絶縁膜を形成する工程と、該絶縁膜上に選択的にレ
ジストマスクを形成する工程と、該レジストマスクによ
って前記絶縁膜にスルーホールを形成する工程と、前記
レジストマスクと前記スルーホール底部に触媒を蒸着す
る工程と、前記レジストマスクとレジストマスク上の触
媒を同時に除去する工程と、前記触媒を蒸着したスルー
ホール内に無電解メッキ法によってメッキを埋め込み、
メッキ層を形成する工程から構成した。
【００１１】
【作用】上記構成より、スルーホール底部及び前記レジ
ストマスク上に触媒を蒸着して、レジストマスクをレジ
ストマスク上の触媒とともに除去したため、スルーホー
ル底部の材質に関わらずに、スルーホール底部の表面を
活性化することができるため、スルーホール内に無電解
メッキ法によってメッキを埋め込むことできる。従って
平坦な多層配線層を形成することができる。
ストマスク上に触媒を蒸着して、レジストマスクをレジ
ストマスク上の触媒とともに除去したため、スルーホー
ル底部の材質に関わらずに、スルーホール底部の表面を
活性化することができるため、スルーホール内に無電解
メッキ法によってメッキを埋め込むことできる。従って
平坦な多層配線層を形成することができる。
【００１２】
【実施例】以下、実施例を説明する。
【００１３】図１を用いて多層配線層の形成方法を説明
する。
する。
【００１４】まず第１配線層22上に絶縁膜23を形成し
て、該絶縁膜23上にレジストを全面に形成し、更にレジ
スト上にマスクを配置してこのマスクのパターンをレジ
ストにパターニングしてレジストマスク24を図１(ａ)に
示すように形成する。
て、該絶縁膜23上にレジストを全面に形成し、更にレジ
スト上にマスクを配置してこのマスクのパターンをレジ
ストにパターニングしてレジストマスク24を図１(ａ)に
示すように形成する。
【００１５】次に図１(ｂ)に示すようにレジストマスク
24の形成されていない絶縁膜23部分を除去して、スルー
ホール25を形成する。
24の形成されていない絶縁膜23部分を除去して、スルー
ホール25を形成する。
【００１６】次に図１(ｃ)に示すように例えばパラジウ
ム（以下、Ｐｄと略す）などの触媒26を電気配線層を形
成する全面に蒸着する。
ム（以下、Ｐｄと略す）などの触媒26を電気配線層を形
成する全面に蒸着する。
【００１７】次に図１(ｄ)に示すようにレジストマスク
24を除去する。このときレジストマスク24上の触媒26も
同時に除去され、スルーホール25底部にのみに触媒26が
残り、活性化される。
24を除去する。このときレジストマスク24上の触媒26も
同時に除去され、スルーホール25底部にのみに触媒26が
残り、活性化される。
【００１８】次いで無電解メッキ液に上記構造体を浸し
てスルーホール25内にメッキ層27が形成され、図１(ｅ)
に示すようになる。
てスルーホール25内にメッキ層27が形成され、図１(ｅ)
に示すようになる。
【００１９】次に図１(ｆ)に示すように絶縁膜23および
メッキ層27上に絶縁膜28を形成する。
メッキ層27上に絶縁膜28を形成する。
【００２０】次いで図１(ｇ)に示すように絶縁膜28上に
レジストマスク29を選択的に形成する。
レジストマスク29を選択的に形成する。
【００２１】次いで図１(ｈ)に示すようにレジストマス
ク29が形成されていない絶縁膜28を除去して、スルーホ
ール30を形成する。次に電気配線層を形成する全面にＰ
ｄなどの触媒31を蒸着する。
ク29が形成されていない絶縁膜28を除去して、スルーホ
ール30を形成する。次に電気配線層を形成する全面にＰ
ｄなどの触媒31を蒸着する。
【００２２】次に図１(ｉ)に示すようにレジストマスク
29を除去する。このとき同時にレジストマスク29上の触
媒31も除去されるので、スルーホール30底部にのみに触
媒31が残り、活性化される。
29を除去する。このとき同時にレジストマスク29上の触
媒31も除去されるので、スルーホール30底部にのみに触
媒31が残り、活性化される。
【００２３】最後に無電解メッキ液に上記構造体を浸し
てスルーホール30内にメッキ層32が形成され、図１(ｊ)
に示すようになる。
てスルーホール30内にメッキ層32が形成され、図１(ｊ)
に示すようになる。
【００２４】上記の工程を繰り返し行なうと図２に示す
ようになる。
ようになる。
【００２５】従来の製造方法により形成した多層配線層
は図５に示すように絶縁膜21や金属膜17、19が２層以上
にまたがってしまうために段差を生じてしまうが、図２
に示すように本実施例の製造方法により形成した多層配
線層は絶縁膜33〜38とメッキ層39〜44が各々同層に形成
され、２層以上にまたがることがなく、従って段差のな
い平坦な多層配線層を形成することができる。
は図５に示すように絶縁膜21や金属膜17、19が２層以上
にまたがってしまうために段差を生じてしまうが、図２
に示すように本実施例の製造方法により形成した多層配
線層は絶縁膜33〜38とメッキ層39〜44が各々同層に形成
され、２層以上にまたがることがなく、従って段差のな
い平坦な多層配線層を形成することができる。
【００２６】本実施例においては図１(ｃ)に示すように
スルーホール25内の第１配線層22の表面とレジストマス
ク24上、もしくは図１(ｈ)に示すようにスルーホール30
内の絶縁膜23とメッキ層27表面及びレジストマスク29上
にＰｄなどの触媒を蒸着し、レジストマスク27、32をレ
ジストマスク27、32上の触媒とともに除去したため、ス
ルーホール25、30底部の材質に依存せずにスルーホール
底部の表面を活性化することができるため、無電解メッ
キ法によってスルーホール25、30内にメッキを埋め込
み、メッキ層27、32を形成することができる。従って段
差のない平坦な多層配線層を形成することができる。
スルーホール25内の第１配線層22の表面とレジストマス
ク24上、もしくは図１(ｈ)に示すようにスルーホール30
内の絶縁膜23とメッキ層27表面及びレジストマスク29上
にＰｄなどの触媒を蒸着し、レジストマスク27、32をレ
ジストマスク27、32上の触媒とともに除去したため、ス
ルーホール25、30底部の材質に依存せずにスルーホール
底部の表面を活性化することができるため、無電解メッ
キ法によってスルーホール25、30内にメッキを埋め込
み、メッキ層27、32を形成することができる。従って段
差のない平坦な多層配線層を形成することができる。
【００２７】また本実施例においては触媒26、31として
パラジュウムＰｄを用いた例を示したが、白金(Ｐｔ)な
どを用いても同様の効果が得られる。
パラジュウムＰｄを用いた例を示したが、白金(Ｐｔ)な
どを用いても同様の効果が得られる。
【００２８】次に図３を用いて第２実施例を説明する。
【００２９】本実施例は絶縁膜を２層構造にして下層に
は通常用いるＰＳＧ膜、その上層にはＰＳＧ膜よりエッ
チング速度の遅いシリコン窒化膜ＳｉＮを積層する。
は通常用いるＰＳＧ膜、その上層にはＰＳＧ膜よりエッ
チング速度の遅いシリコン窒化膜ＳｉＮを積層する。
【００３０】多層配線層の形成方法は第１実施例と同様
のため、詳細な説明は省略する。
のため、詳細な説明は省略する。
【００３１】従来の製造方法により製造した多層配線層
は図５に示すように絶縁膜21や金属膜17、19が２層以上
にまたがってしまうために段差を生じてしまうが、図２
に示すように本実施例の製造方法により製造した多層配
線層は絶縁膜33、45、35、46、37、47とメッキ層39〜44
が各々同層に形成され、２層以上にまたがることがない
ので段差のない平坦な多層配線層を形成することができ
る。
は図５に示すように絶縁膜21や金属膜17、19が２層以上
にまたがってしまうために段差を生じてしまうが、図２
に示すように本実施例の製造方法により製造した多層配
線層は絶縁膜33、45、35、46、37、47とメッキ層39〜44
が各々同層に形成され、２層以上にまたがることがない
ので段差のない平坦な多層配線層を形成することができ
る。
【００３２】また、ある一種類の材質の絶縁膜（例えば
酸化シリコンＳｉＯ2）及びメッキ層が同層に形成さ
れ、この層上に形成された絶縁膜を選択的に除去してス
ルーホールを形成しようとするとき（図１(ｈ)の製造工
程）には、エッチングの進行具合を常に監視するか、時
間制御をうまく行わないと下層の絶縁膜の表面がエッチ
ングされてしまうこともある。
酸化シリコンＳｉＯ2）及びメッキ層が同層に形成さ
れ、この層上に形成された絶縁膜を選択的に除去してス
ルーホールを形成しようとするとき（図１(ｈ)の製造工
程）には、エッチングの進行具合を常に監視するか、時
間制御をうまく行わないと下層の絶縁膜の表面がエッチ
ングされてしまうこともある。
【００３３】そこで本実施例は上記のようなエッチング
速度の異なる２層構造のＰＳＧ／シリコン窒化膜による
絶縁膜45〜47を用いることによって、エッチングの速度
により絶縁膜45〜47の界面でエッチングを停止させると
きの時間制御の幅を広げることができる。またエッチン
グされている絶縁膜にプラズマを照射して、そのスペク
トルの変化を検出してエッチングの終点を検出してエッ
チングを終了させてやることが可能となる。従って表面
にスルーホールが形成される絶縁膜がエッチングされる
ことなくスルーホールを形成することができるという効
果を有する。
速度の異なる２層構造のＰＳＧ／シリコン窒化膜による
絶縁膜45〜47を用いることによって、エッチングの速度
により絶縁膜45〜47の界面でエッチングを停止させると
きの時間制御の幅を広げることができる。またエッチン
グされている絶縁膜にプラズマを照射して、そのスペク
トルの変化を検出してエッチングの終点を検出してエッ
チングを終了させてやることが可能となる。従って表面
にスルーホールが形成される絶縁膜がエッチングされる
ことなくスルーホールを形成することができるという効
果を有する。
【００３４】
【発明の効果】本発明においては配線層上に絶縁膜を形
成する工程と、該絶縁膜上に選択的にレジストマスクを
形成する工程と、該レジストマスクによって前記絶縁膜
にスルーホールを形成する工程と、前記レジストマスク
と前記スルーホール底部に触媒を蒸着する工程と、前記
レジストマスクとレジストマスク上の触媒を同時に除去
する工程と、前記触媒を蒸着したスルーホール内に無電
解メッキ法によってメッキを埋め込み、メッキ層を形成
する工程から構成したため、スルーホール底部及び前記
レジストマスク上に触媒を蒸着して、レジストマスクを
レジストマスク上の触媒とともに除去するので、スルー
ホール底部の材質に関わらずにスルーホール底部の表面
を活性化することができる。従ってスルーホール内に無
電解メッキ法によってメッキを埋め込むことできる。
成する工程と、該絶縁膜上に選択的にレジストマスクを
形成する工程と、該レジストマスクによって前記絶縁膜
にスルーホールを形成する工程と、前記レジストマスク
と前記スルーホール底部に触媒を蒸着する工程と、前記
レジストマスクとレジストマスク上の触媒を同時に除去
する工程と、前記触媒を蒸着したスルーホール内に無電
解メッキ法によってメッキを埋め込み、メッキ層を形成
する工程から構成したため、スルーホール底部及び前記
レジストマスク上に触媒を蒸着して、レジストマスクを
レジストマスク上の触媒とともに除去するので、スルー
ホール底部の材質に関わらずにスルーホール底部の表面
を活性化することができる。従ってスルーホール内に無
電解メッキ法によってメッキを埋め込むことできる。
【００３５】上記より平坦な配線層を形成することがで
き、これを多層に重ねた場合にも各層の段差における段
切れを防いで、良好な層間接続を得ることができる。
き、これを多層に重ねた場合にも各層の段差における段
切れを防いで、良好な層間接続を得ることができる。
【図１】 本発明の多層配線層の製造工程
【図２】 本発明の多層配線層の完成図
【図３】 本発明の多層配線層の他の完成図
【図４】 従来の多層配線層の製造工程
【図５】 従来の多層配線層の完成図
６、８、23、28…絶縁膜 ９、13、25、30…スルーホール 11、27、32、39〜44…メッキ層 22…第１配線層 24、29…レジストマスク
Claims (1)
- 【請求項１】配線層上に絶縁膜を形成する工程と、 該絶縁膜上に選択的にレジストマスクを形成する工程
と、 該レジストマスクによって前記絶縁膜にスルーホールを
形成する工程と、 前記レジストマスクと前記スルーホール底部に触媒を蒸
着する工程と、 前記レジストマスクとレジストマスク上の触媒を同時に
除去する工程と、 前記触媒を蒸着したスルーホール内に無電解メッキ法に
よってメッキを埋め込み、メッキ層を形成する工程と、 を有する多層配線層の形成方法
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33700191A JPH05166939A (ja) | 1991-12-19 | 1991-12-19 | 多層配線層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33700191A JPH05166939A (ja) | 1991-12-19 | 1991-12-19 | 多層配線層の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05166939A true JPH05166939A (ja) | 1993-07-02 |
Family
ID=18304550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33700191A Pending JPH05166939A (ja) | 1991-12-19 | 1991-12-19 | 多層配線層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05166939A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009085509A1 (en) * | 2007-12-28 | 2009-07-09 | Intel Corporation | Selective electroless plating for electronic substrates |
| US20120315756A1 (en) * | 2005-03-18 | 2012-12-13 | Applied Materials, Inc. | Process for electroless copper deposition on a ruthenium seed |
| WO2018074072A1 (ja) * | 2016-10-17 | 2018-04-26 | 東京エレクトロン株式会社 | 金属配線層形成方法、金属配線層形成装置および記憶媒体 |
-
1991
- 1991-12-19 JP JP33700191A patent/JPH05166939A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120315756A1 (en) * | 2005-03-18 | 2012-12-13 | Applied Materials, Inc. | Process for electroless copper deposition on a ruthenium seed |
| WO2009085509A1 (en) * | 2007-12-28 | 2009-07-09 | Intel Corporation | Selective electroless plating for electronic substrates |
| US8017022B2 (en) * | 2007-12-28 | 2011-09-13 | Intel Corporation | Selective electroless plating for electronic substrates |
| WO2018074072A1 (ja) * | 2016-10-17 | 2018-04-26 | 東京エレクトロン株式会社 | 金属配線層形成方法、金属配線層形成装置および記憶媒体 |
| CN109715852A (zh) * | 2016-10-17 | 2019-05-03 | 东京毅力科创株式会社 | 金属布线层形成方法、金属布线层形成装置以及存储介质 |
| KR20190064569A (ko) * | 2016-10-17 | 2019-06-10 | 도쿄엘렉트론가부시키가이샤 | 금속 배선층 형성 방법, 금속 배선층 형성 장치 및 기억 매체 |
| JPWO2018074072A1 (ja) * | 2016-10-17 | 2019-08-08 | 東京エレクトロン株式会社 | 金属配線層形成方法、金属配線層形成装置および記憶媒体 |
| US10755973B2 (en) | 2016-10-17 | 2020-08-25 | Tokyo Electron Limited | Metal wiring layer forming method, metal wiring layer forming apparatus and recording medium |
| CN109715852B (zh) * | 2016-10-17 | 2021-09-21 | 东京毅力科创株式会社 | 金属布线层形成方法、金属布线层形成装置以及存储介质 |
| TWI745443B (zh) * | 2016-10-17 | 2021-11-11 | 日商東京威力科創股份有限公司 | 金屬配線層形成方法、金屬配線層形成裝置及記憶媒體 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5380679A (en) | Process for forming a multilayer wiring conductor structure in semiconductor device | |
| JPH04359518A (ja) | 半導体装置の製造方法 | |
| KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
| US5196089A (en) | Multilayer ceramic substrate for mounting of semiconductor device | |
| JPH05166939A (ja) | 多層配線層の形成方法 | |
| JP2618093B2 (ja) | 電子ボードの多層ネットワークの金属層を相互接続する方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| US5686358A (en) | Method for forming a plug in a semiconductor device | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPS62172741A (ja) | 多層配線の形成方法 | |
| JP5720381B2 (ja) | 半導体装置の製造方法 | |
| JPH0669653A (ja) | 多層回路基板及びその製造方法 | |
| KR0135142B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JPH0684908A (ja) | 半導体装置およびその製造方法 | |
| JPH1126575A (ja) | 半導体装置およびその製造方法 | |
| JPH036045A (ja) | 半導体装置の製造方法 | |
| KR20040009789A (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2001023933A (ja) | 半導体装置の製造方法 | |
| JPH0234929A (ja) | 半導体装置の製造方法 | |
| KR0135254B1 (ko) | 반도체 소자의 배선층 상호 연결방법 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| JPH05109901A (ja) | 多層配線構造を備えた半導体装置及びその製造方法 |