JPH05109901A - 多層配線構造を備えた半導体装置及びその製造方法 - Google Patents
多層配線構造を備えた半導体装置及びその製造方法Info
- Publication number
- JPH05109901A JPH05109901A JP27115191A JP27115191A JPH05109901A JP H05109901 A JPH05109901 A JP H05109901A JP 27115191 A JP27115191 A JP 27115191A JP 27115191 A JP27115191 A JP 27115191A JP H05109901 A JPH05109901 A JP H05109901A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- photoresist
- mask
- semiconductor device
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 メッキ多層配線を有する半導体装置に於て、
ホール部の接続を、低抵抗で熱に対して安定なものとす
る。 【構成】 半導体基板１０１上に第１のＡｕメッキ配線
１０２、層間絶縁膜１０３を形成し、ホール１０５形成
前にＴｉ１０４を形成し、ホール１０５形成後に第１の
Ａｕ１０６を形成し、第２のＡｕ１０８をメッキにより
形成する。次にエッチングによりＴｉ１０４、第１のＡ
ｕ１０６を除去し、第２のＡｕメッキ配線の形成を終了
する。
ホール部の接続を、低抵抗で熱に対して安定なものとす
る。 【構成】 半導体基板１０１上に第１のＡｕメッキ配線
１０２、層間絶縁膜１０３を形成し、ホール１０５形成
前にＴｉ１０４を形成し、ホール１０５形成後に第１の
Ａｕ１０６を形成し、第２のＡｕ１０８をメッキにより
形成する。次にエッチングによりＴｉ１０４、第１のＡ
ｕ１０６を除去し、第２のＡｕメッキ配線の形成を終了
する。
Description
【０００１】
【産業上の利用分野】本発明は多層配線構造を備えた半
導体装置及びその製造方法に関し、特に配線層間の接続
技術に関する。
導体装置及びその製造方法に関し、特に配線層間の接続
技術に関する。
【０００２】
【従来の技術】従来の技術に於ける多層メッキ配線の形
成方法は、図２に示すように、ホールを形成した後に、
密着層であるＴｉ２０４、電極層である第１のＡｕ２０
５を形成し、その上にメッキを行ない第２のＡｕ２０６
を形成するという方法を取っていたたホール部は異種の
金属の接触となっていた。図中２０１は半導体基板、２
０２は第１のＡｕメッキ配線、２０３は層間絶縁膜であ
る。
成方法は、図２に示すように、ホールを形成した後に、
密着層であるＴｉ２０４、電極層である第１のＡｕ２０
５を形成し、その上にメッキを行ない第２のＡｕ２０６
を形成するという方法を取っていたたホール部は異種の
金属の接触となっていた。図中２０１は半導体基板、２
０２は第１のＡｕメッキ配線、２０３は層間絶縁膜であ
る。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術ではホール部に異種の金属の接触が存在するために、
そのホール抵抗は高いものとなり、熱処理を加えること
により金属間での反応が起り、ホール抵抗が安定しない
という問題があった。
術ではホール部に異種の金属の接触が存在するために、
そのホール抵抗は高いものとなり、熱処理を加えること
により金属間での反応が起り、ホール抵抗が安定しない
という問題があった。
【０００４】本発明はこのような問題点を解決するもの
で、その目的とするところは、ホール部の抵抗が低抵抗
である多層配線構造を有する半導体装置を提供するとこ
ろにある。
で、その目的とするところは、ホール部の抵抗が低抵抗
である多層配線構造を有する半導体装置を提供するとこ
ろにある。
【０００５】
【課題を解決するための手段】本発明の多層配線構造を
備えた半導体装置は、メッキ法により形成された第１の
配線層と第２の配線層の接触部に配線の主材料以外の物
質が存在しないことを特徴とする。
備えた半導体装置は、メッキ法により形成された第１の
配線層と第２の配線層の接触部に配線の主材料以外の物
質が存在しないことを特徴とする。
【０００６】本発明の多層配線構造を備えた半導体装置
の製造方法は、第１のメッキ配線、層間絶縁膜が形成さ
れた半導体基板上に電極膜として１層以上の第１の金属
層を形成する工程と、所望のパターンの第１のフォトレ
ジストを形成し前記第１のフォトレジストをマスクとし
て、前記第１の金属層、及び前記層間絶縁膜を連続して
エッチングし、マスクとして使用した第１のフォトレジ
ストを除去する工程と、メッキを行なう金属と同じ金属
である第２の金属層を形成する工程と、第２のメッキ配
線の形成を行なわない部分に第２のフォトレジストを形
成する工程と、前記第２のフォトレジストをマスクとし
て第２の金属層上にメッキを行ないメッキ膜を形成し、
マスクとして使用した前記第２のフォトレジストを除去
する工程と、前記メッキ膜をマスクとして前記第１の金
属層及び前記第２の金属層をエッチングする工程を有す
ることを特徴とする。
の製造方法は、第１のメッキ配線、層間絶縁膜が形成さ
れた半導体基板上に電極膜として１層以上の第１の金属
層を形成する工程と、所望のパターンの第１のフォトレ
ジストを形成し前記第１のフォトレジストをマスクとし
て、前記第１の金属層、及び前記層間絶縁膜を連続して
エッチングし、マスクとして使用した第１のフォトレジ
ストを除去する工程と、メッキを行なう金属と同じ金属
である第２の金属層を形成する工程と、第２のメッキ配
線の形成を行なわない部分に第２のフォトレジストを形
成する工程と、前記第２のフォトレジストをマスクとし
て第２の金属層上にメッキを行ないメッキ膜を形成し、
マスクとして使用した前記第２のフォトレジストを除去
する工程と、前記メッキ膜をマスクとして前記第１の金
属層及び前記第２の金属層をエッチングする工程を有す
ることを特徴とする。
【０００７】
【実施例】以下、本発明について実施例に基づき詳細に
説明する。図１（ａ）〜図１（ｆ）は本発明の一実施例
を工程順に表わす断面図である。まず図１（ａ）の如く
トランジスタ、第１のＡｕメッキ配線１０２、層間絶縁
膜１０３等が作り込まれた半導体基板１０１上に前記層
間絶縁膜１０３との密着層としてＴｉ１０４を３０ｎｍ
スパッタ法で形成し、図１（ｂ）の如くフォトレジスト
のパターンをマスクとして前記Ｔｉ１０４及び前記層間
絶縁膜１０３を連続してＣＨＦ3等を用いたドライエッ
チングによりエッチングし、マスクとして使用したフォ
トレジストを除去し、下層配線と上層配線との接続を取
るホール１０５を形成し、次いで図１（ｃ）の如くメッ
キ膜との密着性を高めるため第１のＡｕ１０６を１００
ｎｍスパッタ法により形成し、図１（ｄ）の如くフォト
レジスト１０７を配線の形成を行わない部分にメッキを
行う膜厚よりも厚く約２μｍ程度形成し、次に図１
（ｅ）の如く前記フォトレジスト１０７をマスクとして
第２のＡｕ１０８をメッキ法により０．８μｍ形成し、
マスクとして使用した前記フォトレジスト１０７を除去
する。この時のメッキにはシアン系のメッキ液、非シア
ン系のメッキ液どちらでも使用可能であり、電解メッキ
法、無電解メッキ法どちらの方法を用いても構わない。
この様にして形成されたホール部は、第１のＡｕメッキ
配線１０２と第１のＡｕ１０６と第２のＡｕ１０８の接
触となり、すべて同種の材料で低抵抗の接触が得られ、
熱処理に対しても安定な接触抵抗が得られる。次に図１
（ｆ）の如く第２のＡｕ１０８をマスクとして第１のＡ
ｕ１０６及びＴｉ１０４をエッチングし第２のＡｕメッ
キ配線の形成を終了する。この時のエッチングにはドラ
イエッチング法を用いるが、ＣＦ4、ＳＦ6等の反応ガス
を用いる方法や、Ａｒ等の不活性ガスのみを用いるイオ
ンミリングで行う方法がある。又この時のエッチングの
条件は、マスクとして使用する第２のＡｕ１０８との選
択比があまり高くない方が、エッチング後の形状が図３
のように肩の部分が丸くなりその上に形成する層間絶縁
膜等のカバレージが良くなるという利点がある。図中３
０１は半導体基板、３０２は層間絶縁膜、３０３はＴ
ｉ、３０４は第１のＡｕ、３０５は第２のＡｕである。
本実施例では層間絶縁膜１０３上の密着膜としてＴｉ１
０４の単層を用いたが他の膜との積層膜も使用すること
が可能である。又本実施例ではメッキ膜としてＡｕを用
いたがＣｕ等他の膜も使用可能である。
説明する。図１（ａ）〜図１（ｆ）は本発明の一実施例
を工程順に表わす断面図である。まず図１（ａ）の如く
トランジスタ、第１のＡｕメッキ配線１０２、層間絶縁
膜１０３等が作り込まれた半導体基板１０１上に前記層
間絶縁膜１０３との密着層としてＴｉ１０４を３０ｎｍ
スパッタ法で形成し、図１（ｂ）の如くフォトレジスト
のパターンをマスクとして前記Ｔｉ１０４及び前記層間
絶縁膜１０３を連続してＣＨＦ3等を用いたドライエッ
チングによりエッチングし、マスクとして使用したフォ
トレジストを除去し、下層配線と上層配線との接続を取
るホール１０５を形成し、次いで図１（ｃ）の如くメッ
キ膜との密着性を高めるため第１のＡｕ１０６を１００
ｎｍスパッタ法により形成し、図１（ｄ）の如くフォト
レジスト１０７を配線の形成を行わない部分にメッキを
行う膜厚よりも厚く約２μｍ程度形成し、次に図１
（ｅ）の如く前記フォトレジスト１０７をマスクとして
第２のＡｕ１０８をメッキ法により０．８μｍ形成し、
マスクとして使用した前記フォトレジスト１０７を除去
する。この時のメッキにはシアン系のメッキ液、非シア
ン系のメッキ液どちらでも使用可能であり、電解メッキ
法、無電解メッキ法どちらの方法を用いても構わない。
この様にして形成されたホール部は、第１のＡｕメッキ
配線１０２と第１のＡｕ１０６と第２のＡｕ１０８の接
触となり、すべて同種の材料で低抵抗の接触が得られ、
熱処理に対しても安定な接触抵抗が得られる。次に図１
（ｆ）の如く第２のＡｕ１０８をマスクとして第１のＡ
ｕ１０６及びＴｉ１０４をエッチングし第２のＡｕメッ
キ配線の形成を終了する。この時のエッチングにはドラ
イエッチング法を用いるが、ＣＦ4、ＳＦ6等の反応ガス
を用いる方法や、Ａｒ等の不活性ガスのみを用いるイオ
ンミリングで行う方法がある。又この時のエッチングの
条件は、マスクとして使用する第２のＡｕ１０８との選
択比があまり高くない方が、エッチング後の形状が図３
のように肩の部分が丸くなりその上に形成する層間絶縁
膜等のカバレージが良くなるという利点がある。図中３
０１は半導体基板、３０２は層間絶縁膜、３０３はＴ
ｉ、３０４は第１のＡｕ、３０５は第２のＡｕである。
本実施例では層間絶縁膜１０３上の密着膜としてＴｉ１
０４の単層を用いたが他の膜との積層膜も使用すること
が可能である。又本実施例ではメッキ膜としてＡｕを用
いたがＣｕ等他の膜も使用可能である。
【０００８】
【発明の効果】以上説明した通り本発明によれば、メッ
キを用いた多層配線構造に於て、ホール抵抗が低抵抗で
熱処理に対しても安定である、信頼性の高い多層配線構
造を有する半導体装置を提供することが出来る。
キを用いた多層配線構造に於て、ホール抵抗が低抵抗で
熱処理に対しても安定である、信頼性の高い多層配線構
造を有する半導体装置を提供することが出来る。
【図面の簡単な説明】
【図１】本発明の実施例に係わる半導体装置の製造方法
の一部を示す工程断面図である。
の一部を示す工程断面図である。
【図２】従来の半導体装置の構造を示す断面図である。
【図３】本実施例の配線層形成後の配線の形状を示す断
面図である。
面図である。
１０１，２０１，３０１ 半導体基板 １０２，２０２ 第１のＡｕメッキ配線 １０３，２０３，３０２ 層間絶縁膜 １０４，２０４，３０３ Ｔｉ １０５ ホール １０６，２０５，３０４ 第１のＡｕ １０７ フォトレジスト １０８，２０６，３０５ 第２のＡｕ
Claims (2)
- 【請求項１】 メッキ法により形成された第１の配線層
と第２の配線層の接触部に配線の主材料以外の物質が存
在しないことを特徴とする多層配線構造を備えた半導体
装置。 - 【請求項２】 第１のメッキ配線、層間絶縁膜が形成さ
れた半導体基板上に電極膜として１層以上の第１の金属
層を形成する工程と、所望のパターンの第１のフォトレ
ジストを形成し前記第１のフォトレジストをマスクとし
て、前記第１の金属層、及び前記層間絶縁膜を連続して
エッチングし、マスクとして使用した第１のフォトレジ
ストを除去する工程と、メッキを行なう金属と同じ金属
である第２の金属層を形成する工程と、第２のメッキ配
線の形成を行なわない部分に第２のフォトレジストを形
成する工程と、前記第２のフォトレジストをマスクとし
て第２の金属層上にメッキを行ないメッキ膜を形成し、
マスクとして使用した前記第２のフォトレジストを除去
する工程と、前記メッキ膜をマスクとして前記第１の金
属層及び前記第２の金属層をエッチングする工程を有す
ることを特徴とする多層配線構造を備えた半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27115191A JPH05109901A (ja) | 1991-10-18 | 1991-10-18 | 多層配線構造を備えた半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27115191A JPH05109901A (ja) | 1991-10-18 | 1991-10-18 | 多層配線構造を備えた半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05109901A true JPH05109901A (ja) | 1993-04-30 |
Family
ID=17496046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27115191A Pending JPH05109901A (ja) | 1991-10-18 | 1991-10-18 | 多層配線構造を備えた半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05109901A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206134A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置とその製造方法 |
-
1991
- 1991-10-18 JP JP27115191A patent/JPH05109901A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05206134A (ja) * | 1991-11-12 | 1993-08-13 | Nec Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04359518A (ja) | 半導体装置の製造方法 | |
| JPH05206064A (ja) | 半導体装置の製造方法 | |
| EP0903781B1 (en) | Method of forming embedded copper interconnections | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| JPH05109901A (ja) | 多層配線構造を備えた半導体装置及びその製造方法 | |
| JPH04290249A (ja) | 半導体装置の製造方法 | |
| US5247204A (en) | Semiconductor device having multilayer interconnection structure | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS61107746A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPH05166939A (ja) | 多層配線層の形成方法 | |
| JPS62118539A (ja) | 多層配線の形成方法 | |
| JPH05275543A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPH0645453A (ja) | 半導体装置の製造方法 | |
| JPS6159856A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH07109828B2 (ja) | 多層配線構造体の製造方法 | |
| JPH04171745A (ja) | 集積回路装置の製造方法 | |
| JPH06204344A (ja) | 半導体装置の製造方法 | |
| JPS62143445A (ja) | 多層配線の形成方法 | |
| JPS5854636A (ja) | 半導体装置の製造方法 | |
| JPS58197852A (ja) | 半導体装置の製造方法 |