JPS58197852A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS58197852A JPS58197852A JP8092682A JP8092682A JPS58197852A JP S58197852 A JPS58197852 A JP S58197852A JP 8092682 A JP8092682 A JP 8092682A JP 8092682 A JP8092682 A JP 8092682A JP S58197852 A JPS58197852 A JP S58197852A
- Authority
- JP
- Japan
- Prior art keywords
- insulation film
- layer
- resist
- insulating film
- metallic wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に係う、特に半導体集積
回路の配線の形成方法に関するものであるＯ 最近半導体集積回路の高集積化が進み、パターンの微細
化とともに多層配線化が進んでいる。
回路の配線の形成方法に関するものであるＯ 最近半導体集積回路の高集積化が進み、パターンの微細
化とともに多層配線化が進んでいる。
第１図（ａｔ〜（ｂｌは従来の２層配線構造の半導体装
置の一例の製造方法を説明するための工程断面図である
。
置の一例の製造方法を説明するための工程断面図である
。
まず第１図（栃のように半導体基板１０表面に第１の絶
縁膜２を設け、その上に、第１の金鋼配線層３を選択的
に形成する。更に、その表面を第２の層間絶縁膜４でお
おう。次に第１図（ａ）のように表面に第２の金鋼配線
層５を設ける。
縁膜２を設け、その上に、第１の金鋼配線層３を選択的
に形成する。更に、その表面を第２の層間絶縁膜４でお
おう。次に第１図（ａ）のように表面に第２の金鋼配線
層５を設ける。
このような半導体装置の製造方法によれば第１層目の第
１の金鋼配線層３の膜厚分の段差が生じ第２の金鋼配線
層５による段差側壁被覆が必ずしも良好でない為、著し
い場合には、段に沿っての第２の金属配線層５０段切れ
が生じる欠点があった。また、段切れが生じないまでも
、段部での第２の金属配線層５の厚さが非常に薄くなる
為に、長期間使用すると、エレクトロ・マイグレーシロ
ンを引き起し、配線の寿命を短かくし、半導体装置全体
の信頼度を悪化させるという欠点があった。
１の金鋼配線層３の膜厚分の段差が生じ第２の金鋼配線
層５による段差側壁被覆が必ずしも良好でない為、著し
い場合には、段に沿っての第２の金属配線層５０段切れ
が生じる欠点があった。また、段切れが生じないまでも
、段部での第２の金属配線層５の厚さが非常に薄くなる
為に、長期間使用すると、エレクトロ・マイグレーシロ
ンを引き起し、配線の寿命を短かくし、半導体装置全体
の信頼度を悪化させるという欠点があった。
本発明の目的は、上記の欠点を除去し、高信頼性の多層
配線構造を有する半導体装置の製造方法を提供すること
にある。
配線構造を有する半導体装置の製造方法を提供すること
にある。
本発明の半導体装置の製造方法は、半導体基板の表面に
設けられた第１の絶縁膜の上に第１の金属層を形成する
工程と、ホトレジストを用いて選択的に第１の金属配線
を形成する工程と、第２の絶縁膜を形成する工程とを含
みしかる後、有機溶剤で希釈したポジ形ホトレジストを
塗布し、好ましくはＣＦ４＋Ｏｌプラズマによるドライ
エツチングで上記レジスト及び第２の絶縁膜を一部除去
し、しかる後第３の絶縁膜を形成する工程とを含んで構
成される。
設けられた第１の絶縁膜の上に第１の金属層を形成する
工程と、ホトレジストを用いて選択的に第１の金属配線
を形成する工程と、第２の絶縁膜を形成する工程とを含
みしかる後、有機溶剤で希釈したポジ形ホトレジストを
塗布し、好ましくはＣＦ４＋Ｏｌプラズマによるドライ
エツチングで上記レジスト及び第２の絶縁膜を一部除去
し、しかる後第３の絶縁膜を形成する工程とを含んで構
成される。
本発明の実施例について図面を用いて説明する。
第２図（ａ）〜（ｅｌは本発明の一実施例を説明する為
の工程断面図である。
の工程断面図である。
まず、第２図（ａ）のように、半導体基板１１の上に第
１の金属配線層１３を選択的に形成する。次に第２の絶
縁膜１４を例えばＣＶＤ法により形成する。次に第２図
（ｂ）のように有機溶剤で希釈したポジレジスト１６を
塗布する。この場合、有機溶剤で希釈しないレジストを
用いると、配線の巾によシ、配線上のレジスト膜厚が左
右される為、結果的に層間絶縁膜の膜厚が不均一となり
、１．２層間のコンタクトをとるエツチングが困難とな
る。
１の金属配線層１３を選択的に形成する。次に第２の絶
縁膜１４を例えばＣＶＤ法により形成する。次に第２図
（ｂ）のように有機溶剤で希釈したポジレジスト１６を
塗布する。この場合、有機溶剤で希釈しないレジストを
用いると、配線の巾によシ、配線上のレジスト膜厚が左
右される為、結果的に層間絶縁膜の膜厚が不均一となり
、１．２層間のコンタクトをとるエツチングが困難とな
る。
シカルｖｋＣＦ４＋Ｏ，プラズマ１７でフォトレジスト
及び層間絶縁膜の一部を除去する。この時、フォトレジ
ストと、層間絶縁膜のエツチングレートがほぼ等しくな
るような条件でエツチングすることが必要であシ、こう
することにより、層間絶縁膜の段形状は、フォトレジス
ト上面の段形状と勢しくな夛、（第２図（Ｃ） ） 、
段だらしが実現される。
及び層間絶縁膜の一部を除去する。この時、フォトレジ
ストと、層間絶縁膜のエツチングレートがほぼ等しくな
るような条件でエツチングすることが必要であシ、こう
することにより、層間絶縁膜の段形状は、フォトレジス
ト上面の段形状と勢しくな夛、（第２図（Ｃ） ） 、
段だらしが実現される。
そ０後・第３′２）絶縁膜１８を成長２５・ （２図（
ｄＪ 。
ｄＪ 。
）、しかる後、膜厚がα１〜２．０μの第２の金属配線
層１５を形成する（第２図（ｅ））。このようにして段
切れのない二層配線構造が実現された。
層１５を形成する（第２図（ｅ））。このようにして段
切れのない二層配線構造が実現された。
第１図（ａｌ 、 （ｂｔは従来の２層配線構造の半導
体装置の製造方法を説明する為の工程断面図、第２図（
ａｔ〜（ｅｌは、本発明の一実施例を説明する為の工程
断面図であるａ 尚図中の記号は、１，１１・・・・・・半導体基板、２
゜１２・・・・・・第１の絶縁膜、３，１３・・・・・
・第１の金属配線層、４，１４・・・・・・第２の絶縁
膜、５，１５・・・・・・第２の金属配線層、６，１６
・・・・・・有機溶剤で希釈したポジ形フォトレジスト
、１７・・・・・・ＣＦ４＋Ｏｔプラズマ、１８・・・
・・・第３の絶縁膜である０第１ 図 −人一−ｌ 第 ２ 閉 （ＩＬ） １１ ↓ 番／□ ７７ （ム）／１７１１ （ｅ） ・ 一℃−／／ ４１／ 〆し／ｌ
体装置の製造方法を説明する為の工程断面図、第２図（
ａｔ〜（ｅｌは、本発明の一実施例を説明する為の工程
断面図であるａ 尚図中の記号は、１，１１・・・・・・半導体基板、２
゜１２・・・・・・第１の絶縁膜、３，１３・・・・・
・第１の金属配線層、４，１４・・・・・・第２の絶縁
膜、５，１５・・・・・・第２の金属配線層、６，１６
・・・・・・有機溶剤で希釈したポジ形フォトレジスト
、１７・・・・・・ＣＦ４＋Ｏｔプラズマ、１８・・・
・・・第３の絶縁膜である０第１ 図 −人一−ｌ 第 ２ 閉 （ＩＬ） １１ ↓ 番／□ ７７ （ム）／１７１１ （ｅ） ・ 一℃−／／ ４１／ 〆し／ｌ
Claims (2)
- （１）半導体基板の表面に設けられた第１の絶縁膜の上
に選択的に第１の金属配線を形成する工程と、該第１の
金属配線上に第２の絶縁膜を形成する工程と、該第１の
金属配線上に第２の絶縁膜を形成する工程と、しかる後
有機溶剤で希釈したフォトレジストを塗布し、ドライエ
ツチングにより該レジストを除去し７該第２の絶縁膜を
一部除去し、しかる後第３の絶縁膜を形成することを特
徴とした半導体装置の製造方法。 - （２） フォトレジストはポジ形であシ、これに混入
する有機溶剤の割合が体積比率で１％以上であることを
特徴とする特許請求の範囲第（１）項記載の半導体装置
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8092682A JPS58197852A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8092682A JPS58197852A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58197852A true JPS58197852A (ja) | 1983-11-17 |
Family
ID=13732030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8092682A Pending JPS58197852A (ja) | 1982-05-14 | 1982-05-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58197852A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347532B1 (ko) * | 1994-05-26 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체소자의층간절연막형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
-
1982
- 1982-05-14 JP JP8092682A patent/JPS58197852A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5658247A (en) * | 1979-10-17 | 1981-05-21 | Fujitsu Ltd | Production of semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100347532B1 (ko) * | 1994-05-26 | 2002-10-25 | 주식회사 하이닉스반도체 | 반도체소자의층간절연막형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1248641A (en) | Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias | |
| US4321284A (en) | Manufacturing method for semiconductor device | |
| JPS58197852A (ja) | 半導体装置の製造方法 | |
| JPS6076143A (ja) | 半導体装置の製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS62155537A (ja) | 半導体装置の製造方法 | |
| JPS5867043A (ja) | 半導体装置の装造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPS60192348A (ja) | 半導体集積回路の多層配線の形成方法 | |
| JPS6260241A (ja) | 多層配線構造の製造方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH02151052A (ja) | 半導体装置の製造方法 | |
| JPH08274098A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS58142546A (ja) | 多層配線の形成方法 | |
| JPS63110728A (ja) | エツチングマスクの形成方法 | |
| JPH04330767A (ja) | 半導体装置の製造方法 | |
| JPS60180145A (ja) | 半導体装置の製造方法 | |
| JPH08139185A (ja) | 半導体装置の製造方法 | |
| JPS5886744A (ja) | 半導体集積回路装置 | |
| JPH0488634A (ja) | 薄膜配線の形成方法 | |
| KR19990004659A (ko) | 반도체 소자의 제조방법 | |
| JPS61181146A (ja) | 半導体装置の製造方法 | |
| JPH0555210A (ja) | 半導体装置 | |
| JPH06349828A (ja) | 集積回路装置の製造方法 | |
| JPH0621233A (ja) | 半導体装置およびその製造方法 |