JPS6347952A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6347952A JPS6347952A JP19311086A JP19311086A JPS6347952A JP S6347952 A JPS6347952 A JP S6347952A JP 19311086 A JP19311086 A JP 19311086A JP 19311086 A JP19311086 A JP 19311086A JP S6347952 A JPS6347952 A JP S6347952A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- melting point
- point metal
- high melting
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 39
- 239000002184 metal Substances 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 35
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000005380 borophosphosilicate glass Substances 0.000 claims abstract description 5
- 229910000676 Si alloy Inorganic materials 0.000 claims description 18
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000003870 refractory metal Substances 0.000 claims 2
- 238000002844 melting Methods 0.000 abstract description 28
- 230000008018 melting Effects 0.000 abstract description 26
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 14
- 238000005530 etching Methods 0.000 abstract description 4
- 239000004020 conductor Substances 0.000 abstract description 3
- 229910000838 Al alloy Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000009413 insulation Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野〕
この発明は半導体装置に関し、特に層間絶縁膜で隔てら
れる導電層間を高融点金属または高融点金属シソサイド
の柱状パターンで接続する構造に関するものである。
れる導電層間を高融点金属または高融点金属シソサイド
の柱状パターンで接続する構造に関するものである。
［従来の技術］
第２Ａ図および第２Ｂ図は、従来の半導体装置の製造方
法を説明するための工程断面図である。
法を説明するための工程断面図である。
この製造方法について説明すると、まず、シリコン基板
１表面に絶縁膜を形成し、この絶縁膜表面にポリシリコ
ン膜を形成する。次に、ポリシリコン膜表面の所定部に
フォトレジストパターンを形成し、この後、このフォト
レジストパターンをマスクとしてポリシリコン膜を選択
エツチングしてゲート電極３を形成する。次に、フォト
レジストパターンを除去し、この後、ゲート電極３をマ
スクとして絶縁膜を選択エツチングしてゲート絶縁膜２
を形成する。次に、シリコン基板１表面、ゲート絶縁Ｆ
Ａ２表面およびゲート電極３表面にＢＰＳＧ膜を形成し
、その表面を平坦化して層間絶縁膜４を形成する。次に
、層間絶縁ｖＡ４表面の所定部にフォトレジストパター
ンを形成し、この侵、このフォトレジストパターンをマ
スクとして層間ｌ！緑膜４を選択エツチングしてコンタ
クトホール５ａ、５ｂを形成する（第２Ａ図）。次に、
層間絶縁１１１１４表面およびコンタクトホール５ａ、
５ｂにアルミニウムシリコン合金膜を形成する。次に、
アルミニウムシリコン合金膜表面の所定部にフォトレジ
ストパターンを形成し、この後、このフォトレジストパ
ターンをマスクとしてアルミニウムシリコン合金膜を選
択エツチングしてアルミニウムシリコン合金配線６を形
成する。
１表面に絶縁膜を形成し、この絶縁膜表面にポリシリコ
ン膜を形成する。次に、ポリシリコン膜表面の所定部に
フォトレジストパターンを形成し、この後、このフォト
レジストパターンをマスクとしてポリシリコン膜を選択
エツチングしてゲート電極３を形成する。次に、フォト
レジストパターンを除去し、この後、ゲート電極３をマ
スクとして絶縁膜を選択エツチングしてゲート絶縁膜２
を形成する。次に、シリコン基板１表面、ゲート絶縁Ｆ
Ａ２表面およびゲート電極３表面にＢＰＳＧ膜を形成し
、その表面を平坦化して層間絶縁膜４を形成する。次に
、層間絶縁ｖＡ４表面の所定部にフォトレジストパター
ンを形成し、この侵、このフォトレジストパターンをマ
スクとして層間ｌ！緑膜４を選択エツチングしてコンタ
クトホール５ａ、５ｂを形成する（第２Ａ図）。次に、
層間絶縁１１１１４表面およびコンタクトホール５ａ、
５ｂにアルミニウムシリコン合金膜を形成する。次に、
アルミニウムシリコン合金膜表面の所定部にフォトレジ
ストパターンを形成し、この後、このフォトレジストパ
ターンをマスクとしてアルミニウムシリコン合金膜を選
択エツチングしてアルミニウムシリコン合金配線６を形
成する。
このようにして得られた半導体８１では、コンタクトホ
ール５内でアルミニウムシリコン合金配置ａ６の！Ｉ厚
が薄くなり、層間絶縁膜４表面でアルミニウムシリコン
合金配線６の膜厚が厚くなる。
ール５内でアルミニウムシリコン合金配置ａ６の！Ｉ厚
が薄くなり、層間絶縁膜４表面でアルミニウムシリコン
合金配線６の膜厚が厚くなる。
［発明が解決しようとする問題点コ
従来の半導体装置は以上のように製造されるが、コンタ
クトホール５内でアルミニウムシリコン合金配線６の膜
厚が薄くなってステップカバーレジが悪いため、強電流
によってこの部分が断線する可能性があるという問題点
があった。
クトホール５内でアルミニウムシリコン合金配線６の膜
厚が薄くなってステップカバーレジが悪いため、強電流
によってこの部分が断線する可能性があるという問題点
があった。
この発明は上記のような問題点を解消するためになされ
たもので、強１２１によって断線しないような、層間絶
縁膜で隔てられる導体層間の接続構造を有する半導体装
置を得ることを目的とする。
たもので、強１２１によって断線しないような、層間絶
縁膜で隔てられる導体層間の接続構造を有する半導体装
置を得ることを目的とする。
［問題点を解決するための手段］
この発明にかかる半導体装置は、層間絶縁膜で隔てられ
る下層の第１の導電層と上層の第２の導電層とを、この
層間絶縁膜を貫通するように設けられる高融点金属パタ
ーンまたは高融点金属シリサイドパターンによって接続
するようにしたものである。
る下層の第１の導電層と上層の第２の導電層とを、この
層間絶縁膜を貫通するように設けられる高融点金属パタ
ーンまたは高融点金属シリサイドパターンによって接続
するようにしたものである。
［作用］
この発明においては、層間絶縁膜で隔てられる第１の導
電層と第２の導電層とを、コンタクトホールを用いずに
、この層間絶縁膜を貫通するように設けられる高融点金
属パターンまたは高融点金属シリサイドパターンによっ
て接続するので、強電流によって断線しないような、第
１の導Ｍｍと第２のＳ電層間の接ｖｃａ造が得られる。
電層と第２の導電層とを、コンタクトホールを用いずに
、この層間絶縁膜を貫通するように設けられる高融点金
属パターンまたは高融点金属シリサイドパターンによっ
て接続するので、強電流によって断線しないような、第
１の導Ｍｍと第２のＳ電層間の接ｖｃａ造が得られる。
このため、従来のようなコンタクトホール内での強電流
による金属配線の断線の問題が解消される。
による金属配線の断線の問題が解消される。
［実施例］
以下、この発明の実施例を図について説明する。
なお、この実施例の説明において、従来の技術の説明と
重複する部分については適宜その説明を省略する。
重複する部分については適宜その説明を省略する。
第１Ａ図〜第１Ｅ図は、この発明の実施例である半導体
装置の製造方法を説明するための工程断面図である。
装置の製造方法を説明するための工程断面図である。
この製造方法について説明すると、従来の半導体装置の
製造方法と同じ方法によりゲート電極３゜ゲート絶縁膜
２を形成し、この模、シリコン基板１表面、ゲート絶縁
膜２表面およびゲート電極３表面にスパッタ法などによ
り高融点金属膜７を形成する。次に、高融点金属膜７表
面の所定部にフォトレジストパターン８ａ 、８ｂを形
成する（第１Ａ図）。次に、フォトレジストパターン８
ａ。
製造方法と同じ方法によりゲート電極３゜ゲート絶縁膜
２を形成し、この模、シリコン基板１表面、ゲート絶縁
膜２表面およびゲート電極３表面にスパッタ法などによ
り高融点金属膜７を形成する。次に、高融点金属膜７表
面の所定部にフォトレジストパターン８ａ 、８ｂを形
成する（第１Ａ図）。次に、フォトレジストパターン８
ａ。
８ｂをマスクとして高融点金属膜７を選択エツチングし
て柱状の高融点金属パターン７０ａ 、７０ｂを形成す
る。この高融点金属パターン７０８゜７０１）が形成さ
れる場所は、従来の半導体装置においてコンタクトホー
ル５ａ、５ｂが形成される場所に対応している。次に、
フォトレジストパターンＢａ 、Ｂｂを除去し、この後
、シリコン基板１表面、ゲート絶縁１１２表面、ゲート
電極３表面および高融点金属パターン７０ａ、７０ｂ表
面にＣＶＤ法により酸化ｒ！Ａ９を形成する（第１Ｂ図
）。
て柱状の高融点金属パターン７０ａ 、７０ｂを形成す
る。この高融点金属パターン７０８゜７０１）が形成さ
れる場所は、従来の半導体装置においてコンタクトホー
ル５ａ、５ｂが形成される場所に対応している。次に、
フォトレジストパターンＢａ 、Ｂｂを除去し、この後
、シリコン基板１表面、ゲート絶縁１１２表面、ゲート
電極３表面および高融点金属パターン７０ａ、７０ｂ表
面にＣＶＤ法により酸化ｒ！Ａ９を形成する（第１Ｂ図
）。
次に、酸化膜９表面にＢＰＳＧＩＩＩを形成し、その表
面を平坦化して層間絶縁！１４０を形成する。酸化膜９
はＳ Ｐ Ｓ Ｇ ＩＩからボロン（Ｂ）やリン（Ｐ）
がゲー）−Ｓ！！ｔ！ｉ３やシリコン基板１に拡散する
のを防ぐストッパ漠の役目をする（第１Ｃ図）。次に、
高融点金属パターン７０ｂの頂上表面７０ｂｓが露出す
るまで層間絶縁膜４０をエツチングして層間絶縁！１４
１を形成する（第１Ｄ図）。次に、層間絶縁！１４１表
面および高融点金属パターン７０ａ。
面を平坦化して層間絶縁！１４０を形成する。酸化膜９
はＳ Ｐ Ｓ Ｇ ＩＩからボロン（Ｂ）やリン（Ｐ）
がゲー）−Ｓ！！ｔ！ｉ３やシリコン基板１に拡散する
のを防ぐストッパ漠の役目をする（第１Ｃ図）。次に、
高融点金属パターン７０ｂの頂上表面７０ｂｓが露出す
るまで層間絶縁膜４０をエツチングして層間絶縁！１４
１を形成する（第１Ｄ図）。次に、層間絶縁！１４１表
面および高融点金属パターン７０ａ。
７０ｂの露出した表面にアルミニウムシリコン合金膜を
形成する。次に、アルミニウムシリコン合金膜の所定部
にフォトレジストパターンを形成し、この後、このフォ
トレジストパターンをマスクとしてアルミニウムシリコ
ン合金膜を選択エツチングしてアルミニウムシリコン合
金配線６０を形成する（第２Ｅ図）。
形成する。次に、アルミニウムシリコン合金膜の所定部
にフォトレジストパターンを形成し、この後、このフォ
トレジストパターンをマスクとしてアルミニウムシリコ
ン合金膜を選択エツチングしてアルミニウムシリコン合
金配線６０を形成する（第２Ｅ図）。
このようにして得られた半導体装置では、上層のアルミ
ニウムシリコン合金膜［１６０と下層のゲート電極３．
シリコン基板１とを予め設けられる均一な膜厚の高融点
金属パターン７０ａ、７０ｂで接続しているため、強Ｎ
流によって断線しないような、アルミニウムシリコン合
金膜［１６０とゲート電極３．シリコン基板１間の接続
構造が得られる。このため、従来の第２Ｂ図で示したよ
うに、コンタクトホール５ａ、５ｂ内でアルミニウムシ
リコン合金配置１６のステップカバーレジが悪くなって
、この部分が強電流によって断線するような問題が解消
される。
ニウムシリコン合金膜［１６０と下層のゲート電極３．
シリコン基板１とを予め設けられる均一な膜厚の高融点
金属パターン７０ａ、７０ｂで接続しているため、強Ｎ
流によって断線しないような、アルミニウムシリコン合
金膜［１６０とゲート電極３．シリコン基板１間の接続
構造が得られる。このため、従来の第２Ｂ図で示したよ
うに、コンタクトホール５ａ、５ｂ内でアルミニウムシ
リコン合金配置１６のステップカバーレジが悪くなって
、この部分が強電流によって断線するような問題が解消
される。
また、この製造方法では、層間絶縁膜にコンタクトホー
ルを形成する工程も削除できる利点がある。
ルを形成する工程も削除できる利点がある。
なお、上記実施例では、配線がアルミニウムシリコン合
金からなる場合について示したが、この発明は、配線が
アルミニウムなどの他の金属からなる場合についても適
用することができる。
金からなる場合について示したが、この発明は、配線が
アルミニウムなどの他の金属からなる場合についても適
用することができる。
また、上記実施例では、アルミニウムシリコン合金配線
６０とゲート電極３．シリコン基板１とを高融点金属パ
ターン７０ａ、７０ｂで接続する場合について示したが
、この高融点金属パターン７０ａ、７０ｂの代わりに高
融点金属シリサイドパターンを用いるようにしてもよい
。
６０とゲート電極３．シリコン基板１とを高融点金属パ
ターン７０ａ、７０ｂで接続する場合について示したが
、この高融点金属パターン７０ａ、７０ｂの代わりに高
融点金属シリサイドパターンを用いるようにしてもよい
。
また、上記実施例では、層間絶縁１１４１がＢＰＳＧ［
ｌからなる場合について示したが、この層間絶縁膜は、
ＰＳＧｉＷからなってもよく、また、ＢＰＳＧＩＩとＰ
ＳＧ膜との２層構造からなってもよい。
ｌからなる場合について示したが、この層間絶縁膜は、
ＰＳＧｉＷからなってもよく、また、ＢＰＳＧＩＩとＰ
ＳＧ膜との２層構造からなってもよい。
また、上記実流例では、層間絶縁膜４１．ｌｔ化Ｍ！４
９で隔てられる上層の一層のアルミニウムシリコン合金
配線６０と下層のゲート電極３．シリコン基板１とを高
融点金属パターン７０ａ、７０ｂで接続する場合につい
て示したが、この発明は、絶縁膜で隔てられる第゛１層
の金属配線と第２１！［１の金属配線とからなる２ｍ配
線構造、さらには、絶縁膜で隔てられる複数層の金属配
線からなる多層配線構造において、配線間の接続を行な
う場合にも適用することができる。
９で隔てられる上層の一層のアルミニウムシリコン合金
配線６０と下層のゲート電極３．シリコン基板１とを高
融点金属パターン７０ａ、７０ｂで接続する場合につい
て示したが、この発明は、絶縁膜で隔てられる第゛１層
の金属配線と第２１！［１の金属配線とからなる２ｍ配
線構造、さらには、絶縁膜で隔てられる複数層の金属配
線からなる多層配線構造において、配線間の接続を行な
う場合にも適用することができる。
［発明の効果］
以上のようにこの発明によれば、眉間絶縁膜で隔てられ
る第１のＳ電層と第２の導電層とを、コンタクトホール
を用いずに、この層間絶縁膜を貫通するように設けられ
る高融点金属パターンまたは高融点金属シリサイドパタ
ーンによって接続するので、強電流によって断線しない
ような、眉間絶縁膜で隔てられる導体層間の接続構造を
有する半導体装置を得ることができる。このため、従来
のようなコンタクトホール内での強電流による金属配線
の断線の問題が解消される。
る第１のＳ電層と第２の導電層とを、コンタクトホール
を用いずに、この層間絶縁膜を貫通するように設けられ
る高融点金属パターンまたは高融点金属シリサイドパタ
ーンによって接続するので、強電流によって断線しない
ような、眉間絶縁膜で隔てられる導体層間の接続構造を
有する半導体装置を得ることができる。このため、従来
のようなコンタクトホール内での強電流による金属配線
の断線の問題が解消される。
第１Ａ図〜第１Ｅ図は、この発明の実施例である半導体
装置の製造方法を説明するための工程断面図である。 第２Ａ図および第２８図は、従来の半導体装置の製造方
法を説明するための工程断面図である。 図において、１はシリコン基板、２はゲート絶縁膜、３
はゲート電極、４．４０．４１はＰＩＩＩＸｆｌ絶縁膜
、５ａ、５ｂはコンタクトホール、６．６０はアルミニ
ウムシリコン合金配線、７０ａ、７０ｂは高融点金薦パ
ターン、８ａ、８ｂはフォトレジストパターン、９は酸
化膜である。 なお、各図中同一符号は同一または相当部分を示す。
装置の製造方法を説明するための工程断面図である。 第２Ａ図および第２８図は、従来の半導体装置の製造方
法を説明するための工程断面図である。 図において、１はシリコン基板、２はゲート絶縁膜、３
はゲート電極、４．４０．４１はＰＩＩＩＸｆｌ絶縁膜
、５ａ、５ｂはコンタクトホール、６．６０はアルミニ
ウムシリコン合金配線、７０ａ、７０ｂは高融点金薦パ
ターン、８ａ、８ｂはフォトレジストパターン、９は酸
化膜である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (8)
- （１）第１の導電層と、 前記第１の導電層表面に形成される層間絶縁膜と、 前記層間絶縁膜表面に形成される第２の導電層と、 前記層間絶縁膜にこれを貫通して設けられ、前記第１の
導電層と前記第２の導電層とを接続するための高融点金
属パターンまたは高融点金属シリサイドパターンとを備
えた半導体装置。 - （２）前記第１の導電層はゲート電極または半導体基板
であり、前記第２の導電層は金属配線である特許請求の
範囲第１項記載の半導体装置。 - （３）前記第１および第２の導電層は金属配線である特
許請求の範囲第１項記載の半導体装置。 - （４）前記金属配線はアルミニウムシリコン合金からな
る特許請求の範囲第２項または第３項記載の半導体装置
。 - （５）前記金属配線はアルミニウムからなる特許請求の
範囲第２項または第３項記載の半導体装置。 - （６）前記層間絶縁膜はＢＰＳＧ膜からなる特許請求の
範囲第１項ないし第５項のいずれかに記載の半導体装置
。 - （７）前記層間絶縁膜はＰＳＧ膜からなる特許請求の範
囲第１項ないし第５項のいずれかに記載の半導体装置。 - （８）前記層間絶縁膜は、ＢＰＳＧ膜とＰＳＧ膜との２
層構造からなる特許請求の範囲第１項ないし第５項のい
ずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19311086A JPS6347952A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19311086A JPS6347952A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6347952A true JPS6347952A (ja) | 1988-02-29 |
Family
ID=16302414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19311086A Pending JPS6347952A (ja) | 1986-08-18 | 1986-08-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6347952A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5252843A (en) * | 1989-09-01 | 1993-10-12 | Fujitsu Limited | Semiconductor device having overlapping conductor layers |
| JPH09283522A (ja) * | 1996-04-12 | 1997-10-31 | Lg Semicon Co Ltd | 金属配線の形成方法 |
| JPH09283523A (ja) * | 1996-04-12 | 1997-10-31 | Lg Semicon Co Ltd | 半導体素子の多層配線の形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61283145A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | 半導体装置及びその製造方法 |
| JPS62118539A (ja) * | 1985-11-19 | 1987-05-29 | Oki Electric Ind Co Ltd | 多層配線の形成方法 |
| JPS62291138A (ja) * | 1986-06-11 | 1987-12-17 | Toshiba Corp | 半導体装置およびその製造方法 |
-
1986
- 1986-08-18 JP JP19311086A patent/JPS6347952A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61283145A (ja) * | 1985-06-10 | 1986-12-13 | Nec Corp | 半導体装置及びその製造方法 |
| JPS62118539A (ja) * | 1985-11-19 | 1987-05-29 | Oki Electric Ind Co Ltd | 多層配線の形成方法 |
| JPS62291138A (ja) * | 1986-06-11 | 1987-12-17 | Toshiba Corp | 半導体装置およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5252843A (en) * | 1989-09-01 | 1993-10-12 | Fujitsu Limited | Semiconductor device having overlapping conductor layers |
| JPH09283522A (ja) * | 1996-04-12 | 1997-10-31 | Lg Semicon Co Ltd | 金属配線の形成方法 |
| JPH09283523A (ja) * | 1996-04-12 | 1997-10-31 | Lg Semicon Co Ltd | 半導体素子の多層配線の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62279661A (ja) | 集積回路に貫通導体を形成する方法 | |
| US4185294A (en) | Semiconductor device and a method for manufacturing the same | |
| JPS61112356A (ja) | 集積回路に貫通導体を形成する方法 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPS6070743A (ja) | 半導体装置の製造方法 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JPS58213449A (ja) | 半導体集積回路装置 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JP2555755B2 (ja) | 半導体装置およびその製造方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JPS61203654A (ja) | 半導体装置及びその製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPH04188850A (ja) | コンタクトホール及びその製造方法 | |
| JPS63275142A (ja) | 半導体装置の製造方法 | |
| JPS63237443A (ja) | 半導体装置 | |
| JPS63237440A (ja) | 半導体装置の配線構造 | |
| JPS61172350A (ja) | 半導体装置の製造方法 | |
| JPS6136949A (ja) | 多層配線方法 | |
| JPS6146973B2 (ja) | ||
| JPH01146341A (ja) | 多層配線の形成方法 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH01112754A (ja) | 半導体装置の製造方法 | |
| JPS62156834A (ja) | 半導体集積回路装置 | |
| JPH03173432A (ja) | 半導体装置 | |
| JPS6334956A (ja) | 半導体装置の製造方法 |