JPS62291138A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPS62291138A JPS62291138A JP13516186A JP13516186A JPS62291138A JP S62291138 A JPS62291138 A JP S62291138A JP 13516186 A JP13516186 A JP 13516186A JP 13516186 A JP13516186 A JP 13516186A JP S62291138 A JPS62291138 A JP S62291138A
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductive film
- pattern
- interlayer connection
- interlayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000011229 interlayer Substances 0.000 claims abstract description 77
- 239000010410 layer Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 17
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000008018 melting Effects 0.000 claims description 2
- 238000002844 melting Methods 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 1
- 239000000758 substrate Substances 0.000 abstract description 4
- 230000000155 isotopic effect Effects 0.000 abstract 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 239000012528 membrane Substances 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 4
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体装置およびその製造方法に係り、特に
多層配線構造を有する半導体装置の層間接続柱およびそ
の形成方法に関する。
多層配線構造を有する半導体装置の層間接続柱およびそ
の形成方法に関する。
（従来の技術）
多層配線構造を有する半導体装置の製造に際して、多層
配線の層間接続を行なう方法として、従来は第３図（ａ
）乃至（Ｃ）に示すような工程が採用されていた。即ち
，第３図（ａｌに示すように、半導体基板：ｔ’ Ｊ
」−に形成された下層金層配線（たとえばアルミニウム
膜）３２上に層間絶縁膜３３を１μｍ堆積する。次に，
第３図（ｂｌに示すように、層間絶縁膜３３の層間接続
予定部に直径１μｍ．深さ１μｍのコンタクトホール３
４を開孔する。次に、第３図（Ｃ）に示すように、層間
絶縁膜３３上に上層金属配線（たとえばアルミニウム膜
）３５を堆積し、コンタクトホール３４の内部に堆積さ
れた金属膜３５′によ＃）層間接続を行なう。
配線の層間接続を行なう方法として、従来は第３図（ａ
）乃至（Ｃ）に示すような工程が採用されていた。即ち
，第３図（ａｌに示すように、半導体基板：ｔ’ Ｊ
」−に形成された下層金層配線（たとえばアルミニウム
膜）３２上に層間絶縁膜３３を１μｍ堆積する。次に，
第３図（ｂｌに示すように、層間絶縁膜３３の層間接続
予定部に直径１μｍ．深さ１μｍのコンタクトホール３
４を開孔する。次に、第３図（Ｃ）に示すように、層間
絶縁膜３３上に上層金属配線（たとえばアルミニウム膜
）３５を堆積し、コンタクトホール３４の内部に堆積さ
れた金属膜３５′によ＃）層間接続を行なう。
しかし、半導体集積回路の高集積化に伴なって、上記コ
ンタクトホール３４を小さくすることによってそのアス
ペクト比が大きくなると、コンタクトホール３４の側壁
における層間接続金属膜３５′のステップカバレージが
低下し、極端な場合には上記層間接続金属膜３５′が断
線に到ることがおり，層間接続の信頼性が低下する。
ンタクトホール３４を小さくすることによってそのアス
ペクト比が大きくなると、コンタクトホール３４の側壁
における層間接続金属膜３５′のステップカバレージが
低下し、極端な場合には上記層間接続金属膜３５′が断
線に到ることがおり，層間接続の信頼性が低下する。
（発明が解決しようとする問題点）
本発明は、上記したようにコンタクトホールを利用した
層間接続金属膜はコンタクトホールのアスペクト比が大
きくなるにつれて層間接続の信頼性が低下するという問
題点を解決すべくなされたもので、二層の導電膜相互間
を接続する信頼性の高い柱状の導電膜からなる層間接続
柱を有する半導体装置を提供することを目的とする。
層間接続金属膜はコンタクトホールのアスペクト比が大
きくなるにつれて層間接続の信頼性が低下するという問
題点を解決すべくなされたもので、二層の導電膜相互間
を接続する信頼性の高い柱状の導電膜からなる層間接続
柱を有する半導体装置を提供することを目的とする。
また、本発明は、上記層間接続柱を比較的簡単なプロセ
スで形成し得る半導体装置の製造方法を提供することを
目的とする。
スで形成し得る半導体装置の製造方法を提供することを
目的とする。
（問題点を解決するだめの手段）
本発明は、多層配線構造を有する半導体装置において、
下層配線用導電膜パターンと１層配線用導電膜パターン
との間を接続する柱状の導電膜からなシ，上側が下側よ
り細く形成されてテーパ状の側壁を有する層間接続柱を
具備することを特徴とする。
下層配線用導電膜パターンと１層配線用導電膜パターン
との間を接続する柱状の導電膜からなシ，上側が下側よ
り細く形成されてテーパ状の側壁を有する層間接続柱を
具備することを特徴とする。
オた、本発明の半導体装置の製造方法によれは、下層配
線用心電膜上に上側が下側よりも細くテーパ状の側壁を
有する柱状の導電膜からなる層間接続柱を形成し，上記
接続柱の細部以外を埋め込むように層間絶縁膜を形成し
、この層間絶縁膜上でＥ記接続柱の頭部に接続するよう
に上層配線用導電膜パターンを形成することを特徴とす
る。
線用心電膜上に上側が下側よりも細くテーパ状の側壁を
有する柱状の導電膜からなる層間接続柱を形成し，上記
接続柱の細部以外を埋め込むように層間絶縁膜を形成し
、この層間絶縁膜上でＥ記接続柱の頭部に接続するよう
に上層配線用導電膜パターンを形成することを特徴とす
る。
（作 用）
」二記半導体装置において、層間接続柱はコンタクトホ
ールに堆積された導ｔ ｆｆｌｉＮではなくテーパ状の
側壁を有する柱状の導電膜からなり、その内部は充実し
ており、その周囲に形成される層間絶縁膜によるステッ
プカバレージが十分に得られるので、層間接続の信頼性
が高く得られる。
ールに堆積された導ｔ ｆｆｌｉＮではなくテーパ状の
側壁を有する柱状の導電膜からなり、その内部は充実し
ており、その周囲に形成される層間絶縁膜によるステッ
プカバレージが十分に得られるので、層間接続の信頼性
が高く得られる。
また、上記半導体の製造方法によれば．層間絶縁膜の形
成前に層間接続柱を形成するものであシ、層間接続用の
コンタクトホールの開孔工程を省略でき、既存の半導体
装置製造技術を用いて容易に実現でき、そのプロセスは
比較的簡単でちる。
成前に層間接続柱を形成するものであシ、層間接続用の
コンタクトホールの開孔工程を省略でき、既存の半導体
装置製造技術を用いて容易に実現でき、そのプロセスは
比較的簡単でちる。
（実施例）
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図（ａ）乃至（ｆｌｉｉ本発明の半導体装置の製造
方法の第１実施例として，半導体集積回路における層間
接続柱の形成工程の各段階での半導体ウェハの一部の断
面構造を示している。即ち、先ず第１図（ａ）に示すよ
うに、半導体基板（たとえばシリコン基板）１１上に下
層配線用導電膜、たとえばアルミニウム膜（ＡＡＩＩｌ
ｆｉ） Ｊ ２をスパッタリング法により８０００Ａの
膜厚となるように堆積する。
方法の第１実施例として，半導体集積回路における層間
接続柱の形成工程の各段階での半導体ウェハの一部の断
面構造を示している。即ち、先ず第１図（ａ）に示すよ
うに、半導体基板（たとえばシリコン基板）１１上に下
層配線用導電膜、たとえばアルミニウム膜（ＡＡＩＩｌ
ｆｉ） Ｊ ２をスパッタリング法により８０００Ａの
膜厚となるように堆積する。
次に、上記Ａ！膜１２上Ｋｇ続柱用の導電膜、たとえば
モリブデン膜（Ｍ ｏ膜）１３をスパッタリング法によ
１１ｏｏａｏＸの膜厚となるように堆積する。次に、第
１図（ｂｌに示すように下層導電膜１２の所望の形成パ
ターンにしだがって前記Ｍ。
モリブデン膜（Ｍ ｏ膜）１３をスパッタリング法によ
１１ｏｏａｏＸの膜厚となるように堆積する。次に、第
１図（ｂｌに示すように下層導電膜１２の所望の形成パ
ターンにしだがって前記Ｍ。
膜１３上に７オトレジストパターン１４を形成する。次
に、上記フォトレジストパターン１４をマスクにして等
方性エツチング方法、たとえはフレオン（ＣＦ４ ）を
主成分としたプラズマガスを用いたＣＤＥ（ケミカルド
ライエツチング）法により前記Ｍｏ膜１３を等方的にエ
ツチングしてＭ。
に、上記フォトレジストパターン１４をマスクにして等
方性エツチング方法、たとえはフレオン（ＣＦ４ ）を
主成分としたプラズマガスを用いたＣＤＥ（ケミカルド
ライエツチング）法により前記Ｍｏ膜１３を等方的にエ
ツチングしてＭ。
膜パターン１３′を形成する。次に、上記フォトレジス
トパターン１４およびＭｏ膜１３′をマスクにして異方
性エツチング方法、たとえば四塩化炭素（ＣＣ）。）と
塩素（Ｃｚｔ）ガスを主成分としたプラズマを用いたＲ
ＩＥ（反応性イオンエツチング、活性イオンエツチング
）法にょシ前記Ａ！膜１２を異方的にエツチングして下
層導電膜パターン１２′を形成したのち、前Ｉｅフォト
レジストパターン１４をたとえばアッシング（灰化）装
置により除去する。次に、第１図（Ｃ） ＶＣ示すよう
に、前記ＭＯ膜パターン１３′のうち所望の層間接続柱
形成（残存）部およびその下側のＡ！膜パターン部を覆
う個所に再びフォトレジストパターン１５を形成し、こ
のフォトレジストパターン１５をマスクにして再び等方
性エツチング方法により前記Ｍｏ膜パターン１３′を等
方的にエツチングしたのち上記フォトレジストパターン
１５を除去する。これによって、第１図（ｄ）に示すよ
うＫＭＯ膜からなる層間接続柱１３ｋが形成され、この
接続柱Ｊ、？Ａは等方性エツチング方法により形成され
ているのでエツチング用マスクが形成されていた上面側
が下側よルも細くなっておシ、その側壁はテーパ状にな
っている。次に、第１図（ｅ）に示すように、たとえば
プラズマＣＶＤ（化学的気相成長）法によｐ半導体基板
１１上の全面に層間絶縁膜１４として酸化シリコン膜（
８ｉ０．膜）を２０００ＯＡの膜厚となるように（つま
り、前記接続柱１３Ａを完全に埋め込むように）堆積す
る。
トパターン１４およびＭｏ膜１３′をマスクにして異方
性エツチング方法、たとえば四塩化炭素（ＣＣ）。）と
塩素（Ｃｚｔ）ガスを主成分としたプラズマを用いたＲ
ＩＥ（反応性イオンエツチング、活性イオンエツチング
）法にょシ前記Ａ！膜１２を異方的にエツチングして下
層導電膜パターン１２′を形成したのち、前Ｉｅフォト
レジストパターン１４をたとえばアッシング（灰化）装
置により除去する。次に、第１図（Ｃ） ＶＣ示すよう
に、前記ＭＯ膜パターン１３′のうち所望の層間接続柱
形成（残存）部およびその下側のＡ！膜パターン部を覆
う個所に再びフォトレジストパターン１５を形成し、こ
のフォトレジストパターン１５をマスクにして再び等方
性エツチング方法により前記Ｍｏ膜パターン１３′を等
方的にエツチングしたのち上記フォトレジストパターン
１５を除去する。これによって、第１図（ｄ）に示すよ
うＫＭＯ膜からなる層間接続柱１３ｋが形成され、この
接続柱Ｊ、？Ａは等方性エツチング方法により形成され
ているのでエツチング用マスクが形成されていた上面側
が下側よルも細くなっておシ、その側壁はテーパ状にな
っている。次に、第１図（ｅ）に示すように、たとえば
プラズマＣＶＤ（化学的気相成長）法によｐ半導体基板
１１上の全面に層間絶縁膜１４として酸化シリコン膜（
８ｉ０．膜）を２０００ＯＡの膜厚となるように（つま
り、前記接続柱１３Ａを完全に埋め込むように）堆積す
る。
次に、第１図（ｆｌに示すように、前記接続柱Ｊ、９Ａ
の頭部が露出するように前記層間絶縁膜１４の表面をた
とえば希弗酸（ＨＦ ）溶液により２００ＯＡだけエツ
チングする。次に、上鏝ｅエツチングされた層間絶縁膜
１４′上の全面に上層配線用導電ｉｌ！、たとえばＡＩ
ＮＡｊＪ ５をスパッタリング方法により堆積しだのち
そのパターン形成を行なう。これによって、接続柱ＪＪ
Ａを介して上層導電膜１５のパターンと下層導電膜パタ
ーン１２′とが電気的に接続される。
の頭部が露出するように前記層間絶縁膜１４の表面をた
とえば希弗酸（ＨＦ ）溶液により２００ＯＡだけエツ
チングする。次に、上鏝ｅエツチングされた層間絶縁膜
１４′上の全面に上層配線用導電ｉｌ！、たとえばＡＩ
ＮＡｊＪ ５をスパッタリング方法により堆積しだのち
そのパターン形成を行なう。これによって、接続柱ＪＪ
Ａを介して上層導電膜１５のパターンと下層導電膜パタ
ーン１２′とが電気的に接続される。
なお、前記層間絶縁膜１４の材質としては、前記８ｉ０
．膜量外にリンガラスを含んだＰ２Ｏ（リン・シリケー
ト・ガラス）膜でもよく、その堆積方法としては前記プ
ラズマＣＶＤ法以外に常圧ＣＶＤ法や減圧ＣＶＤ法を用
いてもよい。また。
．膜量外にリンガラスを含んだＰ２Ｏ（リン・シリケー
ト・ガラス）膜でもよく、その堆積方法としては前記プ
ラズマＣＶＤ法以外に常圧ＣＶＤ法や減圧ＣＶＤ法を用
いてもよい。また。
接続柱Ｊ３Ａの材質としては前記Ｎｏ膜に限らず、その
他の高融点金属（タングステンなど）とが。
他の高融点金属（タングステンなど）とが。
これらのシリコン化合物（ＭｏＳｉ、；モリブデンシリ
サイドなど）を用いてもよい。
サイドなど）を用いてもよい。
上記第１実施例の製造方法により形成された第１図（ｆ
）に示すような層間接続柱１３ｋによれば、下層導電膜
上に堆積された層間接続膜１３の一部が柱状に残されて
構成されるので、その内部は充実している。したがって
、従来例のようなコンタクトホール開孔部の内部に堆積
された金属膜の場合にはコンタクトホール側壁のステッ
プカバレージの低下による断線のおそれがあるのに比べ
て、層間接続の信頼性が高く得られる。この場合、層間
接続柱ＪＪＡの側壁はテーパ状に形成されているので、
その周囲に形成される層間絶縁膜１４′によるステップ
カバレージが十分に得られるようになり、この点でも層
間接続の信頼性が高く得られる。
）に示すような層間接続柱１３ｋによれば、下層導電膜
上に堆積された層間接続膜１３の一部が柱状に残されて
構成されるので、その内部は充実している。したがって
、従来例のようなコンタクトホール開孔部の内部に堆積
された金属膜の場合にはコンタクトホール側壁のステッ
プカバレージの低下による断線のおそれがあるのに比べ
て、層間接続の信頼性が高く得られる。この場合、層間
接続柱ＪＪＡの側壁はテーパ状に形成されているので、
その周囲に形成される層間絶縁膜１４′によるステップ
カバレージが十分に得られるようになり、この点でも層
間接続の信頼性が高く得られる。
まだ、上記第１実施例の製造方法によれば、従来例にお
ける層間接続用のコンタクトホールの開孔工程を省略で
き１層間絶縁膜Ｊ４の形成に先立って下層導電膜１２上
に層間接続柱１３Ａを形成し１層間絶縁膵１４′形成後
に上記接続柱７．９Ａの頭部上にＥ層導電膜１５を堆積
する工程を必要とするが、この工程は既存の製造技術を
用いて容易に実現でき、そのプロセスは比較的簡単であ
る。
ける層間接続用のコンタクトホールの開孔工程を省略で
き１層間絶縁膜Ｊ４の形成に先立って下層導電膜１２上
に層間接続柱１３Ａを形成し１層間絶縁膵１４′形成後
に上記接続柱７．９Ａの頭部上にＥ層導電膜１５を堆積
する工程を必要とするが、この工程は既存の製造技術を
用いて容易に実現でき、そのプロセスは比較的簡単であ
る。
なお、上記実施例の製造方法は、二層配線構造の半導体
装置だけでなく三層以りの配線構造を有する半導体装置
における層間接続を行なう際にも適用可能である。
装置だけでなく三層以りの配線構造を有する半導体装置
における層間接続を行なう際にも適用可能である。
次に、第２図（ａ）及び（ｂｌを参照して本発明の製造
方法の第２実施例を説明する。即ち、先ず第２図（ａ）
に示すように、半導体基板１１上に下層導電膜として第
１のＡｌ膜１２を８００ＯＡ堆積し、そのＬにたとえば
チタンナイトライドｌ？（ＴｉＮ膜）２ノを１００ＯＡ
の膜厚となるように堆積する。
方法の第２実施例を説明する。即ち、先ず第２図（ａ）
に示すように、半導体基板１１上に下層導電膜として第
１のＡｌ膜１２を８００ＯＡ堆積し、そのＬにたとえば
チタンナイトライドｌ？（ＴｉＮ膜）２ノを１００ＯＡ
の膜厚となるように堆積する。
このＴｉＮ膜２膜圧１積は、たとえばアルゴン（Ａ、ｒ
）／窒素（Ｎ、）プラズマを用いてＴｉターゲットから
の化成スパッタリング法により行なう。次に、上記Ｔｉ
Ｎ膜２膜上１上間接続柱形成用ノ導ｖＬ膜として第２の
ＡＡ膜２２を１００００Ａ堆積する。次に、第２図（ｂ
）に示すように、下層導ｌｉｔ膜（第１のへ！膜１２）
の所望の形成パターンにしたがって第２のへ！膜２２上
にフォトレジストパターン２３を形成する。次に、上記
フォトレジスタパターン２３をマスクとして、たとえは
リン酸を主成分としたへ！エツチング溶液により第２の
ＡＡ膜２２をエツチングして第２のへ！膜パターン２２
′を形成する。この場合、第２のＡＡ膜２２′の側壁は
テーパ状になるが、下層１電膜である第１のＡＡＡｉｌ
はその上に介在するＴｉＮ膜２膜圧１るマスク作用によ
りエッチングが防止される。次に、前記フォトレジスト
パターン２３および第２のへ！膜２２′をマスクにして
前記第１実施例と同様にＲＩＥ法によりＴｉＮ膜２膜圧
１び第１のｈＨ＠ｘ ２を異方的にエツチングしてＴｉ
Ｎ膜パターン２１′および第１のＡ！膜パターン１２′
を形成したのちフォトレジストパターン２３を除去する
。次に、前記第１実施例と同様に、前記第２のＡＡｉパ
ターン２２′のうち所望の層間接続柱形成（残存）部お
よびその下側のＴｉＮ膜パターン部、第１のＡ！膜パタ
ーン部を覆う個所に再びフォトレジストパターンを形成
スる。そして、このフォトレジストパターンをマスクに
して再びＲＩＢ法により第２のＡＩ膜パターン２２′の
みをエツチングしたのちフォトレジストパターンを除去
する。この場合、第２のＡＡ膜パターン２２′とその上
面のフォトレジストパターンとのエツチング選択比が余
夛高くない（たとえば選択比が１．２〜１．５）条件で
エツチングを行なうことによって、このエツチングによ
り第２のＡ７膜パターン２２′の一部が残るように形成
された層間接続柱の側壁にテーパを持たせることが可能
である。なお、この段階では第１のＡＡ膜パターン１２
′上にＴｉＮ膜パターン２１′が残存している。以後は
、前述した第１の実施例と同様に１層間絶縁験を形成し
、前記接続柱の頭部が露出するように層間絶縁膜表面を
エツチングし、上層導電膜の堆積およびパターニングを
行なう。
）／窒素（Ｎ、）プラズマを用いてＴｉターゲットから
の化成スパッタリング法により行なう。次に、上記Ｔｉ
Ｎ膜２膜上１上間接続柱形成用ノ導ｖＬ膜として第２の
ＡＡ膜２２を１００００Ａ堆積する。次に、第２図（ｂ
）に示すように、下層導ｌｉｔ膜（第１のへ！膜１２）
の所望の形成パターンにしたがって第２のへ！膜２２上
にフォトレジストパターン２３を形成する。次に、上記
フォトレジスタパターン２３をマスクとして、たとえは
リン酸を主成分としたへ！エツチング溶液により第２の
ＡＡ膜２２をエツチングして第２のへ！膜パターン２２
′を形成する。この場合、第２のＡＡ膜２２′の側壁は
テーパ状になるが、下層１電膜である第１のＡＡＡｉｌ
はその上に介在するＴｉＮ膜２膜圧１るマスク作用によ
りエッチングが防止される。次に、前記フォトレジスト
パターン２３および第２のへ！膜２２′をマスクにして
前記第１実施例と同様にＲＩＥ法によりＴｉＮ膜２膜圧
１び第１のｈＨ＠ｘ ２を異方的にエツチングしてＴｉ
Ｎ膜パターン２１′および第１のＡ！膜パターン１２′
を形成したのちフォトレジストパターン２３を除去する
。次に、前記第１実施例と同様に、前記第２のＡＡｉパ
ターン２２′のうち所望の層間接続柱形成（残存）部お
よびその下側のＴｉＮ膜パターン部、第１のＡ！膜パタ
ーン部を覆う個所に再びフォトレジストパターンを形成
スる。そして、このフォトレジストパターンをマスクに
して再びＲＩＢ法により第２のＡＩ膜パターン２２′の
みをエツチングしたのちフォトレジストパターンを除去
する。この場合、第２のＡＡ膜パターン２２′とその上
面のフォトレジストパターンとのエツチング選択比が余
夛高くない（たとえば選択比が１．２〜１．５）条件で
エツチングを行なうことによって、このエツチングによ
り第２のＡ７膜パターン２２′の一部が残るように形成
された層間接続柱の側壁にテーパを持たせることが可能
である。なお、この段階では第１のＡＡ膜パターン１２
′上にＴｉＮ膜パターン２１′が残存している。以後は
、前述した第１の実施例と同様に１層間絶縁験を形成し
、前記接続柱の頭部が露出するように層間絶縁膜表面を
エツチングし、上層導電膜の堆積およびパターニングを
行なう。
なお、前記ＴｉＮ膜２１Ｐ１外に、第２のＡＩ膜２２に
対するエツチング時に下地へ！膜（第１のＡ！膜１２）
のエツチングを防止するマスク作用を有し、下地ＡＡ膜
に対するエツチング時に同時にエツチング可能な導電膜
（たとえばタングステンナイトライドなどの窒化導電膜
など）を形成してもよい。
対するエツチング時に下地へ！膜（第１のＡ！膜１２）
のエツチングを防止するマスク作用を有し、下地ＡＡ膜
に対するエツチング時に同時にエツチング可能な導電膜
（たとえばタングステンナイトライドなどの窒化導電膜
など）を形成してもよい。
上記第２実施例の製造方法により形成された層間接続柱
によれば、下地Ａ！膜上にＴｉＮ膜などの導電膜を介し
てＡ！膜を用いることが可能であると共に、前記第１実
施例におけると同様にテーパ状の側壁を有する充実体と
して実現可能であり、層間接続の信頼性が高く得られる
。
によれば、下地Ａ！膜上にＴｉＮ膜などの導電膜を介し
てＡ！膜を用いることが可能であると共に、前記第１実
施例におけると同様にテーパ状の側壁を有する充実体と
して実現可能であり、層間接続の信頼性が高く得られる
。
また、上記第２実施例の製造方法によれば、前記第１実
施例に比べてＴｉＮ膜などの導ｉ１ｆ膜を形成する工程
が増えるが、Ａｉｌからなる接続柱形成部を残す工程を
ウェットエツチング方法等により簡単に行なうことがで
き、全体として比較的簡単なプロセスで実現できる。
施例に比べてＴｉＮ膜などの導ｉ１ｆ膜を形成する工程
が増えるが、Ａｉｌからなる接続柱形成部を残す工程を
ウェットエツチング方法等により簡単に行なうことがで
き、全体として比較的簡単なプロセスで実現できる。
上述したように本発明によれは、二層の導電膜相互間を
接続する信頼性の高い柱状の導電膜からなる層間接続柱
を有する半導体装置およびそれを比較的簡単なプロセス
で実現し得る半導体装置の製造方法を提供できる。
接続する信頼性の高い柱状の導電膜からなる層間接続柱
を有する半導体装置およびそれを比較的簡単なプロセス
で実現し得る半導体装置の製造方法を提供できる。
第１図（ａ）乃至（ｆ）は本発明の半導体装置の製造方
法の第１実施例に係る層間接続柱形成工程の各段階にお
ける半導体ウェハ断面構造を示す図、第２図（ａ）及び
（ｂ）は同じく第２実施例に係る層間接続柱形成工程の
各段階における半導体ウエノ・断面構造を示す図、第３
図（ａ）乃至（Ｃ）は従来の半導体装置の製造方法にお
けるコンタクトホールを用いた層間接続工程の各段階で
の半導体ウェハ断面構造を示す図である。 １１・・・半導体基板、１２′・・・下１―配線用導電
膜パターン、１３ｋ・・・層間接続柱（Ｍ ｏ膜）％１
４゜１５．２３・・・フォトレジスト、１４．１４’・
・・層間絶縁膜、１５・・・上層配線用導電膜、２１・
・・ＴｉＮ膜、２２・・・層間接続柱形成用導電膜。 出願人代理人 弁理士 鈴 江 武 彦（ａ） （ｂ） （ｃ） 箪１図 （ａ） （ｂ） 第２図 （ａ） （ｂ） （Ｃ） 第３図
法の第１実施例に係る層間接続柱形成工程の各段階にお
ける半導体ウェハ断面構造を示す図、第２図（ａ）及び
（ｂ）は同じく第２実施例に係る層間接続柱形成工程の
各段階における半導体ウエノ・断面構造を示す図、第３
図（ａ）乃至（Ｃ）は従来の半導体装置の製造方法にお
けるコンタクトホールを用いた層間接続工程の各段階で
の半導体ウェハ断面構造を示す図である。 １１・・・半導体基板、１２′・・・下１―配線用導電
膜パターン、１３ｋ・・・層間接続柱（Ｍ ｏ膜）％１
４゜１５．２３・・・フォトレジスト、１４．１４’・
・・層間絶縁膜、１５・・・上層配線用導電膜、２１・
・・ＴｉＮ膜、２２・・・層間接続柱形成用導電膜。 出願人代理人 弁理士 鈴 江 武 彦（ａ） （ｂ） （ｃ） 箪１図 （ａ） （ｂ） 第２図 （ａ） （ｂ） （Ｃ） 第３図
Claims (1)
- 【特許請求の範囲】 （１）多層配線構造を有する半導体装置において、下層
配線用導電膜パターンと上層配線用導電膜パターンとの
間を接続する柱状の導電膜からなり、上側が下側より細
く形成されてテーパ状の側壁を有する層間接続柱を具備
することを特徴とする半導体装置。 （２）前記下層配線用導電膜パターンおよび上層配線用
導電膜パターンはそれぞれアルミニウム膜からなり、層
間接続柱は高融点金属またはそのシリサイドからなるこ
とを特徴とする前記特許請求の範囲第１項記載の半導体
装置。 （３）前記下層配線用導電膜パターンおよび上層配線用
導電膜パターンはそれぞれアルミニウム膜からなり、層
間接続柱は下層配線用導電膜上に所定の導電膜を介して
形成されたアルミニウム膜からなることを特徴とする前
記特許請求の範囲第１項記載の半導体装置。（４）多層
配線構造を有する半導体装置の製造に際して、下層配線
用導電膜上に上側が下側よりも細くテーパ状の側壁を有
する柱状の導電膜からなる層間接続柱を形成する工程と
、上記層間接続柱の頭部以外を埋め込むように層間絶縁
膜を形成する工程と、この層間絶縁膜上で上記層間接続
柱の頭部に接続するように上層配線用導電膜パターンを
形成する工程とを具備することを特徴とする半導体装置
の製造方法。 （５）前記層間接続柱を形成する工程は、下層配線用導
電膜上に層間接続柱用導電膜を堆積し、次に下層配線用
導電膜の所望の形成パターンにしたがって層間接続柱用
導電膜上にフォトレジストパターンを形成し、このフォ
トレジストパターンをマスクにして層間接続柱用導電膜
を等方的にエッチングしたのちフォトレジストパターン
を除去し、層間接続柱導電膜のうち層間接続柱残存形成
部上を覆うように再びフォトレジストパターンを形成し
、このフォトレジストパターンをマスクにして層間接続
柱導電膜を再び等方的にエッチングすることを特徴とす
る前記特許請求の範囲第４項記載の半導体装置の製造方
法。 （６）前記層間接続柱の頭部以外を埋め込むように層間
絶縁膜を形成する工程は、層間接続柱を埋め込むように
層間絶縁膜を堆積したのち層間接続柱の頭部が露出する
ように層間絶縁膜表面をエッチング除去することを特徴
とする前記特許請求の範囲第４項記載の半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13516186A JPS62291138A (ja) | 1986-06-11 | 1986-06-11 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13516186A JPS62291138A (ja) | 1986-06-11 | 1986-06-11 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62291138A true JPS62291138A (ja) | 1987-12-17 |
Family
ID=15145247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13516186A Pending JPS62291138A (ja) | 1986-06-11 | 1986-06-11 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62291138A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347952A (ja) * | 1986-08-18 | 1988-02-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07142576A (ja) * | 1993-11-18 | 1995-06-02 | Nec Corp | 半導体装置の製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4894866A (ja) * | 1972-03-15 | 1973-12-06 | ||
| JPS6057650A (ja) * | 1983-06-16 | 1985-04-03 | プレツシ− オ−バ−シ−ズ リミテツド | 積層構造体の形成法 |
-
1986
- 1986-06-11 JP JP13516186A patent/JPS62291138A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4894866A (ja) * | 1972-03-15 | 1973-12-06 | ||
| JPS6057650A (ja) * | 1983-06-16 | 1985-04-03 | プレツシ− オ−バ−シ−ズ リミテツド | 積層構造体の形成法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347952A (ja) * | 1986-08-18 | 1988-02-29 | Mitsubishi Electric Corp | 半導体装置 |
| JPH07142576A (ja) * | 1993-11-18 | 1995-06-02 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109273430B (zh) | 半导体装置及其制造方法 | |
| JP2001522531A (ja) | 半導体基板上の構造物を選択的にプラズマエッチングするための方法 | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| JPH03196662A (ja) | 半導体集積回路の配線構造およびその製造方法 | |
| JPS62291138A (ja) | 半導体装置およびその製造方法 | |
| JPS607737A (ja) | 半導体装置の製造方法 | |
| JP3132446B2 (ja) | 半導体装置の製造方法 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JPH09307077A (ja) | 半導体装置の製造方法 | |
| JPH0653334A (ja) | 半導体装置の製造方法 | |
| JPH11251433A (ja) | 半導体装置およびその製法 | |
| JPH07321098A (ja) | コンタクトホールの形成方法 | |
| JPH0483336A (ja) | 半導体装置の製造方法 | |
| JP2001189383A (ja) | 半導体素子の金属配線並びにその製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JP2728073B2 (ja) | 半導体装置の製造方法 | |
| JPH08330251A (ja) | 半導体装置の製造方法 | |
| JPH08236622A (ja) | 半導体装置及びその製造方法 | |
| JPH04102331A (ja) | 半導体装置の製造方法 | |
| JPH01198031A (ja) | 半導体装置の製造方法 | |
| JP2001093978A (ja) | 半導体装置およびその製造方法 | |
| JPH0334319A (ja) | 半導体装置の製造方法 | |
| JPS63133647A (ja) | 半導体装置の製造方法 | |
| JPH05335307A (ja) | 半導体集積回路装置およびその製造方法 |