JPH01198031A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH01198031A JPH01198031A JP2452088A JP2452088A JPH01198031A JP H01198031 A JPH01198031 A JP H01198031A JP 2452088 A JP2452088 A JP 2452088A JP 2452088 A JP2452088 A JP 2452088A JP H01198031 A JPH01198031 A JP H01198031A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bpsg
- polycrystalline silicon
- etching
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000005368 silicate glass Substances 0.000 claims description 12
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 15
- 238000005530 etching Methods 0.000 abstract description 14
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 abstract description 4
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 4
- 230000008018 melting Effects 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 3
- 239000005380 borophosphosilicate glass Substances 0.000 abstract 6
- 239000011521 glass Substances 0.000 abstract 4
- 239000011248 coating agent Substances 0.000 abstract 2
- 238000000576 coating method Methods 0.000 abstract 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 abstract 1
- 239000007788 liquid Substances 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 16
- 239000007789 gas Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
凸状パターンの形成方法に関し、
電極配線など凸状パターンの上側部コーナーを円くする
ことを目的とし、 凸状パターン上にボロン燐シリケートガラス膜を被覆し
て、該ボロン燐シリケートガラス膜を溶融し、次いで、
該ボロン燐シリケートガラス膜と共に前記凸状パターン
を上面よりエツチングして、該凸状パターンの上側部コ
ーナーを円くする工程が含まれることを特徴とする。
ことを目的とし、 凸状パターン上にボロン燐シリケートガラス膜を被覆し
て、該ボロン燐シリケートガラス膜を溶融し、次いで、
該ボロン燐シリケートガラス膜と共に前記凸状パターン
を上面よりエツチングして、該凸状パターンの上側部コ
ーナーを円くする工程が含まれることを特徴とする。
［産業上の利用分野］
本発明は半導体装置の製造方法のうち、電極配線などの
凸状パターンの形成方法に関する。
凸状パターンの形成方法に関する。
例えば、ＩＣやＬＳＩなどの半導体装置は上面に電極配
線が形成され、また、高集積化されると、その電極配線
が多層に積層される。しかし、そのような配線パターン
は凸状にパターンニングされ、更に、その上に絶縁膜を
被覆するが、その場合、短絡などの事故が起こらないよ
うに、十分に配慮した形状が望まれている。
線が形成され、また、高集積化されると、その電極配線
が多層に積層される。しかし、そのような配線パターン
は凸状にパターンニングされ、更に、その上に絶縁膜を
被覆するが、その場合、短絡などの事故が起こらないよ
うに、十分に配慮した形状が望まれている。
［従来の技術］
第２図は従来の形成方法の工程順断面図を示しており、
本例は電極配線として導電性多結晶シリコン（ドープド
多結晶シリコン）を凸状に形成する例である。
本例は電極配線として導電性多結晶シリコン（ドープド
多結晶シリコン）を凸状に形成する例である。
第２図（ａｌ参照；まず、半導体基板ｌ上に化学気相成
長（ＣＶＤ）法により導電性の多結晶シリコン膜２を被
着し、その上にレジスト膜マスク３を形成した後、弗素
（Ｆ）系ガスを用いて垂直に異方性エツチングして電極
配線を形成する。
長（ＣＶＤ）法により導電性の多結晶シリコン膜２を被
着し、その上にレジスト膜マスク３を形成した後、弗素
（Ｆ）系ガスを用いて垂直に異方性エツチングして電極
配線を形成する。
第２図（ｂ）参照；次いで、そのレジスト膜マスク３を
残存したまま、同じガスを用いて異方性エツチングを等
方性エツチングに切り換えて、サイドエツチングを進行
させる。
残存したまま、同じガスを用いて異方性エツチングを等
方性エツチングに切り換えて、サイドエツチングを進行
させる。
第２図（Ｃ）参照；次いで、レジスト膜マスク３を除去
する。そうすると、図のように側面にテーパーをもった
多結晶シリコン膜２からなる電極配線パターンが形成さ
れる。これはその上面に被着する絶縁膜をなだらかに形
成するためである。
する。そうすると、図のように側面にテーパーをもった
多結晶シリコン膜２からなる電極配線パターンが形成さ
れる。これはその上面に被着する絶縁膜をなだらかに形
成するためである。
且つ、多層配線を形成する場合には、その上面の絶縁膜
を窓開けして電極を導出し、更に、その上に第２層目の
電極配線を形成する。
を窓開けして電極を導出し、更に、その上に第２層目の
電極配線を形成する。
上記が通常おこなわれている電極配線の形成方法である
。
。
［発明が解決しようとする問題点］
ところが、上記のような形成方法において、等方性エツ
チングによって側面をテーパー状に形成しても、上側部
コーナーが角張った形状（第２図（Ｃ１の矢印に示す）
に形成されて残る。そのため、その上に絶縁膜（層間絶
縁膜あるいはカバー絶縁膜）を被覆すると、そのコーナ
ーだけ被覆が不十分になり、且つ、その部分で絶縁膜に
クランクが入り易くなる。これは絶縁耐圧を低下させた
り、電極配線間を短絡したりして、ＩＣの信頼性を低下
させる原因になる欠点がある。
チングによって側面をテーパー状に形成しても、上側部
コーナーが角張った形状（第２図（Ｃ１の矢印に示す）
に形成されて残る。そのため、その上に絶縁膜（層間絶
縁膜あるいはカバー絶縁膜）を被覆すると、そのコーナ
ーだけ被覆が不十分になり、且つ、その部分で絶縁膜に
クランクが入り易くなる。これは絶縁耐圧を低下させた
り、電極配線間を短絡したりして、ＩＣの信頼性を低下
させる原因になる欠点がある。
本発明は、このような問題点を解消させるために、パタ
ーンの上側部コーナーを円くすることを目的とした凸状
パターンの形成方法を提案するものである。
ーンの上側部コーナーを円くすることを目的とした凸状
パターンの形成方法を提案するものである。
［問題点を解決するための手段］
その目的は、凸状パターン上にボロン燐シリケートガラ
ス膜を被覆して、該ボロン燐シリケートガラス膜を溶融
し、次いで、該ボロン燐シリケートガラス膜と共に前記
凸状パターンを上面よりエツチングして、該凸状パター
ンの上側部コーナーを円くする工程が含まれる製造方法
によって達成される。
ス膜を被覆して、該ボロン燐シリケートガラス膜を溶融
し、次いで、該ボロン燐シリケートガラス膜と共に前記
凸状パターンを上面よりエツチングして、該凸状パター
ンの上側部コーナーを円くする工程が含まれる製造方法
によって達成される。
［作用コ
即ち、本発明は既に作成した凸状パターンの上にボロン
燐シリケートガラス（Ｂ Ｐ Ｓ Ｇ）膜を被覆し、こ
のＢＰＳＧ膜を溶融して波状にし、そのＢＰＳＧ膜と共
に凸状パターンをエツチングして上側部コーナーを円く
する形成方法である。その際、ＢＰＳＧ膜は低温度で溶
融するから、溶融時に凸状パターンには影響を与えず、
しかも、ＢＰＳＧ膜はエツチングし易いから、このよう
な処理に適している。
燐シリケートガラス（Ｂ Ｐ Ｓ Ｇ）膜を被覆し、こ
のＢＰＳＧ膜を溶融して波状にし、そのＢＰＳＧ膜と共
に凸状パターンをエツチングして上側部コーナーを円く
する形成方法である。その際、ＢＰＳＧ膜は低温度で溶
融するから、溶融時に凸状パターンには影響を与えず、
しかも、ＢＰＳＧ膜はエツチングし易いから、このよう
な処理に適している。
［実施例］
以下、実施例によって詳細に説明する。
第１図＋ａ＋〜Ｃｄ）は本発明にかかる形成方法の工程
断面図を示している。本例も従来例と同じく多結晶シリ
コン電極配線の例である。
断面図を示している。本例も従来例と同じく多結晶シリ
コン電極配線の例である。
第１図（ａ）参照；まず、従来例の第２図（ａ）に示す
ような方法で多結晶シリコン膜２ （膜厚４０００人。
ような方法で多結晶シリコン膜２ （膜厚４０００人。
幅１μｍ程度）を電極配線としてパターンニングし、次
いで、ＣＶＤ法によってＢＰＳＧ膜５を被着する。
いで、ＣＶＤ法によってＢＰＳＧ膜５を被着する。
このＢＰＳＧ膜（ボロン燐シリケートガラス膜）はＰＳ
Ｇ膜（燐シリケートガラスＩＩＩ＞より一層低温度で溶
融できる絶縁膜で、例え暖、燐を４重量％、硼素を４重
量％含むＢＰＳＧ膜の溶融温度は９００〜９５０℃と、
燐を８重量％含むＰＳＧ膜の溶融温度の１０００〜１０
５０℃よりも一層低い温度で溶融することができるもの
である。
Ｇ膜（燐シリケートガラスＩＩＩ＞より一層低温度で溶
融できる絶縁膜で、例え暖、燐を４重量％、硼素を４重
量％含むＢＰＳＧ膜の溶融温度は９００〜９５０℃と、
燐を８重量％含むＰＳＧ膜の溶融温度の１０００〜１０
５０℃よりも一層低い温度で溶融することができるもの
である。
第１図（ｂ）参照；次いで、約９５０℃の温度でＢＰＳ
Ｇ膜５を溶融させて、図のようにやや平坦化し、電極配
線位置が判別できる波状のＢＰＳＧ膜５に形成する。
Ｇ膜５を溶融させて、図のようにやや平坦化し、電極配
線位置が判別できる波状のＢＰＳＧ膜５に形成する。
第１図（Ｃ）参照；次いで、塩素（ＣＩ）系ガスを用い
てＢＰＳＧ膜５を等方性エツチングする。そうすると、
ＢＰＳＧ膜５がエツチングされ、それと共に多結晶シリ
コン膜２もエツチングされて、その上側部コーナーが円
くなりながらエツチングされる。この際、反応ガスのＢ
ＰＳＧ膜５と多結晶、 シリコン膜２とのエツチング比
が若干相異していても、多結晶シリコン膜２の上側部コ
ーナーは円味を帯びながらエツチングされる。本図はエ
ツチング途中工程の断面図である。
てＢＰＳＧ膜５を等方性エツチングする。そうすると、
ＢＰＳＧ膜５がエツチングされ、それと共に多結晶シリ
コン膜２もエツチングされて、その上側部コーナーが円
くなりながらエツチングされる。この際、反応ガスのＢ
ＰＳＧ膜５と多結晶、 シリコン膜２とのエツチング比
が若干相異していても、多結晶シリコン膜２の上側部コ
ーナーは円味を帯びながらエツチングされる。本図はエ
ツチング途中工程の断面図である。
第１図（ｄ）参照；次いで、多結晶シリコン膜２が所望
形状になった後、ＢＰＳＧ膜５を弗酸液でエツチング除
去する。そうすると、ＢＰＳＧ膜が急速にエツチング除
去されて、図のような上側部コーナーが円味をもった凸
状パターンに形成される。
形状になった後、ＢＰＳＧ膜５を弗酸液でエツチング除
去する。そうすると、ＢＰＳＧ膜が急速にエツチング除
去されて、図のような上側部コーナーが円味をもった凸
状パターンに形成される。
なお、ＢＰＳＧ膜５を絶縁膜として利用する場合はその
まま残しておいても良い。 ・以上が本発明にか
かる形成方法である。上記例は多結晶シリコンで説明し
たが、同じ電極配線パターンとしての金属シリサイド（
タングステンシリサイド、モリブデンシリサイドなど）
の場合も同様にして形成できる。また、本発明にかかる
方法はその他の凸状絶縁膜、例えば、窒化シリコン膜（
Ｓｉ３ Ｎａ膜）にも適用できて、同様にコーナーを円
く形成でき、その上面への被覆性が改善される効果があ
る。
まま残しておいても良い。 ・以上が本発明にか
かる形成方法である。上記例は多結晶シリコンで説明し
たが、同じ電極配線パターンとしての金属シリサイド（
タングステンシリサイド、モリブデンシリサイドなど）
の場合も同様にして形成できる。また、本発明にかかる
方法はその他の凸状絶縁膜、例えば、窒化シリコン膜（
Ｓｉ３ Ｎａ膜）にも適用できて、同様にコーナーを円
く形成でき、その上面への被覆性が改善される効果があ
る。
［発明の効果］
上記の説明から明らかなように、本発明によれば電極配
線パターンなどの絶縁耐圧の低下や短絡などの事故を少
なくする効果があり、ＩＣの信頼性向上に顕著に貢献す
るものである。
線パターンなどの絶縁耐圧の低下や短絡などの事故を少
なくする効果があり、ＩＣの信頼性向上に顕著に貢献す
るものである。
第１図（ａ）〜（ｄ）は本発明にかかる形成方法の工程
断面図、 第２図（ａ）〜（Ｃ）は従来の形成方法の工程順断面図
である。 図において、 １は半導体基板、 ２は多結晶シリコン膜、３は
レジスト膜マスク、５はＢＰＳＧ膜、を示している。 ５８ＰＳＧ縁 第１図 彷膀石、ｆｆ５ｆ５；方ヲ五のニオ呈胛１１祈面囚第２
図
断面図、 第２図（ａ）〜（Ｃ）は従来の形成方法の工程順断面図
である。 図において、 １は半導体基板、 ２は多結晶シリコン膜、３は
レジスト膜マスク、５はＢＰＳＧ膜、を示している。 ５８ＰＳＧ縁 第１図 彷膀石、ｆｆ５ｆ５；方ヲ五のニオ呈胛１１祈面囚第２
図
Claims (1)
- 凸状パターン上にボロン燐シリケートガラス膜を被覆
して、該ボロン燐シリケートガラス膜を溶融し、次いで
、該ボロン燐シリケートガラス膜と共に前記凸状パター
ンを上面よりエッチングして、該凸状パターンの上側部
コーナーを円くする工程が含まれてなることを特徴とす
る半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2452088A JPH01198031A (ja) | 1988-02-03 | 1988-02-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2452088A JPH01198031A (ja) | 1988-02-03 | 1988-02-03 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01198031A true JPH01198031A (ja) | 1989-08-09 |
Family
ID=12140443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2452088A Pending JPH01198031A (ja) | 1988-02-03 | 1988-02-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01198031A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19639432A1 (de) * | 1996-09-25 | 1998-04-02 | Siemens Ag | Herstellverfahren für eine polykristalline Siliziumschicht mit glatter Oberfläche |
| US6268659B1 (en) | 1996-09-25 | 2001-07-31 | Infineon Technologies Ag | Semiconductor body with layer of solder material comprising chromium |
-
1988
- 1988-02-03 JP JP2452088A patent/JPH01198031A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19639432A1 (de) * | 1996-09-25 | 1998-04-02 | Siemens Ag | Herstellverfahren für eine polykristalline Siliziumschicht mit glatter Oberfläche |
| US6268659B1 (en) | 1996-09-25 | 2001-07-31 | Infineon Technologies Ag | Semiconductor body with layer of solder material comprising chromium |
| DE19639432C2 (de) * | 1996-09-25 | 2001-09-13 | Siemens Ag | Herstellverfahren für eine polykristalline Siliziumschicht mit glatter Oberfläche und dessen Verwendung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5484747A (en) | Selective metal wiring and plug process | |
| JPH0332215B2 (ja) | ||
| US6894364B2 (en) | Capacitor in an interconnect system and method of manufacturing thereof | |
| JPH01198031A (ja) | 半導体装置の製造方法 | |
| JPH03244126A (ja) | 半導体装置の製造方法 | |
| WO1987002828A1 (en) | Glass intermetal dielectric | |
| JPH0799759B2 (ja) | 半導体装置の製造方法 | |
| WO1995028000A2 (en) | Method of manufacturing a semiconductor device with a multilayer wiring structure containing narrow vias | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| EP0704105A1 (en) | Method of manufacturing a semiconductor device with a semiconductor body having a surface provided with a multilayer wiring structure | |
| JP3263481B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH1050835A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JPH03153034A (ja) | Ａｉ合金配線層の製造方法 | |
| KR940008021B1 (ko) | 반도체장치의 배선형성법 | |
| JPS62291138A (ja) | 半導体装置およびその製造方法 | |
| JP3295172B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| JPH01270333A (ja) | 半導体装置の製造方法 | |
| JPS5966150A (ja) | 半導体装置およびその製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPS61245551A (ja) | 半導体集積回路 | |
| JPS58222539A (ja) | 半導体集積回路の製造方法 | |
| JPH02285659A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 | |
| JP2000114261A (ja) | 半導体装置とその製造方法 |