KR940008021B1 - 반도체장치의 배선형성법 - Google Patents

반도체장치의 배선형성법 Download PDF

Info

Publication number
KR940008021B1
KR940008021B1 KR1019910000451A KR910000451A KR940008021B1 KR 940008021 B1 KR940008021 B1 KR 940008021B1 KR 1019910000451 A KR1019910000451 A KR 1019910000451A KR 910000451 A KR910000451 A KR 910000451A KR 940008021 B1 KR940008021 B1 KR 940008021B1
Authority
KR
South Korea
Prior art keywords
wiring
forming
layer
conductive layer
workpiece layer
Prior art date
Application number
KR1019910000451A
Other languages
English (en)
Other versions
KR920015516A (ko
Inventor
양원석
김종복
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910000451A priority Critical patent/KR940008021B1/ko
Publication of KR920015516A publication Critical patent/KR920015516A/ko
Application granted granted Critical
Publication of KR940008021B1 publication Critical patent/KR940008021B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음.

Description

반도체장치의 배선형성법
제 1a도 내지 제 1d도는 반도체장치의 배선형성에 있어서 일반적인 이물질(residue) 제거방법을 도시한 단면도.
제 2a도 내지 제 2d도는 반도체장치의 배선형성에 있어서 종래 방법에 의한 이물질 제거방법을 도시한 단면도.
제 3a도 내지 제 3e도는 반도체장치의 배선형성에 있어서 본 발명에 의한 이물질 제거방법을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체기판 10 : 하부층
20 : 제 1 피가공물층 25 : 제 2 피가공물층
20a, 25a : 배선 30 : 감광막패턴
40 : 절연막 40a : 스페이서
100 : 이물질
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 미세패턴 형성과 이물질(residue)제거를 위한 반도체장치의 배선형성법에 관한 것이다.
일반적으로 금속증착에 의해 증착된 금속막을 사전식각공정을 거쳐 패턴(Pattern)화 하고, 열처리공정을 하여 합금화(Alloying)시켜 칩내의 각 소자들, 이를테면 트랜지스터, 저항 및 콘덴서등을 상호 연결하여 집적회로화 하는 것을 금속배선기술이라 하는데, 이는 소자제조공정의 최종단계이며 소자제조의 수율, 신뢰성 및 소자의 전기적특성을 결정하는 요점이라는데서 그 중요성은 더욱더 커지고 있다.
16Mb에서 64Mb 및 256Mb로 고집적화 되고 있는 반도체 메모리장치에서는 배선을 형성하는 도전물질로 순수한 도전층이 아닌, 예컨대 1% Si+Al, 0.5% Cu+Al, 1% Si+0.5% Cu+Al등의 불순물이 든 도전층을 사용하는 경우가 많은데 이들 불순물이 든 도전층은 순수 도전물질을 식각하는 조건만으로는 완벽하게 식각되지 않는 경우가 많아, 반도체기판 상에 상기 불순물, 또는 불순물을 포함하는 상기 도전층의 찌꺼기, 또는 상기 도전층과 반도체기판과의 반응물질등에 의한 이물질(residue)을 남기는데, 이는 때때로 배선 사이를 잇는 다리 역할을 하게 되어 두 배선이 전기적으로 도통되는 문제를 발생한다.
금속배선시, 배선 사이에 형성되는 상기 이물질을 제거하기 위한 일반적인 방법을 설명하자면, 먼저 중간층(10)이 형성되어 있는 반도체기판(1)상에 도전층(20)을 형성한 후 상기 도전층 상에 배선하고자 하는 모양으로 감광막패턴(30)을 형성하고(제 1 a도), 상기 감광막패턴을 마스크로 하여 상기 도전층(20)에 이방성 식각공정을 행하여 도전층패턴(20a)을 형성한다. 이때 상기 도전층패턴 사이에는 앞에서 상술한 것과 같은 이물질(100)이 형성될 수도 있어(제 1 b도), 상기 중간층(10)을 과다식각하거나, 등방성식각에 상기 반도체기판을 노출시키는등의 공정을 추가하므로서 상기 이물질을 제거하는데(제 1 c도), 이는 상기 도전층패턴과 이물질이 분리되어 있지 않기 때문에, 이물질 제거공정에 의해 상기 도전층패턴(20a)의 측벽이 식각되어 측벽각(θ)을 크게 하므로 도전층폭이 줄어들거나, 도전층 자체의 경사가 음의 경사(Negative Slop)를 이루도록 한다. 이는 상기 도전층패턴(20a)이 형성된 반도체기판에 절연물질(60)을 도포하여 보호막 및 층간 절연막등을 형성하기 위한 후속공정으로 평탄화공정을 할때, 상기 도전층패턴(20a) 사이에 고안(void)이 생성하여 상기 도전층패턴(20a) 사이에서의 기생캐패시턴스를 증가시키거나, 도전층패턴의 측벽을 따라 증착되는 상기 절연물질(60)이 균일하게 도포되지 않기 때문에 부분적으로 얇게 형성된 곳에서는 끊어짐이 생기는 등의 문제점이 발생하여, 상기 절연물질(60)상에 도전물질을 증착하여 다층배선을 형성할 경우 상층도전물질과 하층도전물질이 전기적으로 도통되는 문제점이 발생하여 소자의 신뢰성을 저하시키게 되었다(제 1 d도).
일반적으로 이물질 제거방법에서 지적된 상기 문제점 즉, 도전층패턴(20a)의 측벽각(θ)증가에 의한 공간(void)형성 및 절연물질(60)의 불균일한 도포문제를 해결하기 위하여, 일본의 마스시타사는 'A NEW ETCHING PROCESS OF ALUMINUM ALLOY FOR SUBMICRON MULTI-LEVEL METALLIZA-TION'이란 제목으로 새로운 이물질 제거방법을 제안했는데(IEEE, Catalog No, 90th 0325-1, Page 275~281참조), 제 2 a도 내지 제 2 d도를 참조하여, 상기 이물질 제거방법을 설명하면, 감광막패턴(30)을 마스크로 하여 도전층패턴(20a)을 형성하는 공정에 의해 중간층(10)표면에 이물질(100)이 형성된 반도체기판(1) 전면에 절연막(40), 예컨대 폴리머(Polymer)를 얇게 증착한 후(제 2 a도), 상기 절연막에 이방성식각을 행하므로 도전층패턴(20a)과 감광막패턴(30)의 측벽에 스페이서(40a)를 형성하여 상기 도전층패턴(20a)과 이물질을 격리시키고(제 2b도), 이어서 상기 이물질을 제거하기 위한 추가 식각공정을 행하여 이물질을 제거한 후(제 2 c도), 상기 마스크패턴(30) 및 스페이서(40a)를 제거하므로 추가식각공정에 의한 도전층패턴(20a)의 손상을 방지한다(제2d도).
일본의 마스시타사에서 제안한 종래의 이물질(residue) 제거방법에 의하면, 도전층패턴 측벽에 절연물질로 구성된 스페이서를 형성하므로 이물질 제거를 위해 추가로 실시되는 식각공정에 의해 도전층패턴이 손상되는 것을 방지할 수 있지만, 상기 도전층패턴 형성을 위해 증착되는 도전층(20)은 그 반사율이 높아 미세패턴형성을 곤란하게 하는데, 이는 도전층(20) 전면에 감광막을 도포한 후 노광 및 현상하는 사진식각공정에 있어서, 상기 노광시 투사되는 빛의 일부는 감광막을 뚫고 반사율이 높은 상기 도전층에 닿은 후 불규칙한 표면상태를 가진 상기 도전층에 의해 난반사되어 노광을 원하지 않는 감광막에도 빛이 투사되는 현상이 발생하기 때문이다. 그리고, 절연막(40)으로 폴리머(Polymer)를 도포할 경우, 상기 폴리머는 불순물 이온 함유량이 많아 절연막(40)과 접촉하게 되는 도전층패턴에 상기 불순물이 진입하여 배선을 오염시키는 경우가 생기게 되고, 상기 폴리머는 감광막 위에 도포되므로 그 스텝 커버리지가 나빠지게 되어 그 효과를 얻기 위해서는 도포량을 많이 늘려야 하는 문제점이 있으며, 사진식각공정에 의해 상기 도전층패턴(20a)을 형성한 후 도전층의 안정화를 위하여 도전층패턴에 열처리공정(Alloy)을 행할때, 상기 도전층패턴의 윗부분이 개방되어 힐록(Hillock)과 공간(void)을 유발하므로 배선의 전기적특성을 저하시킬뿐 아니라, 상기 절연막과 감광막패턴은 그 막 성분이 달라 동시 제거가 어렵고 절연막 경우에는 이용후 다시 제거해야 하는 번거로움을 갖고 있다.
본 발명의 목적은 반사율이 높은 도전층 상에 반사율이 낮은 도전층이 적층하므로 미세패턴형성에 유리하게 한 반도체장치의 배선형성법을 제공하는데 있다.
본 발명의 다른 목적은 배선과 이물질(residue) 사이를 절연막으로 격리하므로 이물질 제거에 유리하게한 반도체장치의 배선형성법을 제공하는데 있다.
본 발명의 또 다른 목적은 배선의 측벽에 절연물질로 구성된 측벽을 형성하므로 평탄화에 유리하게 한 반도체장치의 배선형성법을 제공하는데 있다.
본 발명의 상기 목적, 다른 목적 및 또 다른 목적을 달성하기 위해 본 발명은 그 표면에 하부층이 형성된 반도체기판 상에 배선을 형성하는데 있어서, 상기 반도체기판 상에 제 1 피가공물층 및 제 2 피가공물층을 순차 적층하는 공정, 상기 피가공물층 상에 감광막패턴을 형성하는 공정, 상기 감광막패턴을 마스크로 하여 상기 피가공물층을 부분적으로 제거하므로 배선을 형성하는 공정, 상기 감광막패턴을 제거하는 공정, 배선이 형성된 상기 반도체기판 상에 절연막을 형성하는 공정, 상기 절연막을 이방성식각하므로 스페이서를 형성하는 공정 및 상기 배선형성공정시 하부층 상에 생성되어 제거되지 않고 남아 있는 이물질을 제거하는 공정으로 이루어지는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱어 자세하게 설명하고자 한다.
제 3 a도 내지 제 3 e도는 본 발명에 의한 반도체장치의 배선형성법을 도시한 단면도이다.
먼저, 제 3 a도를 참조하면, 하부층(10)이 형성된 반도체기판(1)상에 제 1 피가공물층(20) 및 제 2 피가공물층(25)을 적층한 후 감광막패턴(30)을 형성하는 공정을 도시한 것으로서, 상기 하부층은 그 표면 및 그 하층에 형성되는 패턴의 성격에 따라 여러가지로 구분할 수 있는데, 예컨대 반도체기판이 상기 하층으로 형성되고 그 위에 절연물질을 도포한 후 콘택홀을 형성하여 제 1 층도전물질을 콘택시키므로 배선을 형성할 때 상기 하부층은 반도체기판과 제 1 층도전물질을 절연시키는 절연층 역할을 하고, 상기 제 1 층도전물질로 형성된 배선이 상기 하층으로 형성되고 그 위에 평탄화된 층간절연막을 도포한 후 비아(via)홀을 형성하여 제 2 층도전물질을 콘택시키므로 배선을 형성할때 상기 하부층은 제 1 층도전물질과 제 2 층도전물질을 절연시키는 층간절연막 역할을 한다.
상기 하부층 상에 제 1 피가공물층(20)으로, 예컨대 도전층을 증착한 후 제 2 피가공물층(25)을 적층하는데, 이때 상기 제 2 피가공물층으로는 반사율이 낮은 물질, 예컨대 티타늄 나이트라이드(TiN)와 같은 물질을 사용하는데, 이는 상기 도전층은 반사율이 높아 도전층 상에 감광막을 도포한 후 노광 및 현상 공정을 거쳐 감광막패턴(30)을 형성할 때, 상기 노광을 위해 투사되는 빛의 일부가 상기 도전층의 고르지 않은 표면상태에 의해 난반사되어 노광을 원하지 않는 감광막에도 빛이 투사되므로 미세패턴형성을 곤란하게 하기 때문에, 상기 티타늄 나이트라이드(TiN)와 같은 반사율이 낮은 물질을 도전층 상에 적층하여 상기 난반사에 의해 감광막패턴이 손상되는 것을 방지하기 위해서이다. 뿐만 아니라, 상기 제 2 피가공물층은 배선후 열처리공정(Alloy)을 행할때 상기 도전층이 용융되어 재결합하는 과정에서 그 표면에 힐록(Hillock)이나 공간(void)등의 미세결함을 유발하는 것을 방지해주는 역할도 하는데 이는 종래 그 표면이 노출되어 도전물질의 이동이 좌우 및 상하로 자유롭던 것을 상기 제 2 피가공물층으로 억제하므로 가능해진다.
이어서, 제 2 피가공물층(25)이 적층된 상기 반도체기판(1)에 감광막을 도포한 후 노광 및 현상공정을 거쳐 원하는 모양으로 그 감광막패턴(30)을 완성한다.
제 3 b도를 참조하면 제1 및 제 2 피가공물층에 상기 감광막패턴을 마스크로 하여 식각공정을 행하므로 제1 및 제 2 피가공물층이 적층된 배선(25a 및 20a)을 형성하는 공정을 도시한 것으로서, 상기 식각공정은 예컨대 반응성 이온식각(RIE)과 같은 이방성식각으로서 상기 감광막패턴(30)을 마스크로 하여 상기 제1 및 제 2 피가공물층에 행해진다.
이때, 상기 제 1 피가공물층은 도전물질로 구성되는데, 통상 배선을 위한 도전물질로는 순수한 도전물질이 아닌, 예컨대 1% Si+Al, 0.5% Cu+Al, 1% Si+0.5% Cu+Al등의 알루미늄합금을 많이 이용한다. 이는 상기 배선은 여러상황의 기판상 혹은 하에서 형성되기 때문에, 상기 기판을 구성하는 물질과 상기 배선을 구성하는 물질 사이에서 원하지 않는 물리적반응을 일으켜 소자의 전기적특성을 파괴하기 때문이며, 예컨대 스파이크(spike)현상 및 실리콘입자의 결정(segment)등이 그것이다.
상기 알루미늄합금 또는 제 2 피가공물층으로 이용될 수 있는 여러가지 도전물질은, 식각공정시 제거되어야 할 부분이 완전히 제거되지 않고 상기 하부층(10)상에 파편 모양으로 남아 배선과 배선사이를 연결하는 등의 원하지 않는 현상을 일으키기도 한다. 배선과 배선사이에 파편모양으로 남은 상기 도전물질의 찌꺼기를 이물질(residue) (100)이라 하는데, 상기 이물질은 상기 도전물질 내에 합금을 위해 함유된 불순물들의 결정이거나 상기 도전물질과 기판이 반응하여 생성된 물질 또는 도전물질 자체일 수도 있다.
제 3 c도를 참조하면, 배선(25a 및 20a)이 형성된 상기 반도체기판(1)상에 절연막(40)을 형성하는 공정을 도시한 것으로서, 상기 절연막은, 예컨대 BPSG, SiO2및 TEOS등과 같은 것으로, 상기 배선과 스트레스 및 식각비 등을 비교한 후 도포해야 한다.
제 3 d도를 참조하면, 상기 절연막(40)에 이방성식각을 행하므로 배선(25a 및 20a) 측벽에 스페이서(40a)를 형성하는 공정을 도시한 것으로서, 상기 이방성식각은, 예컨대 반응성 이온식각(RIE)과 같은 것으로 상기 배선의 측벽에 형성된 절연막이 제거되지 않고 남아 스페이서(40a)를 형성하도록 한다. 이때 상기 스페이서는 이물질(100)제거를 위해 기판에 식각공정이 행해질때 상기 식각공정에 의해 배선이 손상되지 않도록 하기 위해 전체배선의 측벽에 형성된다. 상기 식각공정에 의해 배선이 손상되므로 발생하는 여러가지 문제점들은 앞에서 상술한 바와 같다.
제 3 e도를 참조하면 이물질(100)을 제거한후 기판전면에 제 1 물질(50)을 증착하는 공정을 도시한 것으로서, 상기 이물질(100)은 상기 배선을 형성할때 행한 식각공정을 반복하여 상기 하부층(10)을 과다식각하거나 등방성식각을 행하여 제거한다. 이때 상기 스페이서(40a)는 상기 이물질 제거를 위한 식각공정으로부터 배선을 보호하는 역할을 한다. 이어서 상기 제 1 피가공물층, 즉 도전층을 안정화시키기 위한 열처리공정(Alloy)을 행하는데, 이는 배선형성을 위해 증착된 상기 도전층의 막질이 좋지않기 때문에 열처리를 하여 재배열에 의한 안정된 막질을 얻기 위해서이다. 이때, 종래 방법에 의하면, 상기 도전층의 상부가 노출되어 있어 공급된 열에 의해 상기 도전층이 용융되어 재결합하는 과정에서 힐록 및 공간(void)을 형성하기 쉬운데, 본 발명에서는 상기 제 2 피가공물층에 의해 상기 도전층의 노출이 제한되기 때문에 힐록등의 문제를 억제시켜주는 효과가 있다.
제 1 물질(50)은 상기 열처리공정에 의해 배선이 안정화된 반도체기판(1) 전면에 증착되는데 상기 배선이 도전물질이기 때문에 통상 상기 제 1 물질은 절연물질로 하는 것이 바람직하다. 이때 상기 스페이서(40a)는 배선의 경사(θ)를 포지티브(Positive)하게 하는 효과가 있어 증착되는 물질이 쉽게 평탄화되도록 하여 배선 사이에 공간(void)이 발생하는 것을 방지해 준다. 이는 후속공정에 의해 상기 제 1 물질 상에 다른 배선이 형성될때 하층생성물의 표면굴곡에 의한 상기 다른 배선의 전기적특성 저하를 방지한다.
따라서, 상기 제 2 피가공물층에 의해서는 사진식각공정시 빛의 난반사로 인한 도전층의 손상을 방지하므로 미세패턴을 형성하는 것이 가능하고, 열처리공정(Alloy)시 도전층 노출을 제한하므로 힐록, 공간(void)등의 생성을 억제하며, 상기 스페이서에 의해서는 이물질 제거공정에 의해 배선이 손상되는 것을 방지하며, 배선의 경사가 포지티브하게 되는 효과가 있어 배선상에 다른 물질을 증착할때 공간(void)등의 문제가 발생하는 것을 억제하며, 평탄화를 쉽게 이룰 수 있다. 또한 배선공정중 전기적특성 개선을 위해 이용되었던 제 2 피가공물층 및 스페이서를 제거하지 않고 남겨두므로 공정을 단순화할 수 있다.
본 발명이 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.

Claims (9)

  1. 기판상에 제 1 피가공물층 및 반사율이 낮은 물질로 구성된 제 2 피가공물층을 차례로 형성하는 공정 ; 상기 피가공물층을 식각 대상물로 한 사진/식각공정을 행하여 상기 제 1 피가공물층 및 제 2 피가공물층으로 구성된 배선을 형성하는 공정 ; 결과물 상에 절연막을 형성하는 공정 ; 상기 절연막을 식각 대상물로 한 이방성 식각공정을 행하여 상기 배선의 측벽에 스페이서를 형성하는 공정 ; 및 상기 사진 식각공정시, 기판상에 생성되어 제거되지 않고 남아있는 이물질을 제거하는 공정으로 이루어지는 것을 특징으로 하는 반도체장치의 배선형성법.
  2. 제 1 항에 있어서, 상기 제 1 피가공물층은 도전물질로 구성되는 것을 특징으로 하는 반도체장치의 배선형성법.
  3. 제 2 항에 있어서, 상기 도전물질은 반사율이 높은 물질인 것을 특징으로 하는 반도체장치의 배선형성법.
  4. 제 2 항에 있어서, 상기 도전물질은 알루미늄인 것을 특징으로 하는 반도체장치의 배선형성법.
  5. 제 1 항에 있어서, 상기 제 2 피가공물층은 티타늄 나이트라이드(TiN)인 것을 특징으로 하는 반도체장치의 배선형성.
  6. 제 1 항에 있어서, 상기 절연막은 BPSG, SiO2, TEOS중 어느 하나인 것을 특징으로 하는 반도체장치의 배선형성법.
  7. 제 1 항에 있어서, 상기 이물질 제거는 배선형성을 위한 상기 식각공정을 반복하여 상기 기판을 과다식각하는 것을 특징으로 하는 반도체장치의 배선형성법.
  8. 제 1 항에 있어서, 상기 이물질 제거는 등방성식각으로 진행하는 것을 특징으로 하는 반도체장치의 배선형성법.
  9. 제 4 항에 있어서, 이물질 제거를 위한 에천트(etchant)는 인산과 불산을 함유하는 용액인 것을 특징으로 하는 반도체장치의 배선형성법.
KR1019910000451A 1991-01-14 1991-01-14 반도체장치의 배선형성법 KR940008021B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910000451A KR940008021B1 (ko) 1991-01-14 1991-01-14 반도체장치의 배선형성법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910000451A KR940008021B1 (ko) 1991-01-14 1991-01-14 반도체장치의 배선형성법

Publications (2)

Publication Number Publication Date
KR920015516A KR920015516A (ko) 1992-08-27
KR940008021B1 true KR940008021B1 (ko) 1994-08-31

Family

ID=19309730

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910000451A KR940008021B1 (ko) 1991-01-14 1991-01-14 반도체장치의 배선형성법

Country Status (1)

Country Link
KR (1) KR940008021B1 (ko)

Also Published As

Publication number Publication date
KR920015516A (ko) 1992-08-27

Similar Documents

Publication Publication Date Title
US4917759A (en) Method for forming self-aligned vias in multi-level metal integrated circuits
JPH0212917A (ja) 半導体装置の製造方法
JP3262496B2 (ja) 埋込導体を有する集積回路の製造方法
US4070501A (en) Forming self-aligned via holes in thin film interconnection systems
US6218283B1 (en) Method of fabricating a multi-layered wiring system of a semiconductor device
US6387754B2 (en) Method of forming an on-chip decoupling capacitor with bottom hardmask
US6849537B2 (en) Method of suppressing void formation in a metal line
JPH0682759B2 (ja) 導電性スタツドの形成方法
EP0248668A2 (en) Process for fabricating multilevel metal integrated circuits and structures produced thereby
KR100349680B1 (ko) 듀얼 다마신 배선의 형성 방법
JPH0563940B2 (ko)
EP0981161A2 (en) Semiconductor structure including a conductive fuse and process for fabrication thereof
US6103617A (en) Fabricating method of multi-level wiring structure for semiconductor device
KR940008021B1 (ko) 반도체장치의 배선형성법
US6133628A (en) Metal layer interconnects with improved performance characteristics
US5422312A (en) Method for forming metal via
US6287752B1 (en) Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device
KR100515058B1 (ko) 금속 패턴을 갖는 반도체 소자의 형성방법
KR100571696B1 (ko) 반도체 소자의 제조 방법
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer
JP3039447B2 (ja) 半導体装置の製造方法
KR100230733B1 (ko) 반도체 소자의 다층 금속 배선 형성 방법
JPS6254427A (ja) 半導体装置の製造方法
US20010051424A1 (en) Method of forming an opening in a dielectric layer in integrated circuit
KR0137990B1 (ko) 반도체 소자의 금속배선 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19910114

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19910114

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19940228

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19940809

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19941129

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19941216

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19941216

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19970731

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19980721

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19990721

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20000714

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 20010706

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20020708

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20020708

Start annual number: 9

End annual number: 9

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee