KR0137990B1 - 반도체 소자의 금속배선 제조방법 - Google Patents
반도체 소자의 금속배선 제조방법Info
- Publication number
- KR0137990B1 KR0137990B1 KR1019940039204A KR19940039204A KR0137990B1 KR 0137990 B1 KR0137990 B1 KR 0137990B1 KR 1019940039204 A KR1019940039204 A KR 1019940039204A KR 19940039204 A KR19940039204 A KR 19940039204A KR 0137990 B1 KR0137990 B1 KR 0137990B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- metal wiring
- forming
- semiconductor device
- film
- Prior art date
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 금속배선 제조방법에 관한것으로서, 소정구조의 반도체기판상에 금속배선 콘택홀을 구비하는 절연막을 형성하고, 상기 구조의 전표면에 장벽금속층과 A1층과 SOG층을 순차적으로 형성하여 A1층의 힐록 및 그레인 크기 증가를 억제시킨 후, 상기 A1층상에 반사방지막을 형성하고 식각공정을 진행하여 금속배선을 형성하였으므로, A1층과 반사방지막의 사이에 개재되어있는 SOG층에 의해 A1층의 힐록 및 그레인의 크기 증가가 방지되어 식각공정시 A1층이 손상되지 않으며, A1층이 수분에 노출되지 않아 단선 및 단락이 방지되므로 공정수율 및 소작동작의 신뢰성을 향상시킬 수 있다.
Description
제 1A 도 내지 제 1D 도는 본 발명에 따른 반도체소자의 금속배선 제조 공정.
*도면의 주요부분에 대한 부호의 설명
1:반도체기판2:불순물 접합층
3:절연막4:금속배선 콘택홀
5:장벽금속층6:A1층
7:SOG층8:반사방지막
9:감광막패턴
본 발명은 반도체소자의 금속배선 제조방법에 관한것으로서, 특히 AL층과 그 상측에 도포되어 노광 공정시의 난반사를 방지하는 반사 방지막의 사이에 에스.오.지(spin on glass; 이하 SOG라 칭함)층을 개재시켜 A1층의 힐록(hillock) 및 그레인 크기를 감소시켜 식각 공정시 A1층으로의 식각용액 침투나 수분의 침투를 방지항 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 제조방법에 관한것이다.
최근 반도체 소자의 고집적화 추세는 미세 패턴 형성기술의 발전에 많은 영향을 받고 있다. 특히 사진 공정에 의해 형성되는 감광막 패턴은 반도체 소자의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다.
도시되어 있지는 않으나, 종래 반도체소자의 미세패턴 제조방법을 살펴보면 다음과 같다.
먼저, 미세패턴이 되는 피식각 도전층이 형성되어 있는 반도체 웨이퍼상에 감광제와 수지(resin)등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 균일하게 도포하고, 상기 감광막을 선택적으로 노광한 후, 알카리성 현상액으로 처리하여 감광막패턴을 형성하고, 상기 감광막 패턴을 마스크로 도전층을 식각하여 미세패턴을 형성한다.
상기와 같은 종래 도전배선 미세패턴은 (배선의 폭)/ (배선간 간격) 즉 라인/스페이스가 상기 감광막패턴의 분해능에 따라 좌우된다.
따라서 감광막 패턴의 미세화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되었다.
일반적인 감광막패턴 형성 기술은 노광장치의 정밀도, 광의 파장 등과 같은 많은 제약요인에 의해 어느정도, 예를들어, 광파장이 각각 436, 365 및 248㎚인 G-라인;-라인 및 엑시머 레이저를 광원으로 사용하는 축소노광장치의 공정분해능으로는 약 0.7㎛, 0.5㎛, 0.3㎛ 정도 크기의 패턴을 형성하는 것이 한계이다.
현재 64M 디램급 이상의 고집적 반도체 소자에서는 0.5㎛ 이하의 금속배선이 사용되는데, 이러한 금속배선으로 단차피복싱과 전자이주(electron migration) 특성이 우수한 텅스텐을 알루미늄 대신 사용하며, 상기 텅스텐의 접합 스파이크를 방지하기 위하여 Ti, TiN 또는 Ti/TiN 적층 구조로된 장벽금속층을 개재시키며, 식각 마스크인 감광막패턴 두께를 감소시키기 위하여 하드 마스크를 사용하기도 한다.
도시되어 있지는 않으나, 종래 반도체소자의 금속배선 콘택 제조방법을 살표보면 다음과 같다.
먼저, 반도체기판상에 소정구조를 형성하고, 전표면에 절연막을 도포한다. 그다음 상기 반도체기판에서 금속배선 콘택으로 예정되어 있는 부분상의 절연막을 제거하여 금속배선 콘택홀을 형성하고, 상기 구조의 전표면에 도전배선이 되는 A1층의 난반사를 방지하기 위한 반사방지막을 TiN으로 형성한다. 이때 상기 A1층은 200∼400℃ 정도, 반사방지막은 150∼300℃ 정도의 온도에서 스퍼터링 방법으로 형성된다.
그후, 상기 A1층에서 도전배선으로 예정되어 있는 부분 상측의 반사방지막에 감광막패턴을 형성하고, 이를 마스크로 반사방지막과 A1층을 순차적으로 식각하여 도전배선을 형성한다.
그러나 상기와 같은 종래 기술에 따른 반도체소자의 금속배선 제조방법은 고온에서 연속적으로 A1층 및 반사방지막을 증착하면, A1층의 힐록 및 그레인 바운더리의 크기가 증가되고, 상기 A1층상에 형성되는 얇은 두께의 반사방지막에 크랙이 발생되어 식각 공정시 크랙을 통하여 식각 용액이 A1층으로 침투하여 금속배선이 손상되거나, 심한 경우 단락되어 소자동작의 신뢰성 및 공정수율이 떨어지는 문제점이 있다.
또한 크랙을 통하여 A1층이 수분에 노출되면, 산화 알루미늄층이 형성되는데, 이는 식각이 제대로 되지 않아 패턴 브릿지가 발생하여 소자동작의 신뢰성 및 고정수율이 떨어지는 문제점이 있다.
본발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본발명의 목적은 A1층과 반사방지막 사이에 SOG층을 개재시켜 힐록 및 그레인의 크기를 감소시켜 반사방지막의 크랙을 방지하여 A1층으로의 식각용액이나 수분의 침투를 방지하여 단선 및 패턴 브릿지가 일어나지 않도록하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 금속배선 제조방법을 제공함에 있다.
상기와 같은 목적을 달성하기 위한 본발명에 따른 반도체소자의 금속배선 제조방법의 특징은, 예정된 구조의 반도체기판상에 절연막을 형성하는 공정과, 상기 반도체기판에서 금속배선 콘택으로 예정되어 있는 부분상의 절연막을 제거하여 금속배선 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 A1층에 형성하는 공정과, 상기 A1층 상에 SOG층을 형성하는 공정과, 상기 SOG층상에 반사방지막을 형성하는 공정과, 상기 A1층에서 도전배선으로 예정되어있는 부분과 그상측이 SOG층 및 반사방지막이 남도록 패턴닝하는 공정을 구비함에 있다.
이하, 본발명에 따른 반도체소자의 금속배선 제조방법에 관하여 첨부도면을 참조하여 상세히 설명한다.
제 1A 내지 제 1D 도는 본발명에 따른 반도체소자의 금속배선 제조 공정도이다.
먼저, 반도체기판(1)상에 N 또는 P형 불순물로된 불순물 접합층(2)을 형성하고, 도시되지 않은 소정구조, 예를들어 게이트전극이나 비트라인 또는 캐패시터등을 순차적으로 형성한 후 , 상기 구조의 전표면에 산화막이나 질화막으로된 절연막(3)을 도포하여 평탄화시킨다.
그 다음 상기 불순물 접합층(2)에서 금속배속 콘택으로 예정되어 있는 부분상의 절연막(3)을 제거하여 금속배선 콘택홀(4)을 형성한다. (제 1A 도 참조).
그후, 상기 구조의 전표면에 1000Å 정도 두께의 Ti 단일층이나 300/700Å 두께의 Ti/TiN 적층 구조의 장벽금속층(5)을 형성하여 상기 금속배선 콘택홀(4)을 통하여 불순물 접합층(2)과 접촉시킨 후, 상기 장벽금속층(5)상에 예정된 두께, 예를들어 5000∼15000Å 정도 두께의 A1층(6)을 형성한다. 이때 상기 장벽금속층(5)은 계면상태 및 접합 상태 개선하기 위한 것으로서 형성하지 않을 수도 있다.
그다음 상기 A1층(6) 상에 비.피.에스.지(boro phospho silicate glass; 이하 BPSG라 칭함)나 유.에스.지(undoped silicate glass; 이하 USG라 칭함) 또는 피.에스.지(phospho silicate glass; PSG)등과 같은 SOG층(7)을 예정된 두께, 예를들어 50∼200Å 정도 두께로 형성한 후, 상기 SOG층(7)상에 200∼400Å 정도 두께의 TiN으로된 반사방지막(8)을 형성한다. 이때 상기 SOG층(7)에 의해 A1층(6)의 힐록 및 그레인의 크기 증가가 억제된다. (제 1B 도 참조).
그후, 상기 A1층(6)도전배선으로 예정되어 있는 부분상측의 반사 방지막(8)상에 감광막패턴(9)을 형성한다. (제 1C 도 참조).
그다음 상기 감광패터(9)에 의해 노출되어 있는 반사방지막(8)에서 장벽금속층(5)까지 순차적으로 제거하여 반사방지막(8) 및 A1층(6) 패턴으로된 도전배선을 형성하고, 상기 감광막패턴(9)을 제거한다. (제 1D 도 참조).
이상에서 설명한 바와 같이, 본발명에 따른 반도체소자의 금속배선 제조장법은 반도체기판상에 콘택홀을 구비하는 절연막을 형성하고, 상기 구조의 전표면에 장벽금속층과 A1층과 SOG층을 순차적으로 형성하여 A1층의 힐록 및 그레인 크기 증가를 억제시킨 후, 상기 A1층상에 반사방지막을 형성하고 식각공정을 진행하여 금속배선을 형성하였으므로, A1층과 반사방지막의 사이에 기재되어있는 SOG층에 의해 A1층의 힐록 및 그레인의 크기 증가가 방지되어 식각공정시 A1층이 손상되지 않으며, A1층이 수분에 노출되지 않아 단선 및 단락이 방지되어 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (5)
- 예정된 구조의 반도체기판상에 절연막을 형성하는 공정과, 상기 반도체기판에서 금속배선 콘택으로 예정되어 있는 부분상의 절연막을 제거하여 금속배선 콘택홀을 형성하는 공정과, 상기 구조의 전표면에 A1층을 형성하는 공정과, 상기 A1층 상에 SOG층을 형성하는 공정과, 상기 SOG층상에 반사방지막을 형성하는 공정과, 상기 A1층에서 도전배선으로 예정되어있는 부분과 그상측의 SOG층 및 반사방지막이 남도록 패턴닝하는 공정을 구비하는 반도체소자의 금속배선 제조방법.
- 제 1 항에 있어서, 상기 A1층의 하부에 장벽금속층을 개재시키는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
- 제 3 항에 있어서, 상기 장벽금속층을 Ti 단일층이나 TI/TiN 적층막으로 형성하는 것을 특징으로 하는 반도체소자의 금속배선 제조방법.
- 제 1 항에 있어서, 상기 SOG층을 BPSG, PSG 및 USG로 이루어지는 군에서 임의로 선택되는 하나의 물질로 형성하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
- 제 1 항에 있어서, 상기 반사방지막을 TiN으로 형성하는 것을 특징으로하는 반도체소자의 금속배선 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039204A KR0137990B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 금속배선 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039204A KR0137990B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 금속배선 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR0137990B1 true KR0137990B1 (ko) | 1998-06-15 |
Family
ID=19405330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039204A KR0137990B1 (ko) | 1994-12-30 | 1994-12-30 | 반도체 소자의 금속배선 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0137990B1 (ko) |
-
1994
- 1994-12-30 KR KR1019940039204A patent/KR0137990B1/ko not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4070501A (en) | Forming self-aligned via holes in thin film interconnection systems | |
| KR0137990B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100318308B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR100265835B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100517910B1 (ko) | 반도체소자의금속배선구조및그제조방법 | |
| US6150215A (en) | Avoiding abnormal capacitor formation by an offline edge-bead rinsing (EBR) | |
| KR100267594B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| KR940008021B1 (ko) | 반도체장치의 배선형성법 | |
| KR0144140B1 (ko) | 금속배선방법 | |
| KR100309904B1 (ko) | 반도체소자의금속배선제조방법 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100265991B1 (ko) | 반도체 장치의 다층 배선간 연결공정 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| KR100305207B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR20030049563A (ko) | 비아홀 형성방법 | |
| KR100359159B1 (ko) | 반도체소자의 비트라인 형성방법 | |
| KR0179707B1 (ko) | 반도체 장치의 다층 배선구조 및 그 제조방법 | |
| KR0144019B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100349365B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100356482B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0124631B1 (ko) | 반도체 장치의 배선방법 | |
| KR20000043205A (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR20010038436A (ko) | 비트 라인 퓨즈 오픈 방법 | |
| KR20020002641A (ko) | 반도체소자의 제조방법 | |
| KR20010064077A (ko) | 리프트-오프법을 이용한 반도체 소자의 금속배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090121 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |