KR0144140B1 - 금속배선방법 - Google Patents

금속배선방법

Info

Publication number
KR0144140B1
KR0144140B1 KR1019900002354A KR900002354A KR0144140B1 KR 0144140 B1 KR0144140 B1 KR 0144140B1 KR 1019900002354 A KR1019900002354 A KR 1019900002354A KR 900002354 A KR900002354 A KR 900002354A KR 0144140 B1 KR0144140 B1 KR 0144140B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
metal contact
contact region
metal wiring
Prior art date
Application number
KR1019900002354A
Other languages
English (en)
Other versions
KR910016050A (ko
Inventor
나관구
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019900002354A priority Critical patent/KR0144140B1/ko
Publication of KR910016050A publication Critical patent/KR910016050A/ko
Application granted granted Critical
Publication of KR0144140B1 publication Critical patent/KR0144140B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 금속 배선 방법에 관한 것으로, 기판 위에 금속접촉영역이 정의된 층간막을 형성시킨 후, 이들 상부에 Al막을 형성시킨 다음, Al막 상부에 산화막을 형성시키고, 금속접촉영역에만 산화막을 잔류시킬 수 있도록 산화막을 선택식각하여 제거한 다음, 금속접촉영역 상부의 산화막을 마스크로 이용하여 Al막을 식각한 후, 층간막, Al막, 그리고 금속접촉영역의 상부에 형성된 산화막위에 표면안정화막을 형성시키는 단계를 거쳐 금속 배선을 수행함으로써, Al막 라인 형성을 위한 포토 공정시, 산화막에 의해, Al의 난반사를 방지하여 패턴이 왜곡되는 노칭현상을 방지할 수 있고, 산화막위에 형성되어 있는 감광막제거시, Al막의 상층을 산화막이 보호하고 있어, Al의 부식현상을 방지할 수 있으며, Al막위에 산화막과 표면안정화막이 형성되어 있어, Al막의 힐럭이 방지되며, 2중으로 표면의 안정화를 위한 막이 형성되므로 디바이스의 생산성 및 신뢰성을 향상시킬 수 있음을 특징으로 한다.

Description

금속배선방법
제1도(a)~(d)는 종래의 금속 배선 방법의 각 단계를 설명한 제조 공정 순서도
제2도(a)~(f)는 본 발명에 의한 금속 배선 방법의 각 단계를 설명한 제조 공정 순서도
*도면의 주요부분에 대한 부호의 설명
1 : 필드산화막 2 : 층간막
3 : 알루미늄막 4 : 산화막
5 : 게이트 6 : 표면 안정화막
7 : 힐럭
본 발명은 금속배선방법에 관한 것으로 특히 디바이스(DEVICE)의 신뢰성 및 생산성 향상에 적당하도록한 금속배선방법에 관한 것이다.
종래의 금속 배선 방법을 첨부한 도면 제1도(a)~(d)를 참조하여 설명하면 다음과 같다.
제1도의 (a)와 같이, 접촉 마스크(contact mask)에 의하여 필드산화막(field oxide)(1) 및 게이트 전극(5)의 전면에만 접촉형성되어 금속 접촉 영역이 형성된 층간막(inter layer)(2)를 형성한다.
이어서, 제1도의 (b)와 같이, 그 위에 알루미늄막(3)을 증착하고, 제1도의 (c)와 같이, 알루미늄막(3)의 라인 형성을 한 뒤, 제1도의 (d)에서와 같이, 표면 안정화 막(passivation film)(6)으로 전면을 증착하여 금속 배선을 끝내게 된다.
그러나, 이러한 종래의 금속 배선 방법은 몇가지 문제점을 가지고 있다. 이를 제1도를 참조하여 설명하면, 먼저, 제1도의 (c)와 같이 Al막의 라인 형성을 위하여, 금속접촉영역이 형성된 층간막이 형성된 기판상에 Al을 증착하고, Al막(3)위에 감광막을 코팅하고 노광하는 포토공정시, Al의 난반사에 의해, 패턴영역의 감광막까지 노광되어 원하는 패턴보다 왜곡된 패턴이 형성되어 노칭(notching) 현상을 유발하는 문제점이 있으며; 또한, Al막(3)위에 코팅된 감광막제거시, Al막(3)은 김광막 제거제(PR striper)에 모두 노출되어 부식현상이 발생하는 문제점이 있다.
따라서, 이와같은 원인으로 인해, 2중 금속공정(double metal process) 진행시, 힐럭에 의해 제1금속과, 제2금속이 연결되지 않는 단락형상이 발생하고, 또한, Al의 힐럭(hillock) 현상에 의해 단일 표면 안정화 막(single passivation film)으로는 소자의 신뢰성 및 생산성이 저하되는 문제점이 있다.
그래서, 본 발명은 상기한 문제점을 해결하기 위한 방법으로 필드산화막 및 게이트전극이 형성된 기판 위에 금속접촉영역이 형성된 층간막을 형성하는 단계와,
층간막과 금속접촉영역에 Al막을 형성하는 단계와,
Al막위에 산화막을 형성하고, 산화막을 선택식각하여 금속접촉영역에 잔류시키는 단계와,
금속접촉영역의 산화막을 마스크로 이용하여 Al막을 식각하는 단계와,
층간막, Al막, 그리고 산화막위에 표면안정화정막을 형성시키는 단계로 이루어진다.
이를 첨부된 도면 제2도(a)~(f)를 참조하여 설명하면 다음과 같다.
먼저, 제2도의 (a) 필드산화막(1) 및 게이트 전극(5)이 형성된 기판위에, 금속접속영역이 형성된 층간막(interlayer film)을 형성한다.
이어서, 제2도의 (b)와 같이, 층간막(2)과 금속접촉영역이 형성된 반도체 기판 전면에 Al막(3)을 증착한다.
다음으로, 제2도의 (c)와 같이, Al막(3)위에, 스퍼터링 또는 PECVD(plasma enhanced chemical vapor deposition)방법으로 산화막(4)을 형성시킨다.
다음으로, 제2도의 (d)와 같이, Al막(3)위의 산화막을 선택식각하여, 금속접촉영역을 제외한, 게이트 전극과 필드 산화막의 상부에 형성된 산화막을 제거한다.
다음으로, 제2도의 (e)와 같이, 잔류된 금속접촉영역의 산화막을 마스크로 이용하여 Al막(3)을 식각한다.
다음으로, 제2도의 (f)와 같이, 기판 전면에 표면안정화막(6)(예를 들면, 질화막)을 형성시킨다.
이와 같은 본 발명의 금속 배선 방법은 제2도의 (d)의 단계에서와 같이, 포토 공정시, 산화막(4)에 의해, Al의 난반사를 방지하여 패턴이 왜곡되는 노칭현상을 방지할 수 있고, 산화막위에 형성되어 있는 감광막제거시, Al막(3)의 상층을 산화막이 보호하고 있어, Al막(3)의 부식현상을 방지할 수 있으며, Al막(3)위에 산화막(4)과 표면안정화막(6)이 형성되어 있어, Al막의 힐럭이 방지되며, 2중으로 표면의 안정화를 위한 막이 형성되므로 디바이스의 생산성 및 신뢰성을 향상시킬 수 있음을 특징으로 한다.

Claims (1)

  1. 금속 배선 방법에 있어서, 필드산화막(1) 및 게이트전극(5)이 형성된 기판 위에 금속접촉영역이 정의된 층간막(2)을 형성시키는 단계와, 상기 기판상에 형성된 상기 층간막(2)과 상기 금속접촉영역 상부에 Al막(3)을 형성시키는 공정 상기 Al막(3) 상부에 산화막(4)을 형성시키고, 상기 금속접촉영역에만 산화막(4)을 잔류시킬 수 있도록 상기 산화막(4)을 선택식각하여 제거하는 단계와, 상기 금속접촉영역 상부의 상기 산화막(4)을 마스크로 이용하여 상기 Al막(3)을 식각하는 단계와, 상기 층간막(2), 상기 Al막(3), 그리고 상기 금속접촉영역의 상부에 형성된 산화막(4)위에 표면안정화막(6)을 형성시키는 단계로 이루어진 금속배선방법.
KR1019900002354A 1990-02-23 1990-02-23 금속배선방법 KR0144140B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900002354A KR0144140B1 (ko) 1990-02-23 1990-02-23 금속배선방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900002354A KR0144140B1 (ko) 1990-02-23 1990-02-23 금속배선방법

Publications (2)

Publication Number Publication Date
KR910016050A KR910016050A (ko) 1991-09-30
KR0144140B1 true KR0144140B1 (ko) 1998-08-17

Family

ID=38657368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002354A KR0144140B1 (ko) 1990-02-23 1990-02-23 금속배선방법

Country Status (1)

Country Link
KR (1) KR0144140B1 (ko)

Also Published As

Publication number Publication date
KR910016050A (ko) 1991-09-30

Similar Documents

Publication Publication Date Title
KR100333724B1 (ko) 티타늄알루미늄나이트라이드반사방지막을이용한반도체소자의금속배선형성방법
KR0144140B1 (ko) 금속배선방법
US5422312A (en) Method for forming metal via
KR100309133B1 (ko) 반도체 소자의 금속배선 형성방법
US6451706B1 (en) Attenuation of reflecting lights by surface treatment
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR0156124B1 (ko) 반도체소자의 금속배선 형성방법
KR960008095B1 (ko) 오르가닉 아크층을 이용한 미세 패턴 형성 방법
KR100324593B1 (ko) 금속막패턴형성방법
KR100338091B1 (ko) 반도체소자제조방법
KR100248345B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR19990085434A (ko) 반도체소자의 패드오픈방법
KR100305207B1 (ko) 반도체소자의금속배선형성방법
KR100265835B1 (ko) 반도체소자의금속배선형성방법
KR100248340B1 (ko) 반도체제조방법
KR0137990B1 (ko) 반도체 소자의 금속배선 제조방법
KR960015497B1 (ko) 반도체 장치의 금속배선 형성방법
KR100252757B1 (ko) 금속패턴 형성방법
KR0122524B1 (ko) 금속배선층 형성방법
KR100517910B1 (ko) 반도체소자의금속배선구조및그제조방법
KR100370121B1 (ko) 반도체소자의 공정단순화 방법
KR960015489B1 (ko) 반도체의 금속배선 형성방법
KR100781445B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100244791B1 (ko) 반도체 소자의 콘택홀 제조방법
KR0137813B1 (ko) 모스 트랜지스터(mosfet)의 금속 배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee