KR910016050A - 알루미늄막의 힐럭억제 방법 - Google Patents

알루미늄막의 힐럭억제 방법 Download PDF

Info

Publication number
KR910016050A
KR910016050A KR1019900002354A KR900002354A KR910016050A KR 910016050 A KR910016050 A KR 910016050A KR 1019900002354 A KR1019900002354 A KR 1019900002354A KR 900002354 A KR900002354 A KR 900002354A KR 910016050 A KR910016050 A KR 910016050A
Authority
KR
South Korea
Prior art keywords
aluminum film
film
helium
suppression method
depositing
Prior art date
Application number
KR1019900002354A
Other languages
English (en)
Other versions
KR0144140B1 (ko
Inventor
나관구
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019900002354A priority Critical patent/KR0144140B1/ko
Publication of KR910016050A publication Critical patent/KR910016050A/ko
Application granted granted Critical
Publication of KR0144140B1 publication Critical patent/KR0144140B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

알루미늄막의 힐럭억제 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2(A)~(F)는 본 발명에 의한 알루미늄막의 힐럭 억제 공정순서도.

Claims (1)

  1. 필드산화막(1) 및 게이트(5)의 전면에 인터 레이어(2)을 접촉 마스크에 의하여 접촉 형성하는 공정과, 알루미늄막(3)을 증착하는 공정과, 산화막(4)을 증착하는 공정과, 알루미늄막(3)의 라인을 포토/식각 공정에 의하여 형성하는 산화막 패터닝 공정과, 알루미늄막(3) 상단부의 산화막(4)을 접촉 마스크에 의하여 형성하는 알루미늄막 패터닝 공정과, 표면 안정화막(6)을 전면에 증착하는 공정을 포함하여 이루어진 것을 특징으로 하는 알루미늄막의 힐럭 억제 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900002354A 1990-02-23 1990-02-23 금속배선방법 KR0144140B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900002354A KR0144140B1 (ko) 1990-02-23 1990-02-23 금속배선방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900002354A KR0144140B1 (ko) 1990-02-23 1990-02-23 금속배선방법

Publications (2)

Publication Number Publication Date
KR910016050A true KR910016050A (ko) 1991-09-30
KR0144140B1 KR0144140B1 (ko) 1998-08-17

Family

ID=38657368

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900002354A KR0144140B1 (ko) 1990-02-23 1990-02-23 금속배선방법

Country Status (1)

Country Link
KR (1) KR0144140B1 (ko)

Also Published As

Publication number Publication date
KR0144140B1 (ko) 1998-08-17

Similar Documents

Publication Publication Date Title
KR910001971A (ko) 반도체 장치의 제조방법
KR920018850A (ko) 메탈플러그의 형성방법
KR910016050A (ko) 알루미늄막의 힐럭억제 방법
KR937000886A (ko) 미세 레지스트 패턴의 형성 방법
KR920013824A (ko) 레이저 다이오드 제조방법
KR920015470A (ko) 반도체 장치 및 반도체 장치용 절연 막 제조방법
KR930003258A (ko) 반도체 소자의 콘택 형성방법
KR920001678A (ko) 금속 배선의 알루미늄 산화막 형성 제조방법
KR930005239A (ko) Tft의 제조방법
KR900002432A (ko) 반도체의 사이드벽 형성방법
KR920020603A (ko) 씨모스 소자 제조 방법
KR930003259A (ko) 반도체 소자의 콘택트방법
KR920020591A (ko) 반도체 장치의 위상시프트 마스크 제조방법
KR920007068A (ko) 반도체 금속박막의 스텝 커버리지 측정용 표준웨이퍼 제조방법
KR930003384A (ko) 반도체 소자의 제조방법
KR910020833A (ko) 옥사이드 마스크에 의한 드라이 에칭 방법
KR920015441A (ko) 반도체 소자의 노치현상 제거방법
KR970052723A (ko) 반도체 소자 제조 방법
KR970018192A (ko) 어노우드(Anode) 전극을 갖는 반도체 식각장치
KR970024300A (ko) 섀도우 마스크를 이용한 박막 트랜지스터 제조공정
KR920022477A (ko) 반도체 장치의 비어 콘택 제조 방법
KR940009770A (ko) 실리사이드막/폴리실리콘층 식각방법
KR920015570A (ko) 누설전류 방지용 패러스틱 싸이드월 mosfet 제조방법
KR920015447A (ko) 반도체 소자의 유전체막 형성방법
KR960026627A (ko) 다층막 폴리머 소자 제작방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee