KR920007068A - 반도체 금속박막의 스텝 커버리지 측정용 표준웨이퍼 제조방법 - Google Patents
반도체 금속박막의 스텝 커버리지 측정용 표준웨이퍼 제조방법 Download PDFInfo
- Publication number
- KR920007068A KR920007068A KR1019900014379A KR900014379A KR920007068A KR 920007068 A KR920007068 A KR 920007068A KR 1019900014379 A KR1019900014379 A KR 1019900014379A KR 900014379 A KR900014379 A KR 900014379A KR 920007068 A KR920007068 A KR 920007068A
- Authority
- KR
- South Korea
- Prior art keywords
- step coverage
- thin film
- metal thin
- semiconductor metal
- wafer manufacturing
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Weting (AREA)
- Drying Of Semiconductors (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제5도는 본 발명의 공정 단면도.
Claims (1)
- 실리콘 초기 웨이퍼위에 산화막을 성장시키고, 여러가지 형태의 스텝 커버리지 측정패턴이 내장된 마스크를이용하여 사진감광과 사진식각 공정을 실시하며, 콘텍트 슬로프를 각기 달리 만들 수 있도록 건식 에치를 구분지어 실시하고, 웨이퍼 홈을 애치할 수 있는 마스크를 이용하여 사진감광 후 웨이퍼홈을 식각함을 특징으로하는 반도체 금속박막의 스텝 커버리지 측정용 표준웨이터 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900014379A KR0156104B1 (ko) | 1990-09-12 | 1990-09-12 | 반도체 금속박막의 스텝커버리지 측정용 표준웨이퍼 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900014379A KR0156104B1 (ko) | 1990-09-12 | 1990-09-12 | 반도체 금속박막의 스텝커버리지 측정용 표준웨이퍼 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920007068A true KR920007068A (ko) | 1992-04-28 |
KR0156104B1 KR0156104B1 (ko) | 1998-12-01 |
Family
ID=19303494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900014379A KR0156104B1 (ko) | 1990-09-12 | 1990-09-12 | 반도체 금속박막의 스텝커버리지 측정용 표준웨이퍼 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR0156104B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100252220B1 (ko) * | 1997-06-25 | 2000-04-15 | 윤종용 | 반도체장치의산화막두께표준시료및그제조방법 |
-
1990
- 1990-09-12 KR KR1019900014379A patent/KR0156104B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100252220B1 (ko) * | 1997-06-25 | 2000-04-15 | 윤종용 | 반도체장치의산화막두께표준시료및그제조방법 |
Also Published As
Publication number | Publication date |
---|---|
KR0156104B1 (ko) | 1998-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920007141A (ko) | 마스크 정렬 마크 제조 방법 | |
KR920007068A (ko) | 반도체 금속박막의 스텝 커버리지 측정용 표준웨이퍼 제조방법 | |
KR910010623A (ko) | 건식 식각 및 습식 식각의 특성을 이용한 접촉 식각 방법 | |
JPS5655950A (en) | Photographic etching method | |
KR910008802A (ko) | 반도체장치의 제조방법 | |
KR910001461A (ko) | 반도체 장치의 사진 공정 | |
JPS558032A (en) | Semi-conductor device manufacturing method | |
KR950001407A (ko) | 반도체 소자의 레지스트 패턴 형성방법 | |
KR960039113A (ko) | 정렬마크 형성방법 | |
JPS55130140A (en) | Fabricating method of semiconductor device | |
KR920020591A (ko) | 반도체 장치의 위상시프트 마스크 제조방법 | |
KR920010917A (ko) | 트랜치를 이용한 스택커패시터의 제조방법 | |
KR920013600A (ko) | 반도체 장치의 플래이너 격리영역 형성방법 | |
KR920010808A (ko) | 반도체 제조공정 | |
KR890011047A (ko) | 차광성 박막의 에칭방법 | |
KR900000989A (ko) | 반도체 콘텍트 제조방법 | |
KR950019933A (ko) | 반도체 소자의 제조방법 | |
JPS5691433A (en) | Preparation of semiconductor device | |
KR960005791A (ko) | 반도체소자의 콘택홀 형성방법 | |
KR930003259A (ko) | 반도체 소자의 콘택트방법 | |
JPS55141727A (en) | Manufacture of semiconductor device | |
KR930006926A (ko) | 반도체 메모리 소자의 캐피시터 제조방법 | |
KR900015320A (ko) | 트렌치 미세패턴 형성방법 | |
KR900002432A (ko) | 반도체의 사이드벽 형성방법 | |
KR960019530A (ko) | 반도체장치의 얼라인타겟(Align target) 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060619 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |