KR910008802A - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR910008802A KR910008802A KR1019890015745A KR890015745A KR910008802A KR 910008802 A KR910008802 A KR 910008802A KR 1019890015745 A KR1019890015745 A KR 1019890015745A KR 890015745 A KR890015745 A KR 890015745A KR 910008802 A KR910008802 A KR 910008802A
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- etching
- semiconductor device
- manufacturing
- forming
- Prior art date
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 실시예에 의한 반도체장치의 제조공정도이다.
Claims (2)
- P형 기판(1)상에 N+영역(2)을 형성하고 그 위에 두꺼운 산화막(3)을 형성하는 제1공정과, 포토레지스트(7)으로 터널 영역을 제한하고 상기 산화막(3)을 식각하는 제2공정과, N+영역(2)의 노출된 부분을 건식산화하여 얇은 산화막(6)을 바라는 두께로 형성하고 폴리실리콘층(4)을 형성하는 제3공정을 포함하는 반도체장치의 제조방법에 있어서, 상기 제2공정중에 상기 산화막(3)의 식각은 건식과 습식을 혼용하여 사용하는 것을 특징으로하는 반도체장치의 제조방법.
- 제1항에 있어서, 상기 산화막(3)의 식각은, 상기 산화막(3)의 일부를 건식식각으로 먼저 식각한 후에 식각되지 않은 산화막(3)의 나머지부분(8)을 습식식각으로 식각하는 것을 특징으로 하는 반도체장치의 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890015745A KR910008802A (ko) | 1989-10-31 | 1989-10-31 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890015745A KR910008802A (ko) | 1989-10-31 | 1989-10-31 | 반도체장치의 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR910008802A true KR910008802A (ko) | 1991-05-31 |
Family
ID=67661305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890015745A KR910008802A (ko) | 1989-10-31 | 1989-10-31 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR910008802A (ko) |
-
1989
- 1989-10-31 KR KR1019890015745A patent/KR910008802A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910008802A (ko) | 반도체장치의 제조방법 | |
| KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR970072295A (ko) | 반도체 소자의 격리막 형성방법 | |
| KR890005851A (ko) | 반도체 장치의 소자분리 방법 | |
| KR910010623A (ko) | 건식 식각 및 습식 식각의 특성을 이용한 접촉 식각 방법 | |
| KR940016887A (ko) | 반도체 소자의 미세 게이트전극 형성방법 | |
| KR960019576A (ko) | 롬(rom)의 게이트절연막 형성방법 | |
| KR950004584A (ko) | 오프셋 구조의 다결정 실리콘 박막 트랜지스터 제조방법 | |
| KR920003546A (ko) | 반도체 제조방법 | |
| KR910013514A (ko) | 반도체소자의 소자분리 산화막 제조방법 | |
| KR960005937A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR910013511A (ko) | 반도체 소자의 소자분리 산화막 형성방법 | |
| KR960019530A (ko) | 반도체장치의 얼라인타겟(Align target) 형성방법 | |
| KR920003448A (ko) | 바이폴라 소자의 메몰층 형성방법 | |
| KR970030643A (ko) | 반도체소자의 소자분리막 형성방법 | |
| KR920013600A (ko) | 반도체 장치의 플래이너 격리영역 형성방법 | |
| KR920003467A (ko) | 필드산화막 형성방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR920007068A (ko) | 반도체 금속박막의 스텝 커버리지 측정용 표준웨이퍼 제조방법 | |
| KR930001353A (ko) | 바이모스 제조방법 | |
| KR920008923A (ko) | 반도체 집적회로의 소자격리영역 형성방법 | |
| KR910002002A (ko) | 셀프 얼라인을 이용한 고집적 바이폴라 트랜지스터의 제조방법 | |
| KR970051889A (ko) | 반도체 소자의 자기 정렬 마스크 형성방법 | |
| KR900015320A (ko) | 트렌치 미세패턴 형성방법 | |
| KR970053419A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |