KR960005937A - 반도체 소자의 격리영역 형성방법 - Google Patents

반도체 소자의 격리영역 형성방법 Download PDF

Info

Publication number
KR960005937A
KR960005937A KR1019940016472A KR19940016472A KR960005937A KR 960005937 A KR960005937 A KR 960005937A KR 1019940016472 A KR1019940016472 A KR 1019940016472A KR 19940016472 A KR19940016472 A KR 19940016472A KR 960005937 A KR960005937 A KR 960005937A
Authority
KR
South Korea
Prior art keywords
insulating film
forming
sidewall
insulating
semiconductor substrate
Prior art date
Application number
KR1019940016472A
Other languages
English (en)
Other versions
KR0130369B1 (ko
Inventor
고상기
Original Assignee
문정환
금성일렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 금성일렉트론 주식회사 filed Critical 문정환
Priority to KR1019940016472A priority Critical patent/KR0130369B1/ko
Publication of KR960005937A publication Critical patent/KR960005937A/ko
Application granted granted Critical
Publication of KR0130369B1 publication Critical patent/KR0130369B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 소자의 격리영역 형성방법에 관한 것으로 특히, 필드에지(Field Edge)부의 스트레스를 감소를 위한 것이다.
이를 위한, 본 발명의 반도체 소자의 격리영역 형성방법은 반도체 기판에 패드용 제1절연막과 제2절연막을 차례로 형성하고 필드영역의 상기 제1, 제2절연막을 선택적으로 제거하는 공정, 상기 결과물 전면에 제3절연막과 제4절연막을 차례로 형성하는 공정, 상기 제4절연막을 에치백하여 측벽 제4절연막을 형성하고 상기 측벽 제4절연막을 마스크로 이용하여 제3절연막을 제거하는 공정과, 상기 패터닝된 제3절연막과 측벽 제4절연막을 마스크로 이용하여 상기 반도체 기판의 소정깊이를 습식식각하는 공정, 상기 결과물 전면에 반도체층을 형성하고 에치백하여 식각된 반도체 기판상에 측벽 반도체층을 형성하는 공정, 상기 측벽 제4절연막을 제거하고 습식산화하여 필드산화막을 형성하는 공정으로 이루어짐에 그 특징이 있다.

Description

반도체 소자의 격리영역 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 반도체 소자 격리영역 형성방법을 도시한 공정순서도.
제2도는 본 발명의 반도체 소자 격리영역 형성방법을 도시한 공정순서도.

Claims (4)

  1. 반도체 기판에 패드용 제 1 절연막과 제 2 절연막을 차례로 형성하고 필드영역의 상기 제 1, 제 2 절연막을 선택적으로 제거하는 공정, 상기 결과물 전면에 제 3 절연막과 제 4 절연막을 차례로 형성하는 공정, 상기 제 4 절연막을 에치백하여 측벽 제 4 절연막을 형성하고 상기 측벽 제 4 절연막을 마스크로 이용하여 제 3 절연막을 제거하는 공정과, 상기 패터닝된 제 3 절연막과 측벽 제 4 절연막을 마스크로 이용하여 상기 반도체 기판의 소정깊이를 습식식각하는 공정, 상기 결과물 전면에 반도체층을 형성하고 에치백하여 식각된 반도체 기판상에 측벽 반도체층을형성하는 공정, 상기 측벽 제4절연막을 제거하고 습식산화하여 필드산화막을 형성하는 공정으로 이루어짐을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  2. 제 1 항에 있어서, 제 1, 제 4 절연막은 산화막으로 형성하고 제 2, 제 3 절연막은 질화막으로 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  3. 제 1 항에 있어서, 반도체 기판의 습식식각 대신에 화학적 건식식각법을 이용함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  4. 제 1 항에 있어서, 반도체층을 폴리실리콘으로 이용함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940016472A 1994-07-08 1994-07-08 반도체 소자의 격리영역 형성방법 KR0130369B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940016472A KR0130369B1 (ko) 1994-07-08 1994-07-08 반도체 소자의 격리영역 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016472A KR0130369B1 (ko) 1994-07-08 1994-07-08 반도체 소자의 격리영역 형성방법

Publications (2)

Publication Number Publication Date
KR960005937A true KR960005937A (ko) 1996-02-23
KR0130369B1 KR0130369B1 (ko) 1998-04-06

Family

ID=19387607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016472A KR0130369B1 (ko) 1994-07-08 1994-07-08 반도체 소자의 격리영역 형성방법

Country Status (1)

Country Link
KR (1) KR0130369B1 (ko)

Also Published As

Publication number Publication date
KR0130369B1 (ko) 1998-04-06

Similar Documents

Publication Publication Date Title
KR970060447A (ko) 반도체 소자의 아이솔레이션 방법
KR970030640A (ko) 반도체 장치의 소자 분리막 형성방법
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
KR960005937A (ko) 반도체 소자의 격리영역 형성방법
KR960026585A (ko) 반도체소자의 소자분리 산화막의 제조방법
KR970072295A (ko) 반도체 소자의 격리막 형성방법
KR890004415A (ko) 반도체장치의 소자 분리방법
KR960002744A (ko) 반도체 소자의 소자분리막 형성방법
KR950025954A (ko) 반도체장치의 소자분리방법
KR970053396A (ko) 고집적 반도체 소자의 소자분리 산화막 제조방법
KR970052415A (ko) 이중 절연막을 사용하는 반도체 장치의 콘택 형성 방법
KR960019654A (ko) 반도체 소자의 필드산화막 형성방법
KR960030327A (ko) 반도체 소자의 콘택홀 형성방법
KR970018374A (ko) 반도체 장치의 소자 분리방법
KR960005939A (ko) 반도체 소자분리막 형성 방법
KR970053410A (ko) 반도체소자의 소자분리막 제조방법
KR970030643A (ko) 반도체소자의 소자분리막 형성방법
KR970003520A (ko) 미세 반도체 소자의 콘택홀 형성방법
KR970053430A (ko) Sepox법을 이용한 반도체장치의 소자분리방법
KR970053462A (ko) 반도체 소자의 필드 산화막 형성 방법
KR960002735A (ko) 반도체 장치의 소자 분리방법
KR960043099A (ko) 반도체 소자 격리방법
KR970052486A (ko) 측벽 산화막을 가지는 접촉창 형성 방법
KR960015751A (ko) 반도체소자의 미세패턴 형성방법
KR960039272A (ko) 반도체 소자의 소자분리 산화막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051019

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee