KR0130369B1 - 반도체 소자의 격리영역 형성방법 - Google Patents

반도체 소자의 격리영역 형성방법

Info

Publication number
KR0130369B1
KR0130369B1 KR1019940016472A KR19940016472A KR0130369B1 KR 0130369 B1 KR0130369 B1 KR 0130369B1 KR 1019940016472 A KR1019940016472 A KR 1019940016472A KR 19940016472 A KR19940016472 A KR 19940016472A KR 0130369 B1 KR0130369 B1 KR 0130369B1
Authority
KR
South Korea
Prior art keywords
insulating film
sidewall
film
forming
semiconductor substrate
Prior art date
Application number
KR1019940016472A
Other languages
English (en)
Other versions
KR960005937A (ko
Inventor
고상기
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019940016472A priority Critical patent/KR0130369B1/ko
Publication of KR960005937A publication Critical patent/KR960005937A/ko
Application granted granted Critical
Publication of KR0130369B1 publication Critical patent/KR0130369B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

본 발명은 반도체 소자의 격리영역 형성방법에 관한 것으로 특히, 필드에지(Field Edge)부의 스트레스를 감소를 위한 것이다.
이를 위한, 본 발명의 반도체 소자의 격리영역 형성방법은 반도체 기판에 패드용 제1절연막과 제2절연막을 차례로 형성하고 필드영역의 상기 제1, 제2절연막을 선택적으로 제거하는 공정, 상기 결과물 전면에 제3절연막과 제4절연막을 차례로 형성하는 공정, 상기 제4절연막을 에치백하여 측벽 제4절연막을 형성하고 상기 측벽 제4절연막을 마스크로 이용하여 제3절연막을 제거하는 공정과, 상기 패터닝된 제3절연막과 측벽 제4절연막을 마스크로 이용하여 상기 반도체 기판의 소정깊이를 습식식각하는 공정, 상기 결과물 전면에 반도체층을 형성하고 에치백하여 식각된 반도체 기판상에 측벽 반도체층을 형성하는 공정, 상기 측벽 제4절연막을 제거하고 습식산화하여 필드산화막을 형성하는 공정으로 이루어짐에 그 특징이 있다.

Description

반도체 소자의 격리영역 형성방법
제1도는 종래의 반도체 소자 격리영역 형성방법을 도시한 공정순서도.
제2도는 본 발명의 반도체 소자 격리영역 형성방법을 도시한 공정순서도.
* 도면의 주요부분에 대한 부호의 설명
11 : 반도체 기판 12 : 패드산화막
13 : 제 1 질화막 14 : 제 2 질화막
15 : CVD 산화막 16 : 반도체층(폴리실리콘)
17 : 필드산화막
본 발명은 반도체 소자의 격리영역 형성방법에 관한 것으로 특히, 필드에지(Field Edge)부의 스트레스를 감소를 위한 것이다.
종래에는 제1도 (A)에 도시된 바와 같이, 반도체 기판(1) 위에 패드산화막(2)과 제 1 질화막(3)을 차례로 형성한 다음 감광막(PR)을 도포한후 노광 및 형상공정으로 필드영역에 해당하는 감광막(PR)을 제거한다.
그리고 상기 감광막(PR)을 마스크로 제 1 질화막(3)과 패드산화막(2)을 차례로 식각하여 필드영역에 해당하는 반도체 기판(1)을 노출시킨다.
그 다음 제1도(B)에 도시된 바와 같이 제 2 질화막(4)과 CVD 산화막(5)을 차례로 증착하고 제1도(C)에 도시된 바와 같이 에치백(Etch Back)을 이용하여 CVD 산화막(5)과 제 2 질화막(4)을 제 1 질화막(3)의 측벽형태로 식각한다.
그리고 제1도(D)에 도시된 바와 같이 상기 CVD 산화막(5)과 제 2 질화막(4) 측벽을 마스크로 반도체 기판(1)을 이방성 건식식각하고 CVD 산화막(5)을 제거한 다음 채널스톱용 이온을 주입하고 제1도(E)에 도시된 바와 같이 필드산화를 실시하여 필드산화막(6)을 형성한다.
그러나 이와 같은 종래의 기술은 반도체 기판을 이방성 건식식각법으로 식각함으로써 반도체 기판과 질화막간의 스트레스로 인해 결정결함(Crystal Damage)이 발생하였다.
본 발명은 이와 같은 종래의 문제점을 해결하기 위한 것으로 반도체 기판을 식각할 때 종래의 건식식각법 대신 습식식각법을 이용하거나 화학적 건식식각(Chemical Dry Etch)법을 이용하여 반도체 기판을 등방성 식각한 다음 산화를 실시하므로 반도체 기판의 결정결함(Crystal Damage)을 방지하여 고신뢰도와 고집적도를 동시에 만족시키는 반도체 소자의 격리영역 형성방법에 관한 것이다.
상기 목적을 달성하기 위한 본 발명의 격리영역 형성방법은 반도체 기판에 패드용 제 1 절연막과 제 2 절연막을 차례로 형성하고 필드영역의 상기 제 1, 제 3 절연막을 선택적으로 제거하는 공정, 상기 결과물 전면에 제 3 절연막과 제 4 절연막을 차례로 형성하는 공정, 상기 제 4 절연막을 에치백하여 측벽 제 4 절연막을 형성하고 상기 측벽 제 4 절연막을 마스크로 이용하여 제 3 절연막을 제거하는 공정과, 상기 패터닝된 제 3 절연막과 측벽 제 4 절연막을 마스크로 이용하여 상기 반도체 기판의 소정깊이를 습식식각하는 공정, 상기 결과물 전면에 반도체층을 형성하고 에치백하여 식각된 반도체 기판상에 측벽 반도체층을 형성하는 공정, 상기 측벽 제 4 절연막을 제거하고 습식산화하여 필드산화막을 형성하는 공정으로 이루어짐에 그 특징이 있다.
이와 같은 본 발명을 첨부된 제2도를 참조하여 보다 상세히 설명하면 다음과 같다.
본 발명은 제2도(A)에 도시된 바와 같이 반도체 기판(11)위에 패드산화막(12)과 제 1 질화막(13)을 차례로 형성한 다음 감광막(PR)을 도포한후 노광 및 현상공정으로 필드영역에 해당하는 감광막(PR)을 제거한다.
그리고 상기 패터닝된 감광막(PR)을 마스크로 이용하여 제 1 질화막(13)과 패드산화막(12)을 차례로 식각하여 필드영역에 해당하는 반도체 기판(11)을 노출시킨다.
그 다음 제2도(B)에 도시된 바와 같이 제 2 질화막(14)과 CVD 산화막(15)을 차례로 증착하고 제2도(C)에 도시된 바와 같이 에치백(Etch Back)을 이용하여 CVD 산화막(15)과 제 2 질화막(14)을 제 1 질화막(13)의 측벽형태로 식각하고 제2도(D)에 도시된 바와 같이 측벽형태의 CVD 산화막(15)과 제 2 질화막(14)을 마스크로 표면이 노출된 반도체 기판(11)을 습식식각법을 이용하여 등방성으로 식각한다.
이때 화학적 건식식각(Chemical Dry Etch)을 이용해도 같은 효과를 볼수 있다.
그리고 제2도(E)에 도시된 바와 같이 상기 결과물 전면에 필드에지(Field Edge)부의 스트레스 방지를 위해 폴리실리콘(16)을 증착한다.
그 다음 제2도(F)에 도시된 바와 같이 제 1 질화막(13), CVD 산화막(15) 및 제 2 질화막(14) 표면이 들어나도록 폴리실리콘(16)을 에치백(Etch Back)을 이용하여 제거하여 반도체 기판(11)이 제거된 부분에 측벽 폴리실리콘(16)을 형성한다.
그리고 제2도(G)에 도시된 바와 같이 측벽형태의 CVD 산화막(15)을 제거한후 채널스톱용 이온을 주입하고 제2도(H)에 도시된 바와 같이 상기 측벽 폴리실리콘(16)과 반도체 기판(11)을 습식산화하여 필드산화막(17)을 형성함으로써 반도체 소자의 격리영역을 형성한다.
이상과 같이 본 발명에 의하면 반도체 기판의 표면을 습식식각법을 이용하여 식각하므로 건식식각법에 의한 반도체 기판의 손상을 방지하고, 또한 격리영역 형성을 위한 필드산화막 형성시 폴리실리콘을 필드에지부에 형성하여 질화막과 반도체 기판의 스트레스를 완화시켜 결정결함을 방지할수 있어 반도체 소자의 집적도와 신뢰도를 동시에 향상시키는 효과가 있다.

Claims (4)

  1. 반도체 기판에 패드용 제 1 절연막과 제 2 절연막을 차례로 형성하고 필드영역의 상기 제 1, 제 2 절연막을 선택적으로 제거하는 공정, 상기 결과물 전면에 제 3 절연막과 제 4 절연막을 차례로 형성하는 공정, 상기 제 4 절연막을 에치백하여 측벽 제 4 절연막을 형성하고 상기 측벽 제 4 절연막을 마스크로 이용하여 제 3 절연막을 제거하는 공정과, 상기 패터닝된 제 3 절연막과 측벽 제 4 절연막을 마스크로 이용하여 상기 반도체 기판의 소정깊이를 습식식각하는 공정, 상기 결과물 전면에 반도체층을 형성하고 에치백하여 식각된 반도체 기판상에 측벽 반도체층을 형성하는 공정, 상기 측벽 제 4 절연막을 제거하고 습식산화하여 필드산화막을 형성하는 공정으로 이루어짐을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  2. 제 1 항에 있어서, 제 1, 제 4 절연막은 산화막으로 형성하고 제 2, 제 3 절연막은 질화막으로 형성함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  3. 제 1 항에 있어서, 반도체 기판의 습식식각 대신에 화학적 건식식각법을 이용함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
  4. 제 1 항에 있어서, 반도체층을 폴리실리콘으로 이용함을 특징으로 하는 반도체 소자의 격리영역 형성방법.
KR1019940016472A 1994-07-08 1994-07-08 반도체 소자의 격리영역 형성방법 KR0130369B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940016472A KR0130369B1 (ko) 1994-07-08 1994-07-08 반도체 소자의 격리영역 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940016472A KR0130369B1 (ko) 1994-07-08 1994-07-08 반도체 소자의 격리영역 형성방법

Publications (2)

Publication Number Publication Date
KR960005937A KR960005937A (ko) 1996-02-23
KR0130369B1 true KR0130369B1 (ko) 1998-04-06

Family

ID=19387607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940016472A KR0130369B1 (ko) 1994-07-08 1994-07-08 반도체 소자의 격리영역 형성방법

Country Status (1)

Country Link
KR (1) KR0130369B1 (ko)

Also Published As

Publication number Publication date
KR960005937A (ko) 1996-02-23

Similar Documents

Publication Publication Date Title
JPH10223747A (ja) 半導体装置の製造方法
KR0161112B1 (ko) 반도체 소자 격리방법
KR0130369B1 (ko) 반도체 소자의 격리영역 형성방법
US5407848A (en) Method for forming a gate electrode having a polycide structure
JPH07111288A (ja) 素子分離の形成方法
KR100226733B1 (ko) 반도체소자 제조방법
KR0172296B1 (ko) 반도체 소자의 게이트전극 형성방법
KR100309138B1 (ko) 반도체소자의스페이서형성방법
KR100307541B1 (ko) 모스 트랜지스터 제조방법
KR100361763B1 (ko) 반도체소자의소자분리막제조방법
KR20020051170A (ko) 듀얼 게이트 산화막의 제조 방법
JP2939538B2 (ja) 半導体素子の隔離層形成方法
KR100335776B1 (ko) 반도체소자의필드산화막형성방법
KR100252859B1 (ko) 반도체 소자의 제조방법
KR940007292B1 (ko) 트렌치를 이용한 소자분리 방법
KR100439107B1 (ko) 반도체소자의 소자분리막 형성방법
KR0135068B1 (ko) 반도체 소자간의 다중 활성영역 형성방법
KR0186194B1 (ko) 반도체 소자의 격리영역 형성방법
KR970007788B1 (ko) 반도체소자의 콘택홀 형성방법
KR100223825B1 (ko) 반도체 소자의 격리영역 형성방법
KR100192439B1 (ko) 반도체 소자의 콘택 형성방법
KR100190053B1 (ko) 반도체장치의 소자분리방법
JP3163678B2 (ja) 半導体装置の製造方法
KR100370132B1 (ko) 반도체 소자의 제조방법
KR100249167B1 (ko) 격리막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051019

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee