KR100192439B1 - 반도체 소자의 콘택 형성방법 - Google Patents
반도체 소자의 콘택 형성방법 Download PDFInfo
- Publication number
- KR100192439B1 KR100192439B1 KR1019910011718A KR910011718A KR100192439B1 KR 100192439 B1 KR100192439 B1 KR 100192439B1 KR 1019910011718 A KR1019910011718 A KR 1019910011718A KR 910011718 A KR910011718 A KR 910011718A KR 100192439 B1 KR100192439 B1 KR 100192439B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide film
- contact
- forming
- mask
- etching
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 11
- 239000000463 material Substances 0.000 claims abstract description 11
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims abstract 6
- 238000009792 diffusion process Methods 0.000 claims abstract 3
- 239000012535 impurity Substances 0.000 claims abstract 3
- 238000000059 patterning Methods 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 일정 크기의 콘택 마스크를 사용하여 형성하고자 하는 작은 크기의 콘택을 형성할 수 있는 반도체 소자의 콘택 형성방법에 관한 것으로, 게이트(2) 및 게이트(2) 측면에 불순물 확산영역이 형성된 기판(1)상에 산화막(4)을 증착하는 공정과, 상기 산화막(4)상에 감광막(5)을 도포하고 패터닝한 후 그를 마스크로 하여 상기 산화막(4)을 일정 깊이로 습식 식각하는 공정과, 상기 습식 식각되어진 산화막(4)상에 산화막(4)과의 식각 선택성이 높은 물질(6)을 증착하고 선택적으로 식각하는 공정과, 다시 상기 물질(6)과 같은 물질(7)을 증착하고 에치백하여 측벽을 형성하는 공정과, 상기 측벽을 마스크로 사용하여 산화막(4)을 불순물 확산 영역이 노출되도록 식각하여 콘택홀을 형성하는 공정을 포함하여 이루어지며 별도의 사진/식각 공정시의 장비가 필요 없어져 원가를 절감할 수 있는 것이다.
Description
제1도는 일반적인 콘택 형성 공정단면도.
제2도는 종래의 자기 정렬을 이용한 콘택 형성 공정단면도.
제3도는 본 발명의 콘택 형성 공정단면도.
본 발명은 반도체 소자의 콘택 형성방법에 관한 것으로 특히 일정 크기의 콘택 마스크를 사용하여 그 보다 작은 크기의 콘택을 형성할 수 있도록 한 반도체 소자의 콘택 형성방법에 관한 것이다.
반도체 소자의 콘택 형성방법에 있어서, 일반적인 제조방법은 제1도 (a)와 같이 기판(1)위에 게이트(2) 및 측벽(3)을 형성하고 산화막(4)을 증착한 후 감광막(5)을 도포하여 0.4㎛ × 0.4㎛ 콘택의 패턴을 형성한다.
그리고 (b)와 같이 상기 패턴을 마스크로 사용하여 산화막(4)의 습식식각과 건식식각을 차례로 실시한 후 (c)와 같이 감광막(5)을 제거하여 콘택을 형성한다.
한편, 제2도와 같은 자기 정렬을 이용한 콘택 형성방법은 먼저 (a)와 같이 기판(1)위에 게이트(2) 및 측벽(3)을 형성하고 산화막(4)을 증착한 후 감광막(5)을 도포하여 실제 형성될 콘택 크기보다 큰 콘택을 페터닝 한 상태에서 상기 산화막(4)을 식각한 후 감광막(5)을 제거한다.
그리고 (b)와 같이 다시 산화막(8)을 증착하고 이를 에치백(Etch Back)하여 원하는 콘택 프로파일(Profile)과 사이즈를 형성한다.
그러나, 상기와 같은 종래의 콘택 형성방법에 있어서, 제1도와 같은 일반적인 콘택 형성방법은 원하는 콘택 크기를 형성하기 위하여 사진/식각공정이 필요한데 이러한 공정을 수행하기 위하여는 고가의 장비가 별도로 요구되는 결점이 있다.
또한, 제2도와 같은 자리정렬방법에 있어서는 소자의 밀도가 높아지게 되면 콘택형성을 위한 마진 축소로 인하여 에치백 공정에 의한 콘택 형성이 어려운 결점이 있다.
본 발명은 상기와 같은 종래의 결점을 해결하기 위한 것으로 절연물(산화물)과의 식각 선택성이 높은 물질로 측벽을 형성하고 이 측벽을 이용하여 원하는 크기의 콘택을 형성하도록 하는 반도체 소자의 콘택 형성방법을 제공하는데 그 목적이 있다.
이하에서 이와 같은 목적을 달성하기 위한 본 발명의 실시예를 첨부된 도면 제3도에 의하여 상세히 설명하면 다음과 같다.
먼저 (a)와 같이 기판(1)위에 게이트(2) 및 측벽(3)을 형성하고 산화막(4)을 증착한 후 감광막(5)을 도포하여 식각하므로 0.8㎛ ×0.8㎛의 콘택을 형성한다.
그리고 (b)와 같이 습식식각을 행하여 산화막(4)을 등방성 식각하고 상기 감광막(5)을 제거한 후 (c)와 같이 다시 상기 산화막(4)보다 식각 선택성이 높은 물질(6)을 증착하며 감광막을 사용하여 산화막(4)을 식각하되 후공정에서 형성될 콘택보다 크게 식각한다.
다음에 (d)와 같이 상기 식각 선택성이 높은 물질(6)과 같은 물질(7)을 증착하여 0.2㎛의 측벽이 남도록 에치백 한다.
이 때, 에치백 공정의 조건은 원하는 콘택의 크기를 고려하여 결정한다.
이 상태에서 (e)와 같이 측벽을 이루는 물질(7)을 마스크로 사용하여 산화막(4)을 건식 식각하므로 원하는 0.4㎛ ×0.4㎛의 콘택을 형성할 수 있으며 이후 (f)와 같이 습식 식각을 통하여 물질(6)(7)을 선택적으로 제거한다.
이상에서 설명한 바와 같은 본 발명은 일정 크기의 콘택 마스크를 사용하여 원하는 작은 크기의 콘택을 선택적으로 형성할 수 있어 기존과 같은 별도의 사진/식각 공정시의 장비가 필용 없어지므로 원가를 절감할 수 있는 효과가 있다.
Claims (1)
- 게이트(2) 및 게이트(2) 측면의 불순물 확산영역이 형성된 기판(1)상에 산화막(4)을 증착하는 공정과, 상기 산화막(4)상에 감광막(5)을 도포하고 패터닝한 후 그를 마스크로 하여 상기 산화막(4)을 일정 깊이로 습식 식각하는 공정과, 상기 습식 식각되어진 산화막(4)상에 산화막(4)과의 식각 선택성이 높은 물질(6)을 증착하고 선택적으로 식각하는 공정과, 다시 상기 물질(6)과 같은 물질(7)을 증착하고 에치백하여 측벽을 형성하는 공정과, 상기 측벽을 마스크로 사용하여 산화막(4)을 불순물 확산 영역이 노출되도록 식각하여 콘택홀을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910011718A KR100192439B1 (ko) | 1991-07-10 | 1991-07-10 | 반도체 소자의 콘택 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910011718A KR100192439B1 (ko) | 1991-07-10 | 1991-07-10 | 반도체 소자의 콘택 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930003258A KR930003258A (ko) | 1993-02-24 |
| KR100192439B1 true KR100192439B1 (ko) | 1999-06-15 |
Family
ID=19317059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910011718A KR100192439B1 (ko) | 1991-07-10 | 1991-07-10 | 반도체 소자의 콘택 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100192439B1 (ko) |
-
1991
- 1991-07-10 KR KR1019910011718A patent/KR100192439B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930003258A (ko) | 1993-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136569B1 (ko) | 고집적 반도체 소자의 콘택홀 형성 방법 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR950013789B1 (ko) | 반도체 소자의 미세 게이트 전극 형성 방법 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| JPS63258020A (ja) | 素子分離パタ−ンの形成方法 | |
| KR100218730B1 (ko) | 반도체 소자 제조방법 | |
| KR100218727B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR930005241B1 (ko) | 반도체 장치의 개구 형성방법 | |
| KR0126887B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100265989B1 (ko) | 반도체 장치의 폴리실리콘 패턴 형성방법 | |
| KR100252888B1 (ko) | 반도체소자의 제조방법 | |
| KR960008563B1 (ko) | 더블 스페이서를 이용한 반도체 소자의 미세 콘택홀 형성방법 | |
| KR100382548B1 (ko) | 반도체 소자의 제조방법 | |
| KR19990048776A (ko) | 플래쉬 메모리 셀의 제조방법 | |
| KR100413043B1 (ko) | 반도체 장치의 게이트 전극 형성 방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100252892B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR100309138B1 (ko) | 반도체소자의스페이서형성방법 | |
| KR20040060310A (ko) | 반도체소자의 형성방법 | |
| KR100335776B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR100338095B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100252859B1 (ko) | 반도체 소자의 제조방법 | |
| KR100232212B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0130369B1 (ko) | 반도체 소자의 격리영역 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |