KR930005241B1 - 반도체 장치의 개구 형성방법 - Google Patents
반도체 장치의 개구 형성방법 Download PDFInfo
- Publication number
- KR930005241B1 KR930005241B1 KR1019900014964A KR900014964A KR930005241B1 KR 930005241 B1 KR930005241 B1 KR 930005241B1 KR 1019900014964 A KR1019900014964 A KR 1019900014964A KR 900014964 A KR900014964 A KR 900014964A KR 930005241 B1 KR930005241 B1 KR 930005241B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- forming
- interlayer insulating
- opening
- insulating film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 239000011229 interlayer Substances 0.000 claims description 29
- 239000010410 layer Substances 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
내용 없음.
Description
제1도는 종래의 반도체 장치의 개구를 형성하는 방법을 설명하기 위한 도면이다.
제2도는 본 발명의 반도체 장치의 개구를 형성하는 방법을 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
21 : 기판 22 : 제1리더
23,25 : 층간 절연막 24 : 질화막
26 : 감광성 물질 27,28 : 개구부
29 : 제2리더
본 발명은 반도체 장치의 개구형성방법에 관한 것으로서, 특히 개구부 형성에 따른 단차를 감소시켜 단차 피복성(Step coverage)를 향상시킬 수 있는 개구형성방법에 관한 것이다.
제1도는 종래의 반도체 장치의 개구형성방법을 도시한 것으로서, 제1리더사이에 개구를 형성한 다음 제2리더를 형성하는 방법을 도시한 것이다.
제1a도를 참조하면, 기판(1)상에는 층간 절연막(2)에 의해 절연되어 있는 제1리더(3)가 형성되어 있는데, 이 리더(3)사이에 개구부를 형성하기 위하여 감광성 물질(4)을 기판 전면에 걸쳐 도포한다.
그 다음, 개구부를 형성할 부위의 감광성 물질(4)을 사진식각하여 패턴을 형성한다.
제1b도를 참조하면, 상기 감광성 물질(4)의 패턴을 마스크로 하여 중간 절연막(2)을 식각하여 개구부(5)를 재형성한다.
그 다음 제2리더(6)를 전면 도포하면 제1c도와 같이된다.
종래에는 스텝 커버리지를 좋게하기 위하여 충간 절연막(2)을 1차 식각하여 경사를 형성한 다음, 2차 식각하여 제1b도와 같이 개구부(5)를 형성하였는데, 이때 1차 식각은 등방성식각이고, 2차 식각은 이방성으로 식각하기 때문에 충간 절연막(2)의 개구부 부분에 뾰족한 부분(A)이 생기게 된다.
또한, 개구부(5)를 형성하기 위한 2차 식각시에 단차(1)가 발생하는데, 이러한 단차는 제2리더의 형성시 스텝 커버리지에 영향을 미치게 되고, 단차가 크면 클수록 제2리더의 형성시 스텝 커버리지가 나빠지는 문제점이 있었다.
본 발명은 스텝 커버리지에 직접 영향을 주는 절연층의 식각시 발생하는 뾰족한 부분을 제거하고, 개구부 형성에 따른 단차를 감소시켜 스텝 커버리지를 향상시킬 수 있는 반도체 장치의 개구형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 장치의 개구형성방법은 기판상에 제1리더가 형성되고, 제1리더는 제1층간 절연막에 의해 절연되어 있는 반도체 장치에 있어서, 기판전면에 걸쳐 질화막을 도포하는 공정과, 상기 질화막상에 제2층간 절연막을 형성하는 공정과, 감광성 물질을 전면 도포한 다음 사진식각공정을 수행하여 개구부가 형성될 부위의 감광성 물질을 식각하는 공정과, 제2층간 절연막을 식각하여 제1개구부를 형성하는 공정과, 상기 질화막을 식각한 다음 감광성 물질을 제거하는 공정과, 전면을 이방성 식각하여 기판이 노출된 제2개구부를 형성하는 공정과, 제2리더를 기판전면에 걸쳐 형성하는 공정을 포함하는 것을 특징으로 한다.
또한, 본 발명의 개구형성방법중 제1개구부를 형성하는 공정은 제2층간 절연막을 등방성식각하여 층간 절연막상에 급경사를 형성한 다음 상기 급경사를 이용하여 이방성 식각으로 층간 절연층을 식각하여 제1개구부를 형성하는 것을 특징으로 한다.
이하 본 발명의 실시예를 첨부도면에 의거하여 상세히 설명한다.
제2도는 본 발명의 반도체 장치의 개구부 형성공정을 도시한 것이다.
제2도를 참조하여 제1리더사이에 개구부를 형성하고 그위에 제2리더 형성시 스텝 커버리지를 향상시킬 수 있는 방법에 대하여 상세히 설명한다.
제2a도를 참조하면, 기판(21)상에 제1리더(22)가 형성되어 있는데, 제1리더(22)는 제1층간 절연막(23)에 의해 절연되어 있으며, 그위에는 에칭 차단용으로 사용될 질화막(24)이 전면에 걸쳐 도포되어 있다.
제2b도를 참조하면, 질화막(24)상에 제2층간 절연막(25)을 다시 형성하고, 그위에 감광성 물질(26)을 전면 도포한다.
제2c도와 사진식각공정을 수행하여 개구부가 형성될 부위의 감광성 물질(26)을 식각한다.
그다음 제2층간 절연막(25)을 등방성식각하여 층간절연막상에 급경사(B)를 형성하고, 다시 이방성으로 층간 절연층(25)을 식각하여 제1개구부(27)를 형성하는데, 이때 질화막(24)이 에칭 스톱용으로 사용되어 절연층(25)만이 식각되어 제1개구부(27)를 형성하게 된다.
제2d도를 참조하면, 에칭 스톱용으로 사용된 질화막(24)을 식각한 다음 감광성 물질(26)을 제거한다.
제2e도를 참조하면, 상기 감광성 물질(26)을 제거한 다음 전면을 이방성식각하면 기판이 노출된 제2개구부(28)가 형성된다.
즉, 먼저 등방성 식각으로 형성된 급경사(B)를 이용하여 제2층간 절연막(25)을 이방성식각하면 제1b도에서와 같은 뾰족한 부분(A)은 제거되고, 층간 절연막(25)이 제2e도에서 보는 바와같이 완만한 경사를 이루게 된다.
또한, 제2층간 절연막(25)을 전면 식각하여 줌으로써 제1리더(22)간의 간격을 유지해 주면서 단차(1)를 감소시킬 수 있게 된다.
이러한 상태에서 제2리더(29)를 기판전면에 걸쳐 형성하면 제2f도와 같이 스텝 커리지를 향상시킬 수 있게 된다.
상기한 바와같은 본 발명에 의하면, 에칭 스톱용으로 질화막을 이용하여 등방성식각하여 층간 절연막에 급경사를 형성한 다음 이 급경사를 이용하여 층간 절연막을 이방성식각하여 줌으로써 단차를 감소시킬 수 있고, 또한 이에 따라 제2리더의 스텝 커버리지를 향상시킬 수 있는 이점이 있다.
Claims (4)
- 기판(21)상에 제1리더(22)가 형성되고, 제1리더(22)는 제1층간 절연막(23)에 의해 절연되어 있는 반도체 장치의 개구형성방법에 있어서, 기판전면에 걸쳐 질화막(24)을 도포하는 공정과, 상기 질화막(24)상에 제2층간 절연막(25)을 형성하는 공정과, 감광성 물질(26)을 전면 도포한 다음 사진식각공정을 수행하여 개구부가 형성될 부위의 감광성 물질(26)을 식각하는 공정과, 제2층간 절연막(25)을 식각하여 제1개구부(27)를 형성하는 공정과, 상기 질화막(24)을 식각한 다음 감광성 물질(26)을 제거하는 공정과, 전면을 이방성식각하여 기판이 노출된 제2개구부(28)를 형성하는 공정과, 제2리더(29)를 기판전면에 걸쳐 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 개구형성방법.
- 제1항에 있어서, 제1개구부(27)를 형성하는 공정은 제2층간 절연막(25)을 등방성각하여 층간절연막상에 급경사(B)를 형성한 다음 이방성 식각으로 층간절연층(25)을 식각하여 제1개구부(27)를 형성하는 것을 특징으로 하는 반도체 장치의 개구형성방법.
- 제2항에 있어서, 상기 제1개구부(27)를 형성하기 위한 제2층간 절연막(25)의 이방성식각시 상기 질화막(24)이 에칭 스톱용으로 사용되어 제2층간 절연층(26)만이 식각되어지는 것을 특징으로 하는 반도체 장치의 개구형성방법.
- 제2항에 있어서, 제2층간 절연막(26)의 이방성식각시 등방성 식각으로 형성된 급경사(B)를 이용하여 식각하는 것을 특징으로 하는 반도체 장치의 개구형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014964A KR930005241B1 (ko) | 1990-09-20 | 1990-09-20 | 반도체 장치의 개구 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019900014964A KR930005241B1 (ko) | 1990-09-20 | 1990-09-20 | 반도체 장치의 개구 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920007150A KR920007150A (ko) | 1992-04-28 |
| KR930005241B1 true KR930005241B1 (ko) | 1993-06-16 |
Family
ID=19303865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019900014964A KR930005241B1 (ko) | 1990-09-20 | 1990-09-20 | 반도체 장치의 개구 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930005241B1 (ko) |
-
1990
- 1990-09-20 KR KR1019900014964A patent/KR930005241B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR920007150A (ko) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4523976A (en) | Method for forming semiconductor devices | |
| US6001541A (en) | Method of forming contact openings and contacts | |
| KR930005241B1 (ko) | 반도체 장치의 개구 형성방법 | |
| KR100186514B1 (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR100289660B1 (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| KR100187676B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR100338091B1 (ko) | 반도체소자제조방법 | |
| KR100192439B1 (ko) | 반도체 소자의 콘택 형성방법 | |
| KR0176198B1 (ko) | 반도체 장치의 소자분리막 형성방법 | |
| JP2939538B2 (ja) | 半導体素子の隔離層形成方法 | |
| KR100557977B1 (ko) | 반도체소자의 듀얼 게이트산화막 형성방법 | |
| KR100265754B1 (ko) | 보이드프리반도체장치의제조방법 | |
| US5958797A (en) | Planarization of a patterned structure on a substrate using an ion implantation-assisted wet chemical etch | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960006435B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100356478B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100226750B1 (ko) | 반도체 소자의 콘택홀형성방법 | |
| KR100256241B1 (ko) | 반도체장치의 경사면을 갖는 콘택홀 형성방법 | |
| KR100367733B1 (ko) | 반도체소자의 격리영역 형성방법 | |
| KR0154288B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100396689B1 (ko) | 반도체소자의게이트제조방법 | |
| KR100227635B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100246353B1 (ko) | 반도체소자제조방법 | |
| KR20020044682A (ko) | 반도체소자의 소자 격리막 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060607 Year of fee payment: 14 |
|
| LAPS | Lapse due to unpaid annual fee |