KR100227635B1 - 반도체 소자의 콘택홀 형성 방법 - Google Patents

반도체 소자의 콘택홀 형성 방법 Download PDF

Info

Publication number
KR100227635B1
KR100227635B1 KR1019960074949A KR19960074949A KR100227635B1 KR 100227635 B1 KR100227635 B1 KR 100227635B1 KR 1019960074949 A KR1019960074949 A KR 1019960074949A KR 19960074949 A KR19960074949 A KR 19960074949A KR 100227635 B1 KR100227635 B1 KR 100227635B1
Authority
KR
South Korea
Prior art keywords
contact hole
insulating film
semiconductor device
forming
film
Prior art date
Application number
KR1019960074949A
Other languages
English (en)
Other versions
KR19980055713A (ko
Inventor
백현철
김광철
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960074949A priority Critical patent/KR100227635B1/ko
Publication of KR19980055713A publication Critical patent/KR19980055713A/ko
Application granted granted Critical
Publication of KR100227635B1 publication Critical patent/KR100227635B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Abstract

본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 콘택홀 내부의 단차를 감소시키기 위하여 습식 식각된 부분과 건식 식각된 부분의 경계부에 형성된 돌출부를 제거하므로써 금속의 매립이 양호하게 이루어져 소자의 전기적 특성 및 수율이 향상될 수 있는 반도체 소자의 콘택홀 형성 방법에 관한 것이다.

Description

반도체 소자의 콘택홀 형성 방법
본 발명은 반도체 소자의 콘택홀 형성 방법에 관한 것으로, 특히 콘택홀 내부의 단차를 감소시킬 수 있도록 한 반도체 소자의 콘택홀 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조 공정에 접합부와 도전층 또는 도전층간에는 절연막이 형성되며 접합부와 도전층 또는 도전층간의 접속은 절연막에 형성되는 콘택홀을 통해 이루어진다. 그런데 반도체 소자의 고집적화에 따른 콘택홀의 크기감소 및 절연막의 두께 증가로 인하여 콘택홀 내부의 단차는 더욱 증가되는데, 이로인해 콘택홀내에 금속을 매립시키는 공정에 많은 어려움이 따른다. 그러면 종래 반도체 소자의 콘택홀 형성 방법을 제1(a)도 및 제1(b)도를 통해 설명하면 다음과 같다.
종래에는 제1(a)도에 도시된 바와 같이 접합부(2)가 형성된 실리콘기판(1) 상에 절연막(3) 및 감광막(4)을 순차적으로 형성한 후 콘택 마스크를 이용하여 상기 감광막(4)을 패터닝한다. 그리고 패터닝된 상기 감광막(4)을 마스크로 이용하여 상기 절연막(3)을 소정 두께 습식 식각한 후 나머지 두께의 상기 절연막(3)을 건식 식각하여 제1(b)도에 도시된 바와 같이 상기 접합부(2)가 노출되도록 콘택홀(5)을 형성하고 잔류된 상기 감광막(4)을 제거한다.
상기와 같은 방법을 이용하는 경우 등방성 식각 특성을 갖는 상기 습식 식각에 의해 상기 콘택홀(5)의 입구부가 둥글게 형성되어 상기 콘택홀(5) 상부의 단차는 감소되지만, 습식 식각된 부분과 건식 식각된 부분의 경계부의 돌출부(A)가 형성되어 상기 콘택홀(5) 내부의 단차가 증가된다. 그러므로 상기와 같은 단차의 증가에 의해 후속 금속층 형성시 금속의 충덮힘이 열악해져 상기 콘택홀(5) 내에 금속이 완전히 매립되지 않게 되고, 이에 의해 소자의 전기적 특성 및 수율이 저하된다. 그래서 상기 돌출부(A)를 제거하기 위하여 상기 건식 식각 공정후 불랜켓(Blanket) 식각을 실시하여 상기 돌출부(A)를 제거하였으나, 이 경우 상기 절연막(3)의 손실이 발생되어 콘택홀간의 이격 거리가 감소되거나 금속배선간의 접촉이 발생된다.
따라서 본 발명은 콘택홀을 형성한 후 습식 식각된 부분과 건식 식각된 부분의 경계부에 형성된 돌출부를 제거하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 콘택홀 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 접합부가 형성된 실리콘 기판상에 절연막 및 감광막을 순차적으로 형성한 후 상기 감광막을 패터닝하는 제1단계와, 상기 제1단계로부터 패터닝된 상기 감광막을 마스크로 이용하여 상기 절연막을 소정 두께 습식 식각한 후 나머지 두께의 상기 절연막을 건식 식각하여 상기 접합부가 노출되도록 콘택홀을 형성하는 제2단계와, 상기 제2단계로부터 상기 절연막보다 상기 감광막에 대한 식각 선택비가 높은 건식 식각 공정을 실시하여 상기 습식 식각된 부분과 건식 식각된 부분의 경계부에 형성된 돌출부를 제거하는 제3단계와, 상기 제3단계로부터 잔류된 상기 감광막을 제거하는 제4단계로 이루어지는 것을 특징으로 하며, 상기 제3단계의 건식 식각 공정시 상기 절연막과 상기 감광막의 식각 선택비는 1:3 내지 10인 것을 특징으로 한다.
제1(a)도 및 제1(b)도는 종래 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도.
제2(a)도 내지 제2(c)도는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 및 11 : 실리콘 기판 2 및 12 : 접합부
3 및 13 : 절연막 4 및 14 : 감광막
5 및 15 : 콘택홀
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2(a)도 내지 제2(c)도는 본 발명에 따른 반도체 소자의 콘택홀 형성 방법을 설명하기 위한 소자의 단면도로서, 제2(a)도는 접합부(12)가 형성된 실리콘 기판(11)상에 절연막(13) 및 감광막(14)을 순차적으로 형성한 후 콘택 마스크를 이용하여 상기 감광막(14)을 패터닝한 상태의 단면도로서, 상기 절연막(13)은 산화막으로 형성된다.
제2(b)도는 패터닝된 상기 감광막(14)을 마스크로 이용하여 상기 절연막(13)을 소정 두께 습식 식각한 후 나머지 두께의 상기 절연막(13)을 건식 식각하여 상기 접합부(12)가 노출되도록 콘택홀(15)을 형성한 상태의 단면도인데, 등방성 식각 특성을 갖는 상기 습식 식각에 의해 상기 콘택홀(15)의 입구부가 둥글게 형성되어 상기 콘택홀(15) 상부의 단차는 감소되지만, 습식 식각된 부분과 건식 식각된 부분의 경계부에 돌출부(A)가 형성되어 상기 콘택홀(15) 내부의 단차가 증가된다.
제2(c)도는 상기 절연막(13)보다 상기 감광막(14)에 대한 식각 선택비가 높은 건식 식각 공정을 실시하여 상기 돌출부(A)를 제거한 상태의 단면도로서, 이후 잔류된 상기 감광막(14)을 제거한다.
여기서 상기 돌출부(A)를 제거하기 위한 식각 공정시 상기 절연막(13)과 상기 감광막(14)의 식각 선택비는 1:3 내지 10이 되도록 하고 상기 절연막(13)은 500 내지 2000정도 식각되도록 한다. 그러면 상기 감광막(14)의 식각 선택비가 상기 절연막(13)보다 높기 때문에 상기 감광막(14)이 식각됨에 따라 상기 절연막(13)이 노출되는 면적이 증가되고, 이에 의해 상기 돌출부(A)가 노출되어 식각되는데, 상기 절연막(13)의 식각 선택비가 매우 낮기 때문에 상기 절연막(13)의 식각정도는 최소화된다.
참고적으로, 미국의 CAMAT 회사가 제작한 C-5300(ICP 형) 장비에 소오스 전력(Source Power) 및 바이어스 전력(Bias Power)을 각각 2800 와트(W) 및 30 와트(W)로 공급하고 C2F6, Ar 및 O2가스를 이용하여 30초동안 건식 식각 공정을 실시한 결과 상기 절연막(13)의 손실이 최소화되며 상기 돌출부(A)가 제거되었으며, 이에 따라 상기 콘택홀(15)내에 금속이 양호하게 매립될 수 있었다.
상술한 바와 같이 본 발명에 의하면 콘택홀을 형성한 후 식각 마스크로 이용된 감광막과 절연막의 식각 선택비를 조절하여 습식 식각된 부분과 건식 식각된 부분의 경계부에 형성된 돌출부를 제거하므로써 절연막의 손실을 최소화시키며 콘택홀 내부의 단차를 감소시킬 수 있다. 그러므로 콘택홀내에 금속의 매립이 양호하게 이루어져 소자의 수율 및 신뢰성이 향상될 수 있는 탁월한 효과가 있다.

Claims (2)

  1. 반도체 소자의 콘택홀 형성 방법에 있어서, 접합부가 형성된 실리콘 기판상에 절연막 및 감광막을 순차적으로 형성한 후 상기 감광막을 패터닝하는 제1단계와, 상기 제1단계로부터 패터닝된 상기 감광막을 마스크로 이용하여 상기 절연막을 소정 두께 습식 식각한 후 나머지 두께의 상기 절연막을 건식 식각하여 상기 접합부가 노출되도록 콘택홀을 형성하는 제2단계와, 상기 제2단계로부터 상기 절연막보다 상기 감광막에 대한 식각 선택비가 높은 건식 식각 공정을 실시하여 상기 습식 식각된 부분과 건식 식각된 부분의 경계부에 형성된 돌출부를 제거하는 제3단계와, 상기 제3단계로부터 잔류된 상기 감광막을 제거하는 제4단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
  2. 제1항에 있어서, 상기 제3단계의 건식 식각 공정시 상기 절연막과 상기 감광막의 식각 선택비는 1:3 내지 10인 것을 특징으로 하는 반도체 소자의 콘택홀 형성 방법.
KR1019960074949A 1996-12-28 1996-12-28 반도체 소자의 콘택홀 형성 방법 KR100227635B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960074949A KR100227635B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960074949A KR100227635B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 콘택홀 형성 방법

Publications (2)

Publication Number Publication Date
KR19980055713A KR19980055713A (ko) 1998-09-25
KR100227635B1 true KR100227635B1 (ko) 1999-11-01

Family

ID=19491699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960074949A KR100227635B1 (ko) 1996-12-28 1996-12-28 반도체 소자의 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100227635B1 (ko)

Also Published As

Publication number Publication date
KR19980055713A (ko) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100227635B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100219043B1 (ko) 반도체 장치의 소자분리막 형성 방법
KR20000042870A (ko) 반도체 소자의 트렌치 형성방법
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
KR100324935B1 (ko) 반도체 소자의 배선 형성방법
KR100187676B1 (ko) 반도체 소자의 필드산화막 형성방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR0154288B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100265340B1 (ko) 반도체소자 제조방법
KR0184055B1 (ko) 반도체 소자의 콘택부 및 그의 형성방법
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR100315028B1 (ko) 반도체소자의금속배선형성방법
KR0140730B1 (ko) 반도체 소자의 미세콘택 형성방법
KR100365746B1 (ko) 콘택저항개선을위한반도체소자제조방법
KR100265010B1 (ko) 반도체 소자의 콘택 홀 형성 방법
KR100221633B1 (ko) 소자격리 방법
KR100209279B1 (ko) 반도체 소자의 콘택홀 형성방법
KR0140726B1 (ko) 반도체 소자의 제조방법
KR100632071B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR0137433B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100231851B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100252859B1 (ko) 반도체 소자의 제조방법
KR0156221B1 (ko) 반도체장치의 콘택형성방법
KR20000003230A (ko) 감광막 패턴 부식을 이용한 반도체 장치의 콘택홀 형성 방법
KR970077457A (ko) 반도체소자 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090727

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee