KR0137433B1 - 반도체 소자의 콘택홀 형성방법 - Google Patents
반도체 소자의 콘택홀 형성방법Info
- Publication number
- KR0137433B1 KR0137433B1 KR1019940034571A KR19940034571A KR0137433B1 KR 0137433 B1 KR0137433 B1 KR 0137433B1 KR 1019940034571 A KR1019940034571 A KR 1019940034571A KR 19940034571 A KR19940034571 A KR 19940034571A KR 0137433 B1 KR0137433 B1 KR 0137433B1
- Authority
- KR
- South Korea
- Prior art keywords
- contact hole
- forming
- etching
- semiconductor device
- photoresist
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title 1
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 238000001312 dry etching Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 21
- 238000000206 photolithography Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- 239000003795 chemical substances by application Substances 0.000 claims 2
- 239000002184 metal Substances 0.000 abstract description 7
- 238000001039 wet etching Methods 0.000 abstract description 4
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 콘택홀 형성을 위한 습식식각시 발생되는 인접하는 다른 콘택홀과의 접속을 방지하기 위하여 1차 콘택홀을 형성한 후 임계치수가 큰 마스크를 이용하여 감광막패턴의 각측부를 경사지게 형성하고 감광막의 손실이 많은 식각제를 사용한 건식식각을 실시하여 2차 콘택홀을 형성하므로써 콘택홀간의 접속을 방지하며 금속의 층덮힘 특성을 향상시켜 소자의 전기적특성 및 수율이 향상될 수 있도록 한 반도체 소자의 콘택홀 형성방법에 관한 것이다.
Description
제 1A 내지 제 1C 도는 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 소자의 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1 : 절연층2 및 4 : 감광막패턴
3 : 1차 콘택홀3A : 2차 콘택홀
본 발명은 반도체 소자의 콘택홀 형성방법에 관한 것으로, 특히 1차 콘택홀(contact hole)을 형성한 후 임계치수가 큰 마스크(Mask)를 이용하여 감광막패턴의 각측부를 경사지게 형성하고 감광막의 손실이 많은 식각제를 사용한 건식식각을 실시하여 2차콘택홀을 형성하므로써 콘택홀간의 접속을 방지하며 금속(Metal)의 층덮힘(Step Coverage) 특성을 향상시킬 수 있도록 한 반도체 소자의 콘택홀 형성방법에 관한 것이다.
일반적으로 반도체 소자가 고집적화됨에 따라 접합부(Junction) 또는 금속층간의 접속을 위한 콘택홀(Contact hole)의 크기도 감소되어진다. 콘택홀은 대부분 평탄화를 위하여 일정두께를 가져야 하는 절연층에 형성되기 때문에 콘택홀의 크기감소는 자연적으로 단차비를 증가시키게 되고, 이는 콘택홀내에 증착되는 금속의 층덮힘 특성을 열화시켜 소자의 전기적특성 및 수율을 감소시키는 원인이 된다. 그러면 금속의 층덮힘 특성을 향상시키기 위해 사용하는 종래 반도체 소자의 콘택홀 형성방법을 설명하면 다음과 같다.
종래 반도체 소자의 콘택홀 형성방법은 실리콘 기판의 절연막 상부에 감광막을 도포하고 콘택홀 마스크(Mask)를 이용하여 상기 감광막을 패터닝한 다음 습식식각방법으로 노출된 절연막을 소정깊이 식각하고, 다시 건식식각방법으로 상기 절연막의 나머지 두께를 식각하여 콘택홀을 형성하는 데, 상기 습식식각시 패터닝된 상기 감광막의 하부와 접촉된 절연막의 일부가 측면식각에 의해 언더 컷(Under Cut)되어 실제 마스크의 크기보다 넓은 식각부위가 생성되고, 이는 이후 증착되는 금속의 층덮힘을 향상시키는 역할을 한다. 그러나 상기 감광막의 부착력이 양호하지 않거나, 또는 과도한 습식식각으로 인해 상기 언더 컷이 심하게 발생되는 경우 인접하는 다른 콘택홀과의 접속이 발생되어 소자의 수율이 저하된다.
따라서 본 발명은 1차 콘택홀을 형성한 후 임계치수가 큰 마스크를 이용하여 감광막패턴의 각측부를 경사지게 형성하고 감광막의 손실이 많은 식각제를 사용한 건식식각을 실시하여 2차 콘택홀을 형성하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 콘택홀 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 실리콘기판상의 절연막 상부에 감광막을 도포하고 제 1 콘택홀 마스크를 이용한 사진 및 식각공정에 의해 제 1 감광막패턴을 형성한 후 상기 제 1 감광막패턴을 식각마스크로 이용하여 상기 절연막을 소정깊이 건식식각하는 단계와, 상기 단계로 부터 상기 제 1 감광막패턴을 제거한 후 다시 감광막을 도포하고 제 2 콘택홀 마스크를 이용한 사진 및 식각공정에 의해 제 2 감광막패턴을 형성시키는 단계와, 상기 단계로부터 상기 제 2 감광막패턴을 식각마스크로 이용하여 상기 절연막의 나머지 두게를 식각하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제 1A 내지 제 1C 도는 본 발명에 따른 반도체 소자의 콘택홀 형성방법을 설명하기 위한 소자의 단면도로서,
제 1A 도는 실리콘기판상의 절연막(1) 상부에 감광막을 도포하고 제 1 콘택홀 마스크를 이용한 사진 및 식각공정에 의해 제 1 감광막패턴(2)을 형성한 후, 상기 제 1 감광막패턴(2)을 식각마스크로 이용하여 상기 절연막(1)을 소정깊이 건식식각하므로써 1차 콘택홀(3)이 형성된 상태의 단면도이다.
제 1B 도는 상기 제 1 감광막패턴(2)을 제거한 후 다시 감광막을 도포하고 상기 제 1 콘택홀 마스크보다 임계치수가 큰 제 2 콘택홀 마스크를 이용한 사진 및 식각공정에 의해 제 2 감광막패턴(4)을 형성시킨 상태의 단면도인데, 상기 사진공정시 포커스(Focus)를 과도하게 즉, 양(+)방향으로 조절하여 상기 제 2 감광막패턴(4)의 각 측부가 경사지게 형성되도록 한다.
제 1C 도는 상기 제 2 감광막패턴(4)을 식각마스크로 이용하여 상기 절연막(1)의 나머지 두께를 건식식각하여 2차 콘택홀(3A)을 형성시킨 상태의 단면도로서, 이때에는 콘택홀의 상부에 경사가 형성되도록 감광막의 손실을 많게 하는 식각제(Ethchant), 예를들어 P1789(ETE)O2를 사용하여 식각한다.
상술한 바와같이 본 발명에 의하면 1차 콘택홀을 형성한 후 임계 치수가 큰 마스크를 이용하여 감광막패턴의 각측부를 경사지게 형성하고 감광막의 손실이 많은 식각제를 사용한 건식식각을 실시하여 2차 콘택홀을 형성하므로써 콘택홀간의 접속을 방지하며 금속의 층덮힘 특성을 향상시킬 수 있는 탁월한 효과가 있다.
Claims (6)
- 반도체 소자의 콘택홀 형성방법에 있어서,실리콘기판상의 절연막 상부에 감광막을 도포하고 제 1 콘택홀 마스크를 이용한 사진 및 식각공정에 의해 제 1 감광막패턴을 형성한 후 상기 제 1 감광막패턴을 식각마스크로 이용하여 상기 절연막을 소정깊이 건식식각하는 단계와,상기 단계로 부터 상기 제 1 감광막패턴을 제거한 후 다시 감광막을 도포하고 제 2 콘택홀 마스크를 이용한 사진 및 식각공정에 의해 제 2 감광막패턴을 형성시키는 단계와,상기 단계로부터 상기 제 2 감광막패턴을 식각마스크로 이용하여 상기 절연막의 나머지 두께를 식각하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 제 2 콘택홀 마스크는 상기 제 1 콘택홀 마스크 보다 큰 임계치수를 갖는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 제 2 감광막패턴은 각 측부가 경사지게 형성되는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제 3 항에 있어서,상기 제 2 감광막패턴의 각 측부에 형성된 경사는 사진공정시 포커스를 과도하게 조절하여 이루어지는 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제 1 항에 있어서,상기 절연막의 나머지 두께를 식각하기 위한 식각공정은 감광막의 손실을 많게 하는 식각제를 이용한 건식식각공정인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
- 제 5 항에 있어서,상기 감광막의 손실을 많게 하는 식각제는 P1789(ETE)O2인 것을 특징으로 하는 반도체 소자의 콘택홀 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034571A KR0137433B1 (ko) | 1994-12-16 | 1994-12-16 | 반도체 소자의 콘택홀 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940034571A KR0137433B1 (ko) | 1994-12-16 | 1994-12-16 | 반도체 소자의 콘택홀 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026163A KR960026163A (ko) | 1996-07-22 |
| KR0137433B1 true KR0137433B1 (ko) | 1998-06-01 |
Family
ID=19401797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940034571A KR0137433B1 (ko) | 1994-12-16 | 1994-12-16 | 반도체 소자의 콘택홀 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0137433B1 (ko) |
-
1994
- 1994-12-16 KR KR1019940034571A patent/KR0137433B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026163A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100187666B1 (ko) | 반도체 소자의 텅스텐 플러그 형성방법 | |
| KR0137433B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| US6171938B1 (en) | Method for fabricating semiconductor device capable of minimizing damage of lower layer using insulating layer resided in opening | |
| KR20000042870A (ko) | 반도체 소자의 트렌치 형성방법 | |
| KR100587036B1 (ko) | 반도체소자의 컨택 형성방법 | |
| KR100286901B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100328557B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100248150B1 (ko) | 반도체소자의 콘택홀형성방법 | |
| KR20030002870A (ko) | 반도체소자의 소자분리막 형성 방법 | |
| KR100244404B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
| KR100291189B1 (ko) | 반도체 장치 제조 방법 | |
| KR0155787B1 (ko) | 반도체 메모리장치의 매몰접촉창 형성방법 | |
| KR100187654B1 (ko) | 반도체 소자의 제조방법 | |
| KR100230735B1 (ko) | 반도체 소자의 제조방법 | |
| KR100309133B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100227635B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100223938B1 (ko) | 배선 형성 방법 | |
| KR100209279B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100313537B1 (ko) | 커패시터 제조방법 | |
| KR100193889B1 (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100456421B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100604759B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100197657B1 (ko) | 반도체 소자의 미세 콘택홀 형성방법 | |
| KR100314738B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR0148326B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20061211 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |