KR100291189B1 - 반도체 장치 제조 방법 - Google Patents
반도체 장치 제조 방법 Download PDFInfo
- Publication number
- KR100291189B1 KR100291189B1 KR1019980024432A KR19980024432A KR100291189B1 KR 100291189 B1 KR100291189 B1 KR 100291189B1 KR 1019980024432 A KR1019980024432 A KR 1019980024432A KR 19980024432 A KR19980024432 A KR 19980024432A KR 100291189 B1 KR100291189 B1 KR 100291189B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal
- semiconductor device
- metal wiring
- tin
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속배선 형성을 위한 마스크 공정에서 사용된 반사방지막이 금속배선과 턱을 이루며 금속배선 상에 잔류하여 이후의 층간절연막 형성 과정에서 금속배선 측벽에 보이드를 유발하는 문제점을 해결할 수 있는, 반도체 장치 제조 방법에 관한 것으로, 금속배선 패터닝 후 금속배선 상에 잔류하는 반사방지막 패턴을 제거하여 고집적 반도체 장치 제조 공정에서 금속배선 측벽에 보이드가 발생하는 것을 방지하는 방법이다. 이에 의해, 보이드로 발생하는 소자의 특성 저하를 방지할 수 있다.
Description
본 발명은 반도체 장치 제조 분야에 관한 것으로, 특히 금속배선 형성을 위한 사진식각 공정에서 사용된 반사방지막이 금속배선과 턱을 이루며 금속배선 상에 잔류하여 이후의 층간절연막 형성 과정에서 금속배선 측벽에 보이드를 유발하는 문제점을 해결할 수 있는, 반도체 장치 제조 방법에 관한 것이다.
외부 입자(particle) 또는 수분 등의 침투를 막기 위하여, 금속배선 형성이 완료된 구조 상에 절연막을 형성한다. 상기 절연막으로, 플라즈마 화학기상증착법(plasma enhanced chemical vapor deposition, 이하 PECVD라 함)으로 형성된 산화막 및 질화막을 이용하였으나 매립(gap filling) 특성이 좋지 않아, 최근에는 고밀도 플라즈마 화학기상증착법(high density PECVD)으로 형성된 산화막을 이용하고 있다.
도1은 금속배선 형성이 완료된 기판 상에 PECVD법으로 산화막 및 질화막을 형성한 것을 보이는 종래의 반도체 장치 제조 공정 단면도로서, 반도체 기판(10) 상에 확산방지막인 Ti/TiN막(11), Al막(12) 및 반사방지막인 TiN막(13)을 차례로 증착하고, 상기 TiN막(13), Al막(12) 및 Ti/TiN막(11)을 패터닝하여 금속배선을 형성한 후, 금속배선 형성이 완료된 구조 상에 PECVD법으로 산화막(14) 및 질화막(15)을 형성한 것을 나타내고 있다. 도1에 도시한 바와 같이 PECVD법으로 형성된 산화막(14)은 매립 특성이 좋지 않아 금속배선 사이에 보이드(void)(V1)가 발생하는 문제점이 있다.
도2는 상기와 같은 보이드 발생 문제를 해결하기 위하여, 금속배선 형성이 완료된 기판 상에 고밀도 플라즈마 화학기상증착법으로 산화막 및 질화막을 형성한 것을 보이는 종래의 반도체 장치 제조 공정 단면도로서, 반도체 기판(10) 상에 확산방지막인 Ti/TiN막(11), Al막(12) 및 반사방지막인 TiN막(13)을 차례로 증착하고, 상기 TiN막(13), Al막(12) 및 Ti/TiN막(11)을 패터닝하여 금속배선을 형성한 후, 금속배선 형성이 완료된 구조 상에 고밀도 플라즈마 화학기상증착법으로 산화막(16)을 형성한 것을 나타내고 있다. 도2에 도시한 바와 같이 고밀도 플라즈마 화학기상증착법으로 형성된 산화막(16)은, PECVD 형성되는 산화막보다 매립 특성이 뛰어나다.
그러나, 반도체 장치의 집적도가 향상됨에 따라, 이웃하는 금속배선간의 공간 또한 감소하여 비교적 집적도가 낮은 반도체 장치 제조 공정에서 발생하지 않았던 문제점이 대두된다. 도3은 그 예를 보이는 종래의 반도체 장치 제조 공정 단면도로서, 반도체 기판(10) 상에 확산방지막인 Ti/TiN막(11), Al막(12) 및 반사방지막인 TiN막(13)을 차례로 증착하고, 상기 TiN막(13), Al막(12) 및 Ti/TiN막(11)을 패터닝하여 금속배선을 형성한 후, 금속배선 형성이 완료된 구조 상에 고밀도 플라즈마 화학기상증착법으로 산화막(17)을 형성한 것을 나타내고 있다.
금속배선 형성을 위한 패터닝 과정에서, Cl2, BCl3및 N2를 사용하여 Al을 식각하기 위한 주식각(main etch) 공정을 실시하고, 금속 잔여물(residue) 및 브릿지(bridge)를 제거하기 위하여 주식각 공정에서 사용된 가스와 동일한 가스로 과도식각(over etch)을 실시한다. Al은 Cl 등의 가스에 의한 화학적인 반응으로 제거되고, TiN은 물리적인 반응에 의해 제거된다. 식각과정에서 식각마스크로 사용된 감광막 패턴의 가장 자리가 손상되어 드러나 TiN막(13) 측벽에 중합체(polymer)가 증착되어 TiN막(13)이 Al막(12) 상에 탁자의 윗면(table top) 형태로 남게 된다. 즉, Al(12)의 양단에 돌출된 형태로 TiN막(13)이 잔류하여 턱진 부분(T)이 발생되는데, 이후의 고밀도 플라즈마 화학기상증착법으로 산화막을 형성하는 과정에서 Al막(12) 패턴의 측벽과 턱진 부분(T)이 이루는 공간에 효과적으로 산화막(17)이 매립되지 못하여 보이드(V2)가 발생한다.
상기와 같이 Al막(12) 패턴의 측벽에 보이드(V2)의 발생으로, 이후 수분 등이 침투하게 되어 소자의 특성이 저하되는 문제점이 있다.
상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은 금속배선 형성을 위한 마스크 공정에서 사용된 반사방지막이 금속배선과 턱을 이루며 금속배선 상에 잔류하여 이후의 층간절연막 형성 과정에서 금속배선 측벽에 보이드를 유발하는 문제점을 해결할 수 있는 반도체 장치 제조 방법을 제공하는데 그 목적이 있다.
도1은 금속배선 형성이 완료된 기판 상에 PECVD법으로 산화막 및 질화막을 형성한 것을 보이는 종래의 반도체 장치 제조 공정 단면도
도2는 금속배선 형성이 완료된 기판 상에 고밀도 PECVD법으로 산화막을 형성한 것을 보이는 종래의 반도체 장치 제조 공정 단면도
도3은 종래 기술에 따른 고집적 반도체 장치 제조 공정 단면도
도4a 내지 도4d는 본 발명의 일실시예에 따른 반도체 장치 제조 공정 단면도
* 도면의 주요 부분에 대한 도면 부호의 설명
20: 반도체 기판 21: Ti/TiN막
22: Al막 23: TiN막
24: 감광막 25: 산화막
상기 목적을 달성하기 위한 본 발명은 반도체 기판 상에 확산방지막, 금속막 및 반사방지막을 차례로 형성하는 제1 단계; 상기 반사방지막, 상기 금속막 및 상기 확산방지막을 선택적으로 식각하여 금속배선을 형성하는 제2 단계; 상기 금속배선 사이에 감광막 패턴을 형성하여, 상기 반사방지막을 노출시키는 제3 단계; 상기 반사방지막을 선택적으로 식각하는 제4 단계; 및 상기 감광막 패턴을 제거하는 제5 단계를 포함하는 반도체 장치 제조 방법을 제공한다.
본 발명은 금속배선 패터닝 후 금속배선 상에 잔류하는 반사방지막 패턴을 제거하여 고집적 반도체 장치 제조 공정에서 금속배선 측벽에 보이드가 발생하는 것을 방지하는 방법이다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 바람직한 실시예를 첨부된 도면 도4a 내지 도4d를 참조하여 설명한다.
도4a는 반도체 기판(20) 상에 확산방지막인 Ti/TiN막(21), Al막(22) 및 반사방지막인 TiN막(23)을 차례로 증착하고, 상기 TiN막(23), Al막(22) 및 Ti/TiN막(21)을 패터닝하여 금속배선을 형성한 상태를 보이고 있다. 상기 TiN막(23), Al막(22) 및 Ti/TiN막(21)을 TCP(transmission coupled plasma) 또는 RIE(reactive ion etching) 방법으로 식각한다.
TCP 방식을 이용할 경우 주식각(main etch) 단계에서 200 W 이상의 소오스 전력(source power), 100 W 이상의 바이어스 전력(bias power)을 인가하며, 과도식각(over etch) 단계에서는 250 W 이하의 소오스 전력, 80 W 이상의 바이어스 전력을 인가하고, 주식각 단계 및 과도식각 단계 모두 식각 가스로는 20 sccm 내지 80 sccm의 BCl3및 40 sccm 내지 120 sccm의 Cl2를 공급하며, 상기 식각가스에 불소가 함유된 가스를 더 첨가하기도 하며, 비활성 가스로는 Ar 및 N2등을 사용한다.
RIE 방식을 이용할 경우에는 주식각 및 과도식각시 200 W 이상의 전력을 인가하고, 식각 가스로는 20 sccm 내지 80 sccm의 BCl3및 40 sccm 내지 120 sccm의 Cl2를 공급한다.
도4b는 금속배선 형성이 완료된 반도체 기판(20) 상에 감광막(24)을 도포한 후, 감광막의 전면을 노광하고 현상해서 금속배선과 금속배선 사이의 공간에 감광막(24) 패턴을 형성하여 Al막(22) 배선 상에 잔류하는 TiN막(23)을 노출시킨 것을 나타내고 있다. 도면부호 S1은 감광막을 도포한 상태의 감광막 표면을 나타내고, S2는 감광막을 도포한 상태의 감광막 표면을 나타낸다.
도4c는 감광막(24) 패턴을 식각마스크로 TiN막(23)을 식각하여 Al막(22)을 노출시킨 상태를 보이고 있다. TiN(23) 식각은 소오스 전력을 100 W 이상 인가하고, 바이어스 전력을 100 W 이하로 인가하여 실시한다.
도4d는 감광막(24) 패턴을 제거한 다음, 고밀도 화학기상증착법으로 전체 구조 상에 산화막(25)을 형성한 상태를 보이고 있다. 상기 과정에서 Al막(22) 상에 존재하는 TiN막이 제거됨으로써 산화막(25) 형성시 Al막(22) 측벽에 보이드가 발생하지 않는다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같이 이루어지는 본 발명은 고집적 반도체 장치 제조 공정에서 배선 측벽에 발생하는 보이드의 발생을 억제하여 보이드로 인한 소자 특성 저하를 방지할 수 있다.
Claims (4)
- 반도체 장치 제조 방법에 있어서,반도체 기판 상에 확산방지막, 금속막 및 반사방지막을 차례로 형성하는 제1 단계;상기 반사방지막, 상기 금속막 및 상기 확산방지막을 선택적으로 식각하여 금속배선을 형성하는 제2 단계;상기 금속배선 사이에 감광막 패턴을 형성하여, 상기 반사방지막을 노출시키는 제3 단계;상기 반사방지막을 선택적으로 식각하는 제4 단계; 및상기 감광막 패턴을 제거하는 제5 단계를 포함하는 반도체 장치 제조 방법.
- 제 1 항에 있어서,상기 제3 단계는,상기 제2 단계가 완료된 전체 구조 상에 감광막을 도포하는 단계;상기 감광막 전면을 노광하는 단계; 및상기 감광막을 현상하여 상기 감광막 패턴을 형성하는 단계를 포함하는 반도체 장치 제조 방법.
- 제 1 항에 있어서,상기 확산방지막은 Ti막 및 TiN막으로 형성하고,상기 금속막은 Al막으로 형성하고,상기 반사방지막은 TiN막으로 형성하는 반도체 장치 제조 방법.
- 제 1 항 또는 제 3 항에 있어서,상기 제2 단계에서.BCl3및 Cl2가스를 사용하여 상기 반사방지막, 상기 금속막 및 확산방지막을 선택적으로 식각하는 반도체 장치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024432A KR100291189B1 (ko) | 1998-06-26 | 1998-06-26 | 반도체 장치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980024432A KR100291189B1 (ko) | 1998-06-26 | 1998-06-26 | 반도체 장치 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000003237A KR20000003237A (ko) | 2000-01-15 |
| KR100291189B1 true KR100291189B1 (ko) | 2001-09-22 |
Family
ID=19540988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980024432A KR100291189B1 (ko) | 1998-06-26 | 1998-06-26 | 반도체 장치 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100291189B1 (ko) |
-
1998
- 1998-06-26 KR KR1019980024432A patent/KR100291189B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000003237A (ko) | 2000-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| US5882999A (en) | Process for metallization of an insulation layer | |
| KR20000044928A (ko) | 반도체 소자의 트랜치 형성 방법 | |
| JP2959758B2 (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| KR0172026B1 (ko) | 평탄성이 개선된 유전막을 갖는 다중층 상호접속 구조 제조 방법 | |
| KR100548515B1 (ko) | 반도체 소자의 금속 배선의 형성 방법 | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| KR19980087292A (ko) | 반도체 장치 제조 방법 | |
| KR100291189B1 (ko) | 반도체 장치 제조 방법 | |
| KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100326262B1 (ko) | 반도체장치제조방법 | |
| US6586324B2 (en) | Method of forming interconnects | |
| KR100365741B1 (ko) | 반도체장치제조방법 | |
| US6287752B1 (en) | Semiconductor device, method of manufacturing a semiconductor device, and method of forming a pattern for semiconductor device | |
| KR0139072B1 (ko) | 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법 | |
| KR101181271B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0137433B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100313944B1 (ko) | 고선택비의 금속배선 식각 방법 | |
| KR100289656B1 (ko) | 반도체 소자의 제조방법 | |
| KR100395775B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100443351B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100507869B1 (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| KR100549333B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100221585B1 (ko) | 반도체 소자의 비아홀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090223 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |