KR101181271B1 - 반도체 소자의 금속 배선 형성 방법 - Google Patents

반도체 소자의 금속 배선 형성 방법 Download PDF

Info

Publication number
KR101181271B1
KR101181271B1 KR1020040115256A KR20040115256A KR101181271B1 KR 101181271 B1 KR101181271 B1 KR 101181271B1 KR 1020040115256 A KR1020040115256 A KR 1020040115256A KR 20040115256 A KR20040115256 A KR 20040115256A KR 101181271 B1 KR101181271 B1 KR 101181271B1
Authority
KR
South Korea
Prior art keywords
film
metal wiring
layer
metal
forming
Prior art date
Application number
KR1020040115256A
Other languages
English (en)
Other versions
KR20060075886A (ko
Inventor
신주한
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040115256A priority Critical patent/KR101181271B1/ko
Publication of KR20060075886A publication Critical patent/KR20060075886A/ko
Application granted granted Critical
Publication of KR101181271B1 publication Critical patent/KR101181271B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는 금속 배선을 형성하기 위한 식각 공정 시에 OSG(organo silicate glass)막을 하드마스크로 사용하여 금속층에 대한 식각 선택비를 높임으로써, 금속 배선 상부에 형성되는 금속의 중합체(metallic polymer)등을 쉽게 제거할 수 있을 뿐만 아니라, 후속 갭 필 공정 시에 코너 크리핑(corner clipping)을 감소시켜 플라즈마 유도(plasma induced) 손상(damage)이 방지된 신뢰성 있는 소자를 제조할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.

Description

반도체 소자의 금속 배선 형성 방법{Method for Forming Metal Line of Semiconductor Device}
도 1a 및 도 1c는 종래 금속 배선 형성 방법에 따른 공정 단면도.
도 2는 종래 방법에 의해 상부가 손상된 금속 배선의 SEM 사진.
도 3은 종래 금속 배선 형성 공정 후, 후속 갭필 공정 시 코너 크리핑이 발생된 부분의 SEM 사진.
도 4a 내지 도 4e는 본 발명의 금속 배선 형성 방법에 따른 공정 단면도.
도 5는 본 발명의 방법에 의해 코너 크리핑이 발생되지 않은 금속 배선의 SEM 사진.
< 도면의 주요 부분에 대한 간단한 설명 >
1, 21 : 저유전막 3, 23 : 하부 금속 배선
5, 25 : TiN막 5-1, 25-1 : TiN막 패턴
7, 27 : 알루미늄층 7-1, 27-1 : 알루미늄층 패턴
9, 29 : Ti/TiN막 9-1, 29-1 : Ti/TiN막 패턴
11, 35 : 포토레지스트 패턴 12, 36 : 금속 배선
15, 37 : 금속의 중합체(polymer) 15, 39 : 금속의 잔유물(residue)
31 : OSG(organo silicate glass)막 31-1 : OSG막 패턴
33 : 유기반사방지막 33-1 : 유기반사방지막 패턴
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는 금속 배선을 형성하기 위한 식각 공정 시에 OSG(organo silicate glass)막을 하드마스크로 사용하여 금속층에 대한 식각 선택비를 높임으로써, 금속 배선 상부에 형성되는 금속의 중합체(metallic polymer)등을 쉽게 제거할 수 있을 뿐만 아니라, 후속 갭 필 공정 시에 코너 크리핑(corner clipping)을 감소시켜 플라즈마 유도(plasma induced) 손상(damage)이 방지된 신뢰성 있는 소자를 제조할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
현재, 반도체 장치의 고집적화 추세는 미세 패턴 형성 기술의 발전에 큰 영향을 받고 있으며, 반도체 메모리 장치의 고집적화와 대용량화에 따라 반도체 메모리 장치의 단위 셀 크기도 계속 감소하고 있는 추세이다.
특히, 집적도의 증가를 주도하는 반도체의 경우 메모리 셀 크기의 축소에 따라 배선의 선폭 및 간격이 감소되었기 때문에, 소자와 소자 간 또는 배선과 배선 간을 전기적으로 연결시키기 위한 다층 금속배선의 수직 구조가 극도로 복잡해졌다.
이에 따라, 소자의 빠른 동작 속도를 구현하기 위해 낮은 저항을 가지는 물질로 상기 다층 배선을 형성하는 것이 필수로 요구되고 있는데, 이와 같은 물질로 많이 사용되고 있는 것이 낮은 비저항(resistivity)을 가지는 알루미늄(Al)이다.
종래 알루미늄을 이용하여 금속 배선을 형성하는 방법을 도 1a 내지 도 1c를 참조하여 설명한다.
도 1a를 참조하면, 금속 배선(3)을 구비한 저유전막(1)으로 이루어진 콘택 플러그 상부에 금속 배선층으로 티타늄(Ti)막(5), Al층(7), 티타늄/티타늄 나이트라이드막(Ti/TiN)(9)을 순차적으로 형성한다.
이때, 상기 Ti/TiN막은 후속 포토레지스트 패턴을 형성하기 위한 포토/에치 공정 시에 공정 시에 빛을 흡수하여 빛의 반사를 감소시키는 역할을 한다.
상기 도 1a의 Ti/TiN층(9) 상부에 포토레지스트층(미도시)을 형성한 다음, 포토/에치 공정을 수행하여 도 1b에 도시한 바와 같은 포토레지스트 패턴(11)을 형성한다.
상기 도 1b의 포토레지스트 패턴(11)을 식각 마스크로 하부 저유전막(1)이 노출될 때까지 식각하여 도 1c에 도시한 바와 같이 Ti막 패턴(5-1), Al층 패턴(7-1), Ti/TiN막 패턴(9-1)으로 이루어진 금속 배선(12)을 형성한다.
이때, 상기 식각 공정은 Cl2, BCl3 및 N2 가스를 조합하여 이루어진 활성화 플라즈마를 이용한 건식 식각 공정으로 수행된다.
그리고 상기 결과물 전면에 대한 습식 세정 공정을 수행하여 상기 식각 마스크로 사용한 포토레지스트 패턴(11)을 제거한다.
이 후, 후속 공정으로 상기 금속 배선을 매립하는 갭 필(gap-fill)을 더 수 행하여 상부를 평탄화 한 다음, 그 상부에 다층의 금속 배선을 형성할 수도 있다.
하지만, 종래 이와 같은 방법에 의해 금속 배선을 형성하는 경우 몇 가지 문제점이 발생한다.
즉, 상기 금속 배선을 형성하기 위하여 포토레지스트 패턴을 식각 마스크로 금속층에 대한 건식각 공정을 수행하는 동안 식각 가스에 대한 식각 선택비가 낮은 포토레지스트 패턴의 손실(loss)이 심화되기 때문에, 금속 배선 상부가 영향을 받아 도 2 에 도시한 바와 같이 패턴이 불량하게 형성된다. 이를 개선하기 위해서는 포토레지스트막을 두껍게 형성해야 하기 때문에, 공정 비용이 증가할 뿐만 아니라, 공정 처리량(throughput)이 저하되고 상기 포토레지스트막을 미세하게 패터닝하는 것 또한 어렵다.
또한, 상기 건식각 공정 동안 금속 배선 상부에 형성되어 있던 포토레지스트패턴 하부에서 단단한 금속의 중합체(metallic polymer)(13)가 형성되어 후속 습식 세정 공정 시에 제거되지 않고 금속 배선 상부에 잔류한다. 그 뿐만 아니라, 상기 저유전막(1) 상부에도 금속의 잔유물(metallic residue)(15)이 발생되어 후속 공정 시에 메탈 브리지(metal bridge)를 유발시킨다.
또한, 미세한 금속 배선을 매립하기 위한 후속 공정으로 상기 금속 배선을 포함하는 전면에 HDP CVD(high density plasma chemical vapor deposition) 법에 의한 FSG(fluorosilicate glass)를 형성하는 경우, 갭 필 효과를 상승시키기 위해 바이어스 파워(bias power) 또는 아르곤(Ar) 유량(flow)을 늘려 스퍼터링(spluttering)을 증가시켜 수행한다. 하지만, 상기 스퍼터링의 증가로 배선 상부에 코너 크리핑(corner clipping)이 발생되므로 HDP FSG 증착 시 발생되는 플라즈마 내의 전자(electron) 및 전하(charge)가 게이트 산화막까지 플로우 되어 게이트 산화막의 성능이 저하(degradation)된다(도 3 참조).
이에, 본 발명은 상기 종래 기술의 여러 가지 문제점을 해결하기 위하여 안출된 것으로, 고가의 장비 개발 없이도 상기한 종래 금속 배선 식각 공정 시에 잔류물이 형성되는 것과 후속 갭 필 공정 시 하부 유전막에 코너 크리핑이 발생되는 것을 개선할 수 있는 반도체 소자의 금속배선 형성 방법을 개발하여 본 발명을 완성하였다.
본 발명은 금속 배선 형성 공정 시에 금속층에 대한 식각 선택비를 높은 OSG막을 하드마스크로 사용함으로써, 금속 배선 상부에 형성되는 금속의 중합체를 쉽게 제거하여 신뢰성 있는 소자를 제조할 수 있는 반도체 소자의 금속배선 형성방법을 제공하는 것에 그 목적이 있다.
상기 목적을 달성하기 위하여 본 발명에서는
금속 배선을 구비한 저유전막 상부에 Ti막, Al층 및 Ti/TiN막을 순차적으로 형성하는 단계;
상기 Ti/TiN막 상부에 OSG막을 형성하는 단계;
상기 OSG막 상부에 유기반사방지막(bottom anti-reflective layer; 이하 “BARC막”이라 칭함) 및 포토레지스트층을 순차적으로 형성한 다음, 포토/에치 공정 을 수행하여 포토레지스트 패턴을 형성하는 단계;
상기 포토레지스트 패턴을 식각 마스크로 상기 Ti/TiN막이 노출될 때까지 상기 OSG막 및 BARC막에 대한 식각 공정을 수행하여 OSG막 패턴 및 BARC막 패턴을 형성하는 단계;
상기 형성된 패턴들을 식각 마스크로 상기 저유전막이 노출될 때까지, 상기 Ti막, Al층 및 Ti/TiN막에 대한 식각 공정을 수행하여 금속 배선을 형성하는 단계; 및
상기 금속 배선을 포함하는 전면에 대한 O2 애싱 공정 및 습식 세정 공정을 순차적으로 수행하여 상기 BARC막 패턴 및 포토레지스트 패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법을 제공한다.
이때, 상기 방법은 다층 금속 배선을 형성하기 위하여, 상기 형성된 금속 패턴 전면에 유전막을 형성하여 상기 금속 배선을 매립하는 후속 공정 단계를 더 포함하는 것이 바람직하다.
이하, 본 발명을 도면을 참고하여 설명한다.
도 4a를 참조하면, 금속 배선(23)을 구비한 저유전막(21) 상부에 20～600Å의 Ti막(25), 3500～9000Å의 Al층(27) 및 50～600Å/200～800Å의 Ti/TiN막(29)을 순차적으로 형성한다.
상기 Al층은 저항이 낮아 주로 전기 신호를 전달하는 역할을 하는 것으로, 하부의 저유전막과의 접착력을 높이기 위하여 Ti막 상부에 형성하는 것이 바람직하 다.
또한, Al층 상부에 형성된 Ti/TiN막은 후속 포토레지스트 패턴을 형성하기 위한 포토/에치 공정 시에 공정 시에 BARC막과 함께 빛을 흡수하여 빛의 반사를 감소시키는 역할을 한다.
그리고, 상기 Ti/TiN막(29) 상부에 하드마스크막인 PE-CVD OSG막(31)을 증착하다.
상기 OSG막은 Si-O-CH의 구조를 가지는 물질로써, RI(reflective index)가 약 1.44±0.01 정도이며, O2, CO2 및 TMCTS (tetramethylcyclotetrasiloxane; Si4O4C4H16) 등을 이용하는 PE-CVD 방법에 의해 200～5000Å두께로 증착된다.
이와 같이, 상기 OSG 막을 형성함으로써, 하부 저유전막의 유전율을 더 감소시킬 수 있다. 상기 OSG막 형성 후, 후속 층과의 접착력(adhesion)의 증가로 갈라지는 것(delamination)이 방지하기 위하여 He, CO2, 또는 O2 등의 플라즈마 처리 공정을 더 포함할 수도 있다.
상기 도 4a의 OSG막 상부에 BARC막(33) 및 포토레지스트층(미도시)을 순차적으로 형성한 다음, 리소그래피 공정을 수행하여 도 4b에 도시한 바와 같이 포토레지스트 패턴(35)을 형성한다.
이 때, 상기 BARC막은 후속 포토레지스트 패턴 형성 시에 빛의 반사를 감소시켜 균일한 포토레지스트 패턴이 형성되도록 한다.
상기 도 4b의 포토레지스트 패턴(35)을 식각 마스크로 하부 Ti/TiN막(29)이 노출될 때까지 상기 BARC(33) 및 OSG막(31)을 식각하여 도 4c에 도시한 바와 같이 BARC 패턴(33-1) 및 OSG막(31-1) 패턴을 형성한다.
이때, 상기 식각 공정은 한 단계 또는 두 단계의 건식각 공정으로 수행할 수 있다.
즉, 한 단계의 공정으로 수행되는 경우에는 CxHyFz(상기 x는 1～4, y는 0 또는 1, z는 1～8의 정수) 가스, N2 가스, O2 가스 또는 아르곤(Ar) 가스를 하나 이상 혼합하여 활성화시킨 플라즈마, 바람직하게는 CHF3, CF4 또는 Ar 가스를 하나 이상 혼합하여 활성화시킨 플라즈마를 이용한 과도식각(overetch) 공정으로 하부 OSG 막까지 충분히 식각될 수 있도록 한다.
또는 두 단계의 식각 공정으로 수행되는 경우, 우선 CxHyFz(상기 x는 1～4, y는 0 또는 1, z는 1～8의 정수) 가스, N2 가스, O2 가스 또는 아르곤(Ar) 가스를 하나 이상 혼합하여 활성화시킨 플라즈마를 이용하여 하부 OSG막이 노출될 때까지 상기 BARC막에 대한 1차 연마 공정을 수행한 후, CxHyFz(상기 x는 1～4, y는 0 또는 1, z는 1～8의 정수) 가스, N2 가스 또는 아르곤(Ar) 가스를 하나 이상 혼합하여 활성화시킨 플라즈마를 이용하여 하부 Ti/TiN막이 노출될 때까지 상기 BARC막에 대한 2차 연마 공정을 수행한다.
그 다음, 상기 도 4c에서 형성된 OSG막 패턴(31-1)/BARC막 패턴(33-1)/포토레지스트 패턴(35)으로 이루어진 적층 패턴을 식각 마스크로 하부 저유전막(21)이 노출될 때까지 상기 Ti막/Al층/Ti/TiN막으로 이루어진 금속층에 대한 식각 공정을 수행하여 도 4d에 도시한 바와 같이 Ti막 패턴(25-1)/Al층 패턴(27-1)/Ti/TiN막 패턴(29-1)으로 이루어진 금속 배선(36)을 형성한다.
상기 식각 공정은 Cl2, BCl3 또는 N2 가스를 하나 이상 혼합하여 활성화된 플라즈마를 이용하여 수행한다.
이때, 상기 금속 배선을 형성하는 식각 공정 시에 금속 배선 상부에 형성되어 있던 포토레지스트 패턴의 하부가 단단해지면서 금속의 중합체(37)가 형성되고, 식각 종결 후에는 상기 하부 저유전막 상부에 금속의 잔유물(39)이 발생한다.
이를 제거하기 위하여, 상기 도 4d의 결과물에 전면에 대하여 O2 플라즈마를 이용한 애싱 공정을 수행한 다음, 후속 습식 공정을 더 수행함으로써, 도 4e에 도시한 바와 같이 하부 저유전막(21) 손상 없이 OSG막 상부에 형성되어 있던 금속의 중합체(37)와 하부 저유전막(21) 상부의 잔유물(39)을 제거하여 신뢰성 높은 금속 배선을 형성한다.
이때, 상기 습식 공정은 NH4OH/CH3COOH/H2O의 혼합용액을 이용하여 수행된다.
이 후, 후속 공정으로 상기 금속 배선 상부 및 상기 금속 배선 사이를 매립하는 갭 필(gap-fill)을 더 수행하여 상부를 평탄화 한 다음, 그 상부에 다층의 금속 배선을 형성할 수도 있다.
상기 갭 필 공정은 HDP CVD에 의한 FSG으로 형성되며, 상기 갭 필 효과를 상승시키기 위해 바이어스 파워 또는 Ar 유량을 늘려 스퍼터링을 증가시켜도 상기 Ti/TiN 패턴 상부에 형성된 OSG막에 의해 코너 크리핑 현상이 방지되어 플라즈마 유도(induced) 손상을 감소시킬 수 있다(도 5 참조).
이와 같이 본 발명에서는 포토레지스트 패턴 형성 시 하드마스크로 OSG막을 형성하기 때문에 금속층에 대한 식각 선택비를 차이를 증가시키고, 애싱 공정을 수행하여도 패턴에 손상 없이 포토레지스트 하부에 형성된 금속의 중합체 및 저유전막 상부의 금속 잔유물을 쉽게 제거할 수 있으며, 후속 갭 필 공정 시에 Ti/TiN 상부에서 코너 크리핑을 방지하여 플라즈마 유도 손상을 감소시킬 수 있다.
이상에서 살펴본 바와 같이, 본 발명에서는 포토레지스트 패턴 형성 시에 OSG막을 하드마스크막으로 적용함으로써, 금속층에 대한 식각 선택비를 차이를 증가시키고, 애싱 공정을 수행하여도 패턴에 손상 없이 포토레지스트 하부에 형성된 금속의 중합체 및 저유전막 상부의 금속 잔유물을 쉽게 제거하며, 후속 갭 필 공정 시에 Ti/TiN 상부에서 코너 크리핑을 방지하여 플라즈마 유도 손상을 감소시킬 수 있다.

Claims (18)

  1. 유전막 상부에 Ti막, Al층 및 Ti/TiN막을 포함한 금속층을 형성하는 단계;
    상기 금속층 상부에 OSG막 패턴을 형성하는 단계;
    상기 OSG막 패턴을 식각 마스크로 상기 유전막이 노출될 때까지, 상기 금속층에 대한 식각 공정을 수행하여 금속 배선을 형성하는 단계;
    상기 금속 배선 상부 및 상기 금속 배선 사이를 매립하기 위하여 FSG막을 갭필하는 단계; 및
    상기 FSG막을 평탄화하는 단계;를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 Ti막은 20～600Å두께로 형성되고, 상기 Al층은 3500～9000Å두께로 형성되며, 상기 Ti/TiN막은 50～600Å/200～800Å두께로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 OSG막 패턴은 O2, CO2 또는 TMCTS를 이용한 PE-CVD 방법으로 증착되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 OSG막 패턴 형성 후 He, CO2, 또는 O2 등의 플라즈마 처리 공정을 더 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 OSG막 패턴은 200～5000Å 두께인 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 제 1 항에 있어서,
    상기 금속층에 대한 식각 공정은 Cl2, BCl3 또는 N2 가스를 하나 이상 혼합하여 활성화된 플라즈마를 이용하여 수행되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  12. 삭제
  13. 삭제
  14. 저유전막 상부에 형성된 Ti막, Al층 및 Ti/TiN막으로 이루어진 금속배선;
    상기 금속배선 상부에 형성된 OSG막 패턴; 및
    상기 금속배선 사이에 갭필되고 평탄화된 FSG막을 포함하는 것을 특징으로 하는 반도체소자의 금속배선.
  15. 제 14 항에 있어서,
    상기 Ti막은 20～600Å두께로 형성되고, 상기 Al층은 3500～9000Å두께로 형성되며, 상기 Ti/TiN막은 50～600Å/200～800Å두께로 형성되는 것을 특징으로 하는 반도체 소자의 금속 배선.
  16. 제 14 항에 있어서,
    상기 OSG막 패턴은 O2, CO2 또는 TMCTS를 이용한 PE-CVD 방법으로 증착되는 것을 특징으로 하는 반도체 소자의 금속 배선.
  17. 제 14 항에 있어서,
    상기 OSG막 패턴 형성 후 He, CO2, 또는 O2 의 플라즈마 처리하는 것을 특징으로 하는 반도체 소자의 금속 배선.
  18. 제 14 항에 있어서,
    상기 OSG막 패턴은 200～5000Å 두께인 것을 특징으로 하는 반도체 소자의 금속 배선.
KR1020040115256A 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법 KR101181271B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040115256A KR101181271B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040115256A KR101181271B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20060075886A KR20060075886A (ko) 2006-07-04
KR101181271B1 true KR101181271B1 (ko) 2012-09-11

Family

ID=37168377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040115256A KR101181271B1 (ko) 2004-12-29 2004-12-29 반도체 소자의 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR101181271B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100903482B1 (ko) * 2007-11-30 2009-06-18 주식회사 동부하이텍 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
KR20060075886A (ko) 2006-07-04

Similar Documents

Publication Publication Date Title
KR100358545B1 (ko) 반도체 장치 및 그 제조 공정
TWI236094B (en) Method for forming multi-layer metal line of semiconductor device
US6399483B1 (en) Method for improving faceting effect in dual damascene process
US7176123B2 (en) Method for manufacturing metal line of semiconductor device
KR100670706B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
US7622331B2 (en) Method for forming contacts of semiconductor device
JP2004006708A (ja) 半導体装置の製造方法
KR100833424B1 (ko) 반도체 메모리 소자의 금속배선 제조방법
CN101740474B (zh) 半导体器件、双镶嵌结构的制作方法
KR100935188B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100326262B1 (ko) 반도체장치제조방법
KR100773687B1 (ko) 반도체 소자의 금속 배선 형성방법
KR100458078B1 (ko) 반도체장치의금속배선형성방법
KR20000056181A (ko) 반도체 장치의 비아 및 그 제조 방법
KR100223914B1 (ko) 다층배선 형성방법
KR101081851B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR20070049345A (ko) 반도체 소자의 제조방법
KR100876860B1 (ko) 반도체 소자의 다층금속배선 형성방법
JP3309570B2 (ja) 半導体装置の製造方法
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR100604418B1 (ko) 반도체 소자의 금속 배선층 형성방법
JP2004031637A (ja) 配線構造の形成方法
KR100244713B1 (ko) 반도체 소자의 제조방법
KR100552835B1 (ko) 반도체소자의 금속 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160817

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180820

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190819

Year of fee payment: 8