KR100876860B1 - 반도체 소자의 다층금속배선 형성방법 - Google Patents

반도체 소자의 다층금속배선 형성방법 Download PDF

Info

Publication number
KR100876860B1
KR100876860B1 KR1020020036700A KR20020036700A KR100876860B1 KR 100876860 B1 KR100876860 B1 KR 100876860B1 KR 1020020036700 A KR1020020036700 A KR 1020020036700A KR 20020036700 A KR20020036700 A KR 20020036700A KR 100876860 B1 KR100876860 B1 KR 100876860B1
Authority
KR
South Korea
Prior art keywords
etching
metal wiring
sccm
forming
flow rate
Prior art date
Application number
KR1020020036700A
Other languages
English (en)
Other versions
KR20040001483A (ko
Inventor
신강섭
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020036700A priority Critical patent/KR100876860B1/ko
Publication of KR20040001483A publication Critical patent/KR20040001483A/ko
Application granted granted Critical
Publication of KR100876860B1 publication Critical patent/KR100876860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Abstract

본 발명은 반도체 소자의 다층금속배선 형성방법을 개시한다. 개시된 본 발명의 방법은, 하부 금속배선이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막의 적소에 상기 하부 금속배선과 콘택되는 텅스텐 플러그를 형성하는 단계; 상기 텅스텐 플러그 및 층간절연막 상에 배선용 금속막을 증착하는 단계; 상기 금속막 상에 두껍게 무기질의 하드 마스크막을 증착하는 단계; 상기 하드 마스크막 상에 상부 금속배선 형성 영역을 한정하는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 장벽으로 이용해서 상기 하드 마스크막을 식각하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 텅스텐 플러그와 콘택되는 상부 금속배선이 형성되도록 상기 식각된 하드 마스크막을 식각 장벽으로 이용해서 상기 금속막을 식각하는 단계를 포함하며, 본 발명에 따르면, 무기질의 하드 마스크막을 이용해서 금속막을 식각하기 때문에 플라즈마 데미지에 기인하는 텅스텐 플러그에서의 부식 발생을 방지할 수 있다.

Description

반도체 소자의 다층금속배선 형성방법{METHOD FOR FORMING MULTI-LEVEL METAL WIRING OF SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 본 발명의 실시예에 따른 다층금속배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 하부 금속배선
3 : 층간절연막 4 : 텅스텐 플러그
5 : 금속막 5a : 상부 금속배선
6 : 하드 마스크막 6a : 하드 마스크 패턴
7 : 포토레지스트 패턴
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 상세하게는, 플라즈마 데미지에 의한 텅스텐 플러그의 부식 발생을 방지할 수 있는 다층금속배선 형성방법에 관한 것이다.
반도체 메모리 소자의 집적도가 증가함에 따라, 메모리 셀들은 스택(Stack) 구조화되고 있으며, 이에 따라, 각 셀들간의 전기적 연결을 위한 금속배선도 배선 설계를 용이하게 할 수 있는 다층 구조로 형성되고 있다. 이러한 다층금속배선 구조는 배선 설계가 자유롭고, 배선저항 및 전류용량 등의 설정을 여유있게 할 수 있다는 잇점이 있다.
한편, 금속배선 물질로서는 알루미늄이 주로 사용되어 왔는데, 반도체 소자의 고집적화에 따라 금속배선과 하부 구조물간, 또는, 상,하 금속배선간의 전기적 연결 통로를 제공하는 콘택홀의 크기가 작아지고 있는 바, 상기한 알루미늄으로는 콘택홀 완전 매립에 어려움이 있고, 심한 경우, 오픈 불량이 발생하기도 한다.
따라서, 이러한 콘택홀 매립의 문제를 해결하기 위해, 매립 특성이 우수한 금속막, 예컨데, 텅스텐막으로 콘택홀을 완전하게 매립시켜, 이것을 콘택 플러그로서 이용하는 기술이 반도체 제조 공정의 전반에 적용되고 있다.
그런데, 이와 같이 텅스텐 플러그를 적용한 다층금속배선 공정에 있어서는 알루미늄 배선과 텅스텐 플러그간의 오정렬에 기인하여 노출된 텅스텐 플러그 부분에서 부식(corrosion)이 발생되는 문제점이 있다.
이와 같은 현상은 금속막 식각후의 포토레지스트 제거시에 O2 플라즈마를 사용하는데, 이때, 플라즈마 내에서 이온(Ion)과 전자(Electron)가 균형적으로 발생되지 않는 것과 관련해서 이들이 금속막, 즉, 노출된 텅스텐 플러그 부분에 축적되어 후속 공정인 습식-세정(wet-cleaning)시에 상기 텅스텐 플러그의 노출 부분에 부식을 발생시키는 것이다.
따라서, 알루미늄 배선과 텅스텐 플러그간의 오정렬에 기인된 플라즈마 데미 지에 의한 텅스텐 플러그의 부식 발생을 방지하기 위해, 종래에는 축적된 하전입자를 DI-워터를 이용한 세정에서 방전(dischrge)시키거나, 또는, 회로 설계시 바이패스(bypass) 회로를 넣어주어 플라즈마 공정에서 금속배선에 전하를 띤 입자가 축적되었을 때에 이 전하를 기판으로 바이패스시킴으로써 축적된 하전입자를 제거시키는 방법을 이용하고 있다. 아울러, 전자 샤워링(Electron showering) 방법으로 하전입자를 방전시키는 방법도 일부 이용하고 있다.
그러나, 텅스텐 플러그의 부식 발생을 방지하기 위해 바이패스 회로를 넣어주는 방법은 상기 바이패스 회로를 추가하기 위해서는 그 만큼의 공간이 필요하므로 소자의 크기가 커지는 단점이 있는 바, 고집적화 추세에서 실질적으로 그 적용이 곤란하다.
또한, 축적된 하전입자를 DI-워터를 이용한 세정에서 방전시키는 방법은 그 이용이 용이하므로, 현재 대부분의 제조 공정에 적용되고 있지만, 이러한 방법은 시간이 많이 소요되는 단점이 있고, 특히, 공정 진행 단계를 증가시켜 생산성 측면에서 바람직하지 못하다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 플라즈마 데미지에 의한 텅스텐 플러그의 부식 발생을 방지할 수 있는 반도체 소자의 다층금속배선 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명은, 하부 금속배선이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막의 적소에 상기 하부 금속배선과 콘택되는 텅스텐 플러그를 형성하는 단계; 상기 텅스텐 플러그 및 층간절연막 상에 배선용 금속막을 증착하는 단계; 상기 금속막 상에 두껍게 무기질의 하드 마스크막을 증착하는 단계; 상기 하드 마스크막 상에 상부 금속배선 형성 영역을 한정하는 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 식각 장벽으로 이용해서 상기 하드 마스크막을 식각하는 단계; 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 텅스텐 플러그와 콘택되는 상부 금속배선이 형성되도록 상기 식각된 하드 마스크막을 식각 장벽으로 이용해서 상기 금속막을 식각하는 단계를 포함하는 반도체 소자의 다층금속배선 형성방법을 제공한다.
여기서, 상기 무기질의 하드 마스크막은 4500∼5500Å 두께로 증착하며. 압력을 900∼1100mTorr, 파워를 1200∼1400W, CHF3의 유량을 20∼30sccm, CF4의 유량을 100∼200sccm, Ar의 유량을 900∼1100sccm으로 하는 공정 조건으로 식각한다.
또한, 상기 포토레지스트 패턴은 O2 가스를 15∼25ℓ/분, O3 가스를 90∼110g/N㎥, 웨이퍼 스테이지의 온도를 300∼400℃, 시간을 4∼6분 동안으로 하는 공정 조건으로 제거한다.
게다가, 상기 금속막의 식각은 주 식각 단계와 과도 식각 단계를 포함하며, 상기 주 식각 단계는 소오스 파워를 900∼1100W, 바이어스 파워를 90∼100W, 압력을 10∼12mTorr BCl3의 유량을 30∼50sccm, Cl2의 유량을 50∼70sccm, N2의 유량을 90∼110sccm으로 하는 공정 조건으로 수행하고, 상기 과도 식각 단계는 소오스 파 워를 600∼ 800W, 바이어스 파워를 60∼80W, 압력을 10∼12mTorr, BCl3의 유량을 30∼50 sccm, Cl2의 유량을 50∼70sccm, N2의 유량을 90∼110sccm으로 하는 공정 조건으로 수행한다.
아울러, 상기 금속막을 식각하는 단계 후에는 식각 가스로 사용된 염소에 의한 금속막의 부식을 방지하기 위해 H2O 증기 플라즈마 공정을 수행하는 단계를 더 포함하며, 상기 H2O 증기 플라즈마 공정은 플라즈마 파워를 1400∼ 1600W, 압력을 0.5∼1.5Torr, H2O의 유량을 900∼1100sccm으로 하는 공정 조건으로 수행한다.
부가해서, 상기 H2O 증기 플라즈마 공정을 수행하는 단계 후에는 금속막 식각후에 잔존하는 무기질 폴리머를 제거하기 위해 솔벤트를 이용한 세정 단계를 더 포함한다.
본 발명에 따르면, 알루미늄막의 식각을 무기질의 하드 마스크를 이용하여 수행하기 때문에 텅스텐 플러그에의 플라즈마 데미지가 인가되지 않으며, 이에 따라, 상기 플라즈마 데미지에 의한 텅스텐 플러그의 부식을 방지할 수 있다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세하게 설명하도록 한다.
도 1a 내지 도 1d는 본 발명의 실시예에 따른 다층금속배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 1a를 참조하면, 소정의 하지층(도시안됨)이 구비된 반도체 기판(1) 상에 공지의 공정에 따라 4500Å의 두께로 하부 금속배선(2)을 형성하고, 상기 하부 금속배선(2)을 포함한 기판(1) 상에 12000Å 두께로 표면 평탄화가 이루어진 층간절연막(3)을 형성한다. 그런다음, 상기 층간절연막(3)을 일부분을 선택적으로 식각하여 상기 하부 금속배선(2)을 노출시키는 콘택홀을 형성하고, 텅스텐의 증착 공정과 상기 텅스텐에 대한 에치백 또는 CMP(Chemical Mechanical Polishing)을 행하여 텅스텐 플러그(4)를 형성한다.
이어서, 상기 텅스턴 플러그(4) 및 층간절연막(3) 상에 4000∼5000Å, 바람직하게는 4500Å의 두께로 배선용 금속막, 즉, 알루미늄막(5)을 증착하고, 연이어, 상기 알루미늄막(5) 상에 4500∼5500Å, 바람직하게는 5000Å의 두께로 무기질의 하드 마스크막(6)을 증착한다. 그런다음, 상기 하드 마스크막(6) 상에 공지의 포토 공정에 따라 상부 금속배선 형성 영역을 한정하는 포토레지스트 패턴(7)을 형성한다.
여기서, 상기 하드 마스크막(6)을 두껍게 증착하는 것은 플라즈마 데미지에 의한 텅스텐 플러그의 부식 발생을 방지하기 위함이다. 즉, 상기 하드 마스크막(5)을 두껍게 증착하면, 플라즈마 공정에서 하전입자의 불균일로 인하여 발생되는 하전입자들이 상기 하드 마스크막에 퇴적(pile up)됨으로써 상부 금속배선과 텅스텐 플러그간의 오정렬에 기인하여 노출되는 텅스텐 플러그 부분에 상기 하전입자가 축적(charge up)되는 것이 방지되고, 그래서, 텅스텐 플러그의 부식 발생을 방지할 수 있기 때문이다.
도 1b를 참조하면, 포토레지스트 패턴(7)을 식각 장벽으로 이용해서 그 아래의 하드 마스크막을 식각하고, 이를 통해, 후속 공정인 알루미늄막의 식각시에 식각 장벽으로 이용될 하드 마스크 패턴(6a)을 형성한다. 이때, 상기 하드 마스크막의 식각은 압력을 900∼1100mTorr, 바람직하게 1000mTorr, 파워를 1200∼1400W, 바람직하게 1300W, CHF3의 유량을 20∼30sccm, 바람직하게 250sccm, CF4의 유량을 100∼200sccm, 바람직하게 150sccm, 그리고, Ar의 유량을 900∼1100sccm, 바람직하게 1000sccm으로 하는 공정 조건으로 수행한다.
도 1c를 참조하면, 플라즈마 에이셔(asher) 장비를 이용해서 상기 식각 장벽으로 이용된 포토레지스트 패턴을 제거한다. 이때, 상기 포토레지스트 패턴의 제거는 O2 가스를 15∼25ℓ/분, 바람직하게는 20ℓ/분, O3 가스를 90∼110g/N㎥, 바람직하게는 100g/N㎥, 웨이퍼 스테이지의 온도를 300∼400℃, 그리고, 시간을 4∼6분, 바람직하게는 5분 동안으로 하는 공정 조건으로 수행한다.
한편, 포토레지스트 패턴 제거후에는 통상 세정 공정을 수행하게 되는데, 본 발명은 이러한 세정 공정을 생략할 수 있다. 이것은 일반적으로 플라즈마 에이싱 공정을 수행한 후에는 세정 공정을 진행해야 하지만, 본 발명에서의 하드 마스크막은 금속막과의 식각 선택비가 매우 높기 때문에 상기 세정 공정이 생략 가능하다.
도 1d를 참조하면, 상기 하드 마스크 패턴(6a)을 식각 장벽으로 이용해서 그 아래의 알루미늄막을 식각하고, 이를 통해 텅스텐 플러그와 콘택되는 상부 금속배선(5a)을 형성한다. 이때, 상기 금속막의 식각은 주 식각 단계(main etch step)와 과도 식각 단계(over etch step)를 포함하며, 다음과 같이 진행한다.
상기 주 식각 단계는 소오스 파워를 900∼1100W, 바람직하게 1000W, 바이어스 파워를 90∼100W, 바람직하게 100W, 압력을 10∼12mTorr, 바람직하게 11mTorr, BCl3의 유량을 30∼50sccm, 바람직하게 40sccm, Cl2의 유량을 50∼70sccm, 바람직하게 60sccm, 그리고, N2의 유량을 90∼ 110sccm, 바람직하게 100sccm으로 하는 공정 조건으로 수행한다.
상기 과도 식각 단계는 소오스 파워를 600∼ 800W, 바람직하게 700W, 바이어스 파워를 60∼80W, 바람직하게 70W, 압력을 10∼12mTorr, 바람직하게 11mTorr, BCl3의 유량을 30∼50 sccm, 바람직하게 40sccm, Cl2의 유량을 50∼70sccm, 바람직하게 60sccm, 그리고, N2의 유량을 90∼110sccm, 바람직하게 100sccm으로 하는 공정 조건으로 수행한다.
여기서, N2 가스를 사용하여 식각하는 것은, 통상, 포토레지스트를 사용하여 식각할 경우에는 알루미늄막의 측벽에 보호막을 형성시킬 수 있는데 비해, 무기질의 하드 마스크 패턴을 사용하여 식각할 경우에는 보호막이 형성되지 않는 바, N2 가스가 보호막의 역할을 하도록 하기 위함이다.
한편, 상기 알루미늄막의 식각후에는 상기 금속막의 주 식각 단계시에 사용된 염소(chlorine)가 알루미늄막을 부식시킬 수 있다. 따라서, 상기 알루미늄막의 식각은 부식이 일어나지 않도록 수행하야 하며, 이를 위해, 상기 알루미늄막의 식 각 후에는 H2O 증기 플라즈마 공정을 통해 상기 염소를 제거한다. 이때, 상기 H2O 증기 플라즈마는 플라즈마 파워를 1400∼1600W, 바람직하게 1500W, 압력을 0.5∼ 1.5Torr, 바람직하게 1Torr, H2O의 유량을 900∼1100sccm, 바람직하게 1000sccm으로 하는 공정 조건으로 수행한다.
이어서, 상기 상부 금속배선(5a)이 형성된 결과물에 대해 솔벤트(solvent)를 이용한 세정을 수행하여 알루미늄막 식각후의 잔존하는 무기질 폴리머(inoganic polymer)를 제거하고, 이를 통해, 본 발명에 따른 다층금속배선의 형성을 완성한다.
전술한 바와 같은 본 발명의 방법에 있어서, 알루미늄막은 무기질의 하드 마스크 패턴을 이용하여 수행하므로, 상기 알루미늄막의 식각 후에 O2 플라즈마를 이용한 포토레지스트의 제거 공정은 수행되지 않는다.
따라서, 상기 O2 플라즈마 공정시의 플라즈마 불균일에 의해 발생되는 하전입자에 의한 텅스텐 플러그의 부식은 발생되지 않으며, 그래서, 상기 텅스텐 플러그의 부식에 관한 문제를 근본적으로 해결할 수 있다.
이상에서와 같이, 본 발명은 알루미늄막의 식각을 무기질의 하드 마스크를 이용하여 수행하기 때문에 O2 플라즈마를 이용한 포토레지스트 제거 공정에서 노출된 텅스텐 플러그 부분이 플라즈마 데미지를 받는 것을 방지할 수 있으며, 이에 따 라, 텅스텐 플러그의 부식을 방지할 수 있는 바, 금속배선의 신뢰성을 확보할 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims (10)

  1. 하부 금속배선이 형성된 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막의 적소에 상기 하부 금속배선과 콘택되는 텅스텐 플러그를 형성하는 단계;
    상기 텅스텐 플러그 및 층간절연막 상에 배선용 금속막을 증착하는 단계;
    상기 금속막 상에 4500∼5500Å 두께로 무기질의 하드 마스크막을 증착하는 단계;
    상기 하드 마스크막 상에 상부 금속배선 형성 영역을 한정하는 포토레지스트 패턴을 형성하는 단계;
    상기 포토레지스트 패턴을 식각 장벽으로 이용해서 상기 하드 마스크막을 식각하는 단계;
    상기 포토레지스트 패턴을 제거하는 단계; 및
    상기 텅스텐 플러그와 콘택되는 상부 금속배선이 형성되도록 상기 식각된 하드 마스크막을 식각 장벽으로 이용해서 상기 금속막을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  2. 삭제
  3. 제 1 항에 있어서, 상기 하드 마스크막을 식각하는 단계는
    압력을 900∼1100mTorr, 파워를 1200∼1400W, CHF3의 유량을 20∼30sccm, CF4의 유량을 100∼200sccm, Ar의 유량을 900∼1100sccm으로 하는 공정 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  4. 제 1 항에 있어서, 상기 포토레지스트 패턴을 제거하는 단계는
    O2 가스를 15∼25ℓ/분, O3 가스를 90∼110g/N㎥, 웨이퍼 스테이지의 온도를 300∼400℃, 시간을 4∼6분 동안으로 하는 공정 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  5. 제 1 항에 있어서, 상기 금속막을 식각하는 단계는
    주 식각 단계(main etch step)와 과도 식각 단계(over etch step)를 포함하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  6. 제 5 항에 있어서, 상기 주 식각 단계는
    소오스 파워를 900∼1100W, 바이어스 파워를 90∼100W, 압력을 10∼12mTorr BCl3의 유량을 30∼50sccm, Cl2의 유량을 50∼70sccm, N2의 유량을 90∼110sccm으로 하는 공정 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  7. 제 5 항에 있어서, 상기 과도 식각 단계는
    소오스 파워를 600∼ 800W, 바이어스 파워를 60∼80W, 압력을 10∼12mTorr, BCl3의 유량을 30∼50 sccm, Cl2의 유량을 50∼70sccm, N2의 유량을 90∼110sccm으로 하는 공정 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  8. 제 1 항에 있어서, 상기 금속막을 식각하는 단계 후,
    식각 가스로 사용된 염소(chlorine)에 의한 금속막의 부식을 방지하기 위해 H2O 증기 플라즈마 공정을 수행하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  9. 제 8 항에 있어서, 상기 H2O 증기 플라즈마 공정은 플라즈마 파워를 1400∼ 1600W, 압력을 0.5∼1.5Torr, H2O의 유량을 900∼1100sccm으로 하는 공정 조건으로 수행하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
  10. 제 8 항에 있어서, 상기 H2O 증기 플라즈마 공정을 수행하는 단계 후,
    금속막 식각후에 잔존하는 무기질 폴리머(inoganic polymer)를 제거하기 위해 솔벤트(solvent)를 이용한 세정 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 다층금속배선 형성방법.
KR1020020036700A 2002-06-28 2002-06-28 반도체 소자의 다층금속배선 형성방법 KR100876860B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020036700A KR100876860B1 (ko) 2002-06-28 2002-06-28 반도체 소자의 다층금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020036700A KR100876860B1 (ko) 2002-06-28 2002-06-28 반도체 소자의 다층금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20040001483A KR20040001483A (ko) 2004-01-07
KR100876860B1 true KR100876860B1 (ko) 2008-12-31

Family

ID=37313237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020036700A KR100876860B1 (ko) 2002-06-28 2002-06-28 반도체 소자의 다층금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100876860B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100772710B1 (ko) * 2006-06-29 2007-11-02 주식회사 하이닉스반도체 금속배선의 부식을 방지하는 반도체소자 및 그의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831800A (ja) * 1994-07-13 1996-02-02 Sony Corp プラズマエッチング方法
JPH0869995A (ja) * 1994-08-30 1996-03-12 Sony Corp プラズマエッチング方法
JPH11186237A (ja) * 1997-12-25 1999-07-09 Sony Corp 半導体装置の製造方法
JP2000012514A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd 後処理方法
KR20020006045A (ko) * 1999-05-07 2002-01-18 조셉 제이. 스위니 반도체 장치의 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0831800A (ja) * 1994-07-13 1996-02-02 Sony Corp プラズマエッチング方法
JPH0869995A (ja) * 1994-08-30 1996-03-12 Sony Corp プラズマエッチング方法
JPH11186237A (ja) * 1997-12-25 1999-07-09 Sony Corp 半導体装置の製造方法
JP2000012514A (ja) * 1998-06-19 2000-01-14 Hitachi Ltd 後処理方法
KR20020006045A (ko) * 1999-05-07 2002-01-18 조셉 제이. 스위니 반도체 장치의 제조방법

Also Published As

Publication number Publication date
KR20040001483A (ko) 2004-01-07

Similar Documents

Publication Publication Date Title
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
JPWO2007043634A1 (ja) 多層配線の製造方法
US20080200027A1 (en) Method of forming metal wire in semiconductor device
KR100876860B1 (ko) 반도체 소자의 다층금속배선 형성방법
KR100765930B1 (ko) 반도체 장치의 제조 방법
JP4559973B2 (ja) 半導体装置の製造方法
US7232746B2 (en) Method for forming dual damascene interconnection in semiconductor device
JP5234047B2 (ja) 半導体装置の製造方法
KR101107226B1 (ko) 반도체 소자의 금속배선 형성방법
KR101098919B1 (ko) 반도체 소자의 제조방법
KR101081851B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100539153B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20090068929A (ko) 반도체 소자의 금속 배선 제조 방법
KR100966385B1 (ko) 반도체 소자의 제조 방법
KR100850070B1 (ko) Ｍｉｍ 커패시터의 비아홀 식각 방법
KR100613393B1 (ko) 반도체 소자의 제조 방법
KR20030002119A (ko) 듀얼 다마신 공정에 의한 비아홀 형성 방법
KR20060077254A (ko) 반도체 소자의 배선 형성방법
KR100457740B1 (ko) 반도체소자의 다층 금속배선 형성방법
KR100587598B1 (ko) 금속 배선 형성 방법
KR100996161B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR20050117108A (ko) 반도체 소자의 콘택홀 형성 방법
KR100831572B1 (ko) 반도체 소자의 배선 형성방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131118

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161118

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181120

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20191119

Year of fee payment: 12