KR100223914B1 - 다층배선 형성방법 - Google Patents
다층배선 형성방법 Download PDFInfo
- Publication number
- KR100223914B1 KR100223914B1 KR1019970004824A KR19970004824A KR100223914B1 KR 100223914 B1 KR100223914 B1 KR 100223914B1 KR 1019970004824 A KR1019970004824 A KR 1019970004824A KR 19970004824 A KR19970004824 A KR 19970004824A KR 100223914 B1 KR100223914 B1 KR 100223914B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- insulating film
- barrier metal
- metal layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 59
- 239000002184 metal Substances 0.000 claims abstract description 59
- 230000004888 barrier function Effects 0.000 claims abstract description 57
- 125000006850 spacer group Chemical group 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 238000005498 polishing Methods 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 11
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 22
- 229910052782 aluminium Inorganic materials 0.000 description 18
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 17
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 12
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 9
- 239000005380 borophosphosilicate glass Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- -1 aluminum ions Chemical class 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- IRQRBVOQGUPTLG-UHFFFAOYSA-M sodium;3-(n-ethyl-3-methylanilino)-2-hydroxypropane-1-sulfonate Chemical compound [Na+].[O-]S(=O)(=O)CC(O)CN(CC)C1=CC=CC(C)=C1 IRQRBVOQGUPTLG-UHFFFAOYSA-M 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/32115—Planarisation
- H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
다층배선에 관한 것으로 특히, 일렉트로마이그레이션 특성를 향상시키고 평탄화공정을 단순화시킨 다층배선 형성방법에 관한 것이다. 이와 같은 다층배선 형성방법은 기판상에 제 1 절연막을 형성하고 선택적으로 식각하여 콘택홀을 형성하는 단계, 상기 콘택홀내의 상기 제 1 절연막 표면 및 상기 기판 표면에 제 1 베리어 메탈층을 형성하는 단계, 상기 제 1 베리어 메탈층이 형성된 콘택홀 내에 제 1 플러그를 형성하는 단계, 상기 콘택홀에 인접한 상기 제 1 절연막상에 소정간격으로 제 2 절연막을 형성하는 단계, 상기 제 2 절연막의 측면에 측벽 스페이서를 형성하는 단계, 상기 제 2 절연막 및 상기 측벽 스페이서를 포함한 상기 제 1 플러그 표면에 제 2 베리어 메탈층과, 상기 제 2 베리어 메탈층상에 제 1 도전층을 형성하는 단계, 상기 제 1 도전층 및 상기 제 2 베리어 메탈층을 상기 제 2 절연막의 상면이 노출될 때 까지 연마하여 제 1 배선층을 형성하는 단계, 상기 제 2 절연막을 포함한 상기 제 1 배선층 전면에 제 3 절연막을 형성한후 상기 콘택홀 상층에 형성된 상기 제 1 배선층 상층의 상기 제 3 절연막을 선택적으로 제거하여 비아 홀을 형성하는 단계, 상기 비아 홀내의 상기 제 1 배선층의 상면을 포함한 제 3 절연막 표면에 제 3 베리어 메탈층을 형성하는 단계, 상기 제 3 베리어 메탈층 전면에 제 2 도전층을 형성하는 단계, 상기 제 2 도전층 및 제 3 베리어 메탈층을 상기 제 3 절연막의 상면이 노출될 때 까지 연마하여 제 2 플러그를 형성하는 단계, 상기 제 2 플러그를 포함한 제 3 절연막상에 제 4 베리어 메탈층 및 제 3 도전층을 형성하는 단계를 포함한다.
Description
본 발명은 반도체소자의 다층배선에 관한 것으로 특히, 일렉트로마이그레이션 특성를 향상시키고 평탄화공정을 단순화시킨 다층배선 형성방법에 관한 것이다.
집적회로의 배선재료에는 전류를 전송한다는 성질 이외에 미세한 배선 패턴을 저코스트로 효율적으로 제조하고 또한 장시간의 사용에 대해서 단선 등의 고장이 생겨서는 안된다는 것등 제조 및 신뢰성면에 대해 여러 가지 조건이 필요하다.
그와 같은 여러 조건은 염가의 고순도 재료, 전기전도율이 높을 것, 레지스트와의 선택비가 높을 것과 미세 가공이 가능할 것 등이다.
상기한 바와 같은 여러조건에 가장적합한 것으로 알려져 배선재료로 많이 사용되는 물질이 알루미늄(Al)인데 이와 같은 알루미늄도 일렉트로마이그레이션(electromigration : 전자이동)이 발생하기 쉽다는 등의 문제점이 있다. 이때, 전기적 이동도를 뜻하는 상기 일렉트로마이크레이션은 갖가지 금속에서 발생하는 현상으로 일반적으로 반도체소자의 배선재료로 사용하는 알루미늄 배선층에서도 알루미늄 배선층에 장시간 전류를 계속 흘리면 전자의 흐름에 의해 알루미늄 이온이 움직이는 것을 말하는 것으로 이러한 현상이 장시간 지속될 경우 보이드(void)나 크랙(crack)이 발생하게 되어 배선층이 단선하게 된다. 그러므로, 알루미늄을 합금막으로하거나, 그와 같은 알루미늄 합금막의 수명을 미리 예측해서 고장이 발생하지 않는 전류밀도가 되도록 배선 패턴에 대한 설계를 하거나, 베리어 메탈을 알루미늄의 상하층에 형성하거나, 다른 배선 금속을 사용하는 등의 연구가 진행되고 있다.
또한, 대규모 집적회로에서는 칩면적의 대부분을 배선이 차지하게 되기 때문에 배선밀도를 높이는 것이 집적도를 높이는 데 최대의 기술과제이다. 이와 같은 문제를 해결하기 위한 방법중의 하나가 다층배선인데 집적회로에서의 다층배선이 필요한 주된 이유는 첫째, 교차배선을 가능하게 하여 회로 설계도의 자유도를 향상시키고 둘째, 배선의 다층화에 의해서 집적도의 향상을 도모하며 셋째, 배선의 길이를 단축해서 배선저항과 기생용량을 저감시키므로 지연시간을 짧게 하여 소자의 동작속도 향상을 도모하는 것등이다.
이와 같은 종래 반도체소자의 다층배선 형성방법을 첨부된 도면을 참조하여 설명한다.
도 1a 내지 도 1f는 종래 반도체소자의 다층배선 형성공정 단면도이다.
먼저, 도 1a에 나타낸 바와 같이, 기판(1)상에 BPSG(BoroPhosphorSilicate Glass)(2)를 형성한후 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 기판(1)표면이 노출되도록 콘택홀(3)을 형성한다. 그다음, 상기 콘택홀(3)을 통해 노출된 기판(1)을 포함한 BPSG(2)전면에 제 1 TiN층(4)을 형성한후 상기 제 1 TiN층(4)전면에 제 1 텅스텐(5)을 형성한다.
도 1b에 나타낸 바와 같이, 상기 제 1 텅스텐(5)을 에치백하여 상기 콘택홀(3)내에 제 1 플러그(5a)를 형성한다. 이때, 상기 BPSG(2)상층에 형성된 제 1 TiN층(4)도 에치백되어 제거된다. 그다음, 상기 제 1 플러그(5a)를 포함한 BPSG(2) 전면에 제 2 TiN층(6), 제 1 알루미늄층(7)과 제 3 TiN층(8)을 차례로 형성한다. 이때, 상기 제 1 알루미늄층(7)의 상하층에 형성된 제 2 및 제 3 TiN층(6)(8)은 배선으로 사용할 제 1 알루미늄층(7)의 일렉트로마이그레이션 특성을 향상시키기위하여 형성한 베리어메탈층인데 특히 제 3 TiN층(8)은 배선을 패터닝하기 위한 노광공정시 광의 반사를 방지하기 위한 반사방지막(ARC : Anti Reflectivity Coating)이다.
도 1c에 나타낸 바와 같이, 상기 제 3 TiN층(8)상에 제 1 감광막(PR1)을 도포한후 노광 및 현상공정으로 배선 형성영역을 정의하여 상기 제 1 감광막(PR1)을 패터닝한다음, 패터닝된 제 1 감광막(PR1)을 마스크로 이용한 식각공정으로 상기 제 3 TiN층(8), 제 1 알루미늄층(7) 및 제 2 TiN층(6)을 선택적으로 제거하여 소정간격을 갖는 제 1 배선층(7a)을 형성한다.
도 1d에 나타낸 바와 같이, 상기 제 1 감광막(PR1)을 제거한다. 그다음, 상기 제 3 TiN층(8)을 포함한 제 1 배선층(7a)표면 및 BPSG(2)의 상층면에 제 1 TEOS층(9)을 형성한후 상기 제 1 TEOS층(9)전면에 SOG(10)를 증착한다음 에치백하여 상기 제 1 배선층(7a)사이의 골을 채워 평탄화시킨다. 그다음, 상기 제 1 TEOS층(9)을 포함한 SOG(10)전면에 제 2 TEOS층(11)을 형성하여 IMD(Inter Metal Dielectric)공정을 마무리한다. 이어서, 상기 제 2 TEOS층(11)상에 제 2 감광막(PR2)을 도포한후 노광 및 현상공정으로 제 1 플러그(5a)와 동일 위치의 제 2 TEOS층(11)의 상층면이 노출되도록 상기 제 2 감광막(PR2)을 패터닝한다.
도 1e에 나타낸 바와 같이, 패터닝된 상기 제 2 감광막(PR2)을 마스크로 이용한 식각공정으로 상기 제 2 및 제 1 TEOS층(11)(9)을 선택적으로 제거하여 비아 홀(12)을 형성한다. 그다음, 제 2 감광막(PR2)을 제거한다. 이어서, 상기 비아 홀(12)을 통해 노출된 제 3 TiN층(8) 및 제 2 TEOS층(11)전면에 제 4 TiN층(13)을 형성한후 상기 제 4 TiN층(13)전면에 제 2 텅스텐(14)을 형성한다.
도 1f에 나타낸 바와 같이, 상기 제 2 텅스텐(14)을 에치백하여 비아 홀(12)내에 제 2 플러그(14a)를 형성한다. 그다음, 상기 제 2 플러그(14a)를 포함한 제 4 TiN층(13)전면에 제 2 배선층으로 사용할 제 2 알루미늄층(15)을 형성한후 상기 제 2 알루미늄층(15)전면에 제 5 TiN층(16)을 형성한다.
종래의 다층배선 형성방법에 있어서는 다음과 같은 문제점이 있다.
첫째, 알루미늄으로 형성한 제 1 배선층의 일렉트로마이그레이션 특성을 향상하기 위하여 제 1 배선층의 상하층에 TiN을 사용하여 베리어메탈층을 형성하였으나 제 1 배선층 양측면에서 발생하는 일렉트로마이그레이션을 방지할 수 없는 문제점이 있다.
둘째, 일정간격으로 형성한 제 1 배선층 간의 공간을 채우기 위하여 SOG를 증착한후 에치백하여 평탄화를 이루었으나 SOG는 화학적 결합 손(Dangling Bond)이 불안정하여 SOG의 상층으로 형성하는 TOOS층과의 스트레스가 커 점착성(Adhesion) 불량을 초래하여 들뜸(peeling)현상이 발생하는등 소자의 신뢰도를 저하시켰다.
본 발명은 상기한 바와 같은 종래 다층배선의 문제점을 해결하기 위하여 안출한 것으로 배선층의 일렉트로마이그레이션 특성를 향상시키고 평탄화공정을 단순화시킨 다층배선 형성방법을 제공하는데 그 목적이 있다
도 1a 내지 도 1f는 종래 반도체소자의 다층배선 형성공정 단면도
도 2a 내지 도 2f는 본 발명 반도체소자의 다층배선 형성공정 단면도
도면의 주요부분에 대한 부호의 설명
20 : 기판 21 : 제 1 절연막
22 : 콘택홀 23 : 제 1 베리어 메탈층
24 : 제 1 플러그 25 : 제 2 절연막
26 ; 측벽 스페이서 27 : 제 2 베리어 메탈층
28a : 제 1 배선층 29 : 제 3 절연막
30 : 비아 홀 31 : 제 3 베리어 메탈층
32a : 제 2 플러그 33 : 제 4 베리어 메탈층
34 : 제 2 배선층
본 발명에 따른 다층배선 형성방법은 기판상에 제 1 절연막을 형성하고 선택적으로 식각하여 콘택홀을 형성하는 단계, 상기 콘택홀내의 상기 제 1 절연막 표면 및 상기 기판 표면에 제 1 베리어 메탈층을 형성하는 단계, 상기 제 1 베리어 메탈이 형성된 콘택홀 내에 제 1 플러그를 형성하는 단계, 상기 콘택홀에 인접한 상기 제 1 절연막상에 소정간격으로 제 2 절연막을 형성하는 단계, 상기 제 2 절연막의 측면에 측벽 스페이서를 형성하는 단계, 상기 제 2 절연막 및 상기 측벽 스페이서를 포함한 상기 제 1 플러그 표면에 제 2 베리어 메탈층과, 상기 제 2 베리어 메탈층상에 제 1 도전층을 형성하는 단계, 상기 제 1 도전층 및 상기 제 2 베리어 메탈층 상기 제 2 절연막의 상면이 노출될 때 까지 연마하여 제 1 배선층을 형성하는 단계, 상기 제 2 절연막을 포함한 상기 제 1 배선층 전면에 제 3 절연막을 형성한후 상기 콘택홀 상층에 형성된 상기 제 1 배선층 상층의 상기 제 3 절연막을 선택적으로 제거하여 비아 홀을 형성하는 단계, 상기 비아 홀내의 상기 제 1 배선층의 상면을 포함한 제 3 절연막 표면에 제 3 베리어 메탈층을 형성하는 단계, 상기 제 3 베리어 메탈층 전면에 제 2 도전층을 형성하는 단계, 상기 제 2 도전층 및 제 3 베리어 메탈층을 상기 제 3 절연막의 상면이 노출될 때 까지 연마하여 제 2 플러그를 형성하는 단계, 상기 제 2 플러그를 포함한 제 3 절연막상에 제 4 베리어 메탈층 및 제 3 도전층을 형성하는 단계를 포함한다.
이와 같은 본 발명 반도체소자의 다층배선 형성방법을 첨부된 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2f는 본 발명 반도체소자의 다층배선 형성공정 단면도이다.
먼저, 도 2a에 나타낸 바와 같이, 기판(20)상에 제 1 절연막(21)을 형성한후 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 콘택홀(22)을 형성한다. 그다음, 상기 콘택홀(22)을 통해 노출된 기판(20)을 포함한 제 1 절연막(21)표면에 제 1 베리어 메탈층(23)을 형성한후 상기 제 1 베리어 메탈층(23)전면에 제 1 텅스텐을 형성한다음 상기 제 1 텅스텐 및 제 1 베리어 메탈층(23)을 콘택홀(22) 측면의 제 1 절연막(21)의 상층면이 노출될 때 까지 에치백하여 텅스텐으로 이루어진 제 1 플러그(24)를 형성한다. 이때, 상기 제 1 절연막(21)은 산화막과 질화막중 어느하나로 형성하며 산화막으로 형성할 경우 BPSG로 형성한다. 그리고, 제 1 베리어 메탈층은 TiN을 사용하여 형성한다.
도 2b에 나타낸 바와 같이, 상기 제 1 플러그(24)를 포함한 제 1 절연막(21)전면에 화학기상증착법(CVD)을 사용하여 제 2 절연막(25)을 형성한다. 그다음, 배선 형성영역을 정의하여 배선 형성영역의 제 2 절연막(25)을 포토/에칭공정을 사용하여 선택적으로 제거한다. 그다음, 상기 제 2 절연막(25)의 양측면에 절연막을 사용하여 측벽 스페이서(26)를 형성한다. 이때, 상기 제 2 절연막(25)은 산화막과 질화막중 어느 하나로 형성하며, 상기 측벽 스페이서(26)는 질화막이나 실리콘(Si)이 포함된 실리콘질화막(SiN)과 같은 질화물이 포함된 절연막으로 형성한다. 이때, 질화막으로 형성하는 이유는 산화막에 비해 절연 효과가 크므로 배선라인간의 누설전류를 줄일 수 있기 때문이다. 그리고, 측벽 스페이서(26)의 형성방법은 제 2 절연막(25)을 포함한 기판전면에 질화막이나 실리콘 질화막과 같은 질화물이 포함된 절연막을 형성한후 반응성이온식각법(RIE)을 이용한 이방성 식각법으로 형성하므로 제 2 절연막(25)사이의 측벽 스페이서(26)는 라운드지게 형성된다.
도 2c에 나타낸 바와 같이, 상기 측벽 스페이서(26) 및 제 2 절연막(25)을 포함한 기판 전면에 제 2 베리어 메탈층(27)과 제 1 도전층(28)을 차례로 형성한다. 이때, 상기 제 2 베리어 메탈층(27)은 TiN으로 형성하며, 제 1 도전층(28)은 알루미늄으로 형성한다. 그리고, 알루미늄 이외에 텅스텐이나 구리를 사용하여 형성할 수 있다.
도 2d에 나타낸 바와 같이, 상기 제 1 전도층(28) 및 제 2 베리어 메탈층(27)을 제 2 절연막(25)의 상면이 노출될 때 까지 연마하여 제 1 배선층(28a)을 형성한다. 그다음, 상기 제 1 배선층(28a)을 포함한 기판 전면에 제 3 절연막(29)을 형성한후, 제 1 플러그(24)의 상층영역에 형성된 제 3 절연막(29)을 선택적으로 패터닝(포토리소그래피공정 + 식각공정)하여 제 1 플러그(24)상층에 형성된 제 1 배선층(28a)의 상면이 노출되도록 비아 홀(30)을 형성한다. 이때, 상기 연마(polishing)는 화학기계적경면연마(CMP : Chemical Mechanical Polishing)법을 사용하며, 제 3 절연막(29)은 산화막과 질화막중 어느 하나로 형성한다. 그리고, 상기 제 1 배선층(28a)이 대기중에 노출(Vacuum break)되면서 제 1 배선층(28a)의 상층면이 산화하여 Al2O3가 형성된다.(도시하지 않음) 이때, 상기 Al2O3는 내산화층으로 배선의 내식성을 향상시킨다.
도 2e에 나타낸 바와 같이, 상기 비아 홀(30)을 통해 노출된 제 1 배선층(28a)의 상면 및 제 3 절연막(29)의 전면에 제 3 베리어 메탈층(31)을 형성한다. 그다음, 상기 제 3 베리어 메탈층(31)전면에 제 2 텅스텐(32)을 형성한다. 이때, 상기 제 3 베리어 메탈층(31)은 TiN을 사용하여 형성한다.
도 2f에 나타낸 바와 같이, 상기 제 2 텅스텐(32) 및 제 3 베리어 메탈층(31)을 제 3 절연막(29)의 상층면이 드러날 때 까지 화학기계적경면연마(CMP)하여 제 2 플러그(32a)를 형성한다. 그다음, 상기 제 2 플러그(32a)를 포함한 제 3 절연막(29)상에 제 4 베리어 메탈층(33) 및 제 2 배선층(34)을 형성한다. 이때, 상기 제 2 배선층(34)은 알루미늄으로 형성한다. 그러나, 앞에서도 나타낸 바와 같이 알루미늄 이외에 텅스텐 또는 구리로 형성할 수 있다. 또한, 상기 제 4 베리어 메탈층(33)은 TiN을 사용하여 형성한다. 그리고, 상기 제 2 배선층(34)은 배선의 길이 방향으로 도시한 도면인데, 도면상에는 나타나지 않은 제 2 배선층(34)의 폭 방향으로는 제 1 배선층(28a)을 형성하는 공정에서와 마찬가지로 그 양측면에 절연막이 패터닝되어 있고, 절연막의 양측면에는 측벽 스페이서가 형성되어 있으며, 상기 측벽 스페이서의 측면 방향으로는 도시되지 않은 제 4 베리어 메탈층(33)이 형성되어 있고, 제 4 베리어 메탈층(33)의 사이에 제 2 도전층(34)이 형성되어 있다. 즉, 제 2 배선층(34)의 폭 방향으로는 제 2 배선층(34)의 양측면에도 제 4 베리어 메탈층(34)이 형성되어 있다.
본 발명에 따른 반도체소자의 다층배선 형성방법에 있어서는 다음과 같은 효과가 있다.
첫째, 배선층의 하면 및 양측면에 베리어 메탈층이 형성되어 있어 일렉드로마이그레이션 특성을 향상시킨다.
둘째, 화학기계적경면연마(CMP)법을 사용하여 도전층을 연마하여 각각의 배선층을 형성하므로 배선라인의 프로파일이 디스토션(distortion)없이 형성되며, 감광막을 이용한 포토/에칭공정을 생략할 수 있으므로 배선층의 상층에 반사방지막 형성공정을 생략할 수 있다.
셋째, 배선층의 양측면에 산화막에 비해 절연상수가 큰 질화막(nitride)이나 실리콘 질화막(SiN)과 같은 질화물이 포함된 절연막을 측벽 스페이서로 형성하여 배선라인간의 누설 전류를 감소시키므로 배선간의 간격을 줄일 수 있어 소자의 집적도를 향상시킬 수 있다.
넷째, 배선라인사이에 SOG를 이용하여 평탄화를 시키는 공정이 필요없으므로 SOG층과 TEOS층 사이에서 점착성 불량으로 발생하였던 들뜸현상을 방지할 수 있어 배선으로서의 신뢰도를 향상시킬 수 있다.
Claims (4)
- 기판상에 제 1 절연막을 형성하고 선택적으로 식각하여 콘택홀을 형성하는 단계;상기 콘택홀내의 상기 제 1 절연막 표면 및 상기 기판 표면에 제 1 베리어 메탈층을 형성하는 단계;상기 제 1 베리어 메탈층이 형성된 콘택홀 내에 제 1 플러그를 형성하는 단계;상기 콘택홀에 인접한 상기 제 1 절연막상에 소정간격으로 제 2 절연막을 형성하는 단계;상기 제 2 절연막의 측면에 측벽 스페이서를 형성하는 단계;상기 제 2 절연막 및 상기 측벽 스페이서를 포함한 상기 제 1 플러그 표면에 제 2 베리어 메탈층과, 상기 제 2 베리어 메탈층상에 제 1 도전층을 형성하는 단계;상기 제 1 도전층 및 상기 제 2 베리어 메탈층을 상기 제 2 절연막의 상면이 노출될 때 까지 연마하여 제 1 배선층을 형성하는 단계;상기 제 2 절연막을 포함한 상기 제 1 배선층 전면에 제 3 절연막을 형성한후 상기 콘택홀 상층에 형성된 상기 제 1 배선층 상층의 상기 제 3 절연막을 선택적으로 제거하여 비아 홀을 형성하는 단계;상기 비아 홀내의 상기 제 1 배선층의 상면을 포함한 제 3 절연막 표면에 제 3 베리어 메탈층을 형성하는 단계;상기 제 3 베리어 메탈층 전면에 제 2 도전층을 형성하는 단계;상기 제 2 도전층 및 제 3 베리어 메탈층을 상기 제 3 절연막의 상면이 노출될 때 까지 연마하여 제 2 플러그를 형성하는 단계;상기 제 2 플러그를 포함한 제 3 절연막상에 제 4 베리어 메탈층 및 제 3 도전층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 다층배선 형성방법.
- 제 1 항에 있어서, 상기 측벽 스페이서는 질화막이나 실리콘 질화막 또는 질화물이 포함된 절연막중 어느 하나로 형성하는 것을 특징으로 하는 다층배선 형성방법.
- 제 1 항에 있어서, 상기 제 1 전도층 및 상기 제 2 베리어 메탈층과 제 2 도전층 및 제 3 베리어 메탈층을 연마할 때 화학기계적연마법을 사용함을 특징으로 하는 다층배선 형성방법.
- 제 1 항에 있어서, 상기 제 2 플러그를 포함한 제 3 절연막상에 제 4 베리어 메탈층 및 제 3 도전층을 형성하는 단계는 상기 제 2 플러그를 포함한 제 3 절연막상에 비아 홀이 노출되도록 소정간격을 갖는 산화막을 형성하는 단계와, 상기 산화막의 측면에 측벽 스페이서를 형성하는 단계와, 상기 측벽 스페이서와 산화막을 포함한 제 3 절연막상에 제 4 베리어 메탈층과 제 3 도전층을 차례로 형성하는 단계와, 상기 제 3 도전층 및 제 4 베리어 메탈층을 상기 산화막의 상층면이 노출될 때 까지 연마하여 형성하는 것임을 특징으로 하는 다층배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004824A KR100223914B1 (ko) | 1997-02-17 | 1997-02-17 | 다층배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970004824A KR100223914B1 (ko) | 1997-02-17 | 1997-02-17 | 다층배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980068306A KR19980068306A (ko) | 1998-10-15 |
| KR100223914B1 true KR100223914B1 (ko) | 1999-10-15 |
Family
ID=19497297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970004824A KR100223914B1 (ko) | 1997-02-17 | 1997-02-17 | 다층배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100223914B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100789613B1 (ko) * | 2006-12-11 | 2007-12-27 | 동부일렉트로닉스 주식회사 | 금속 배선 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003188252A (ja) * | 2001-12-13 | 2003-07-04 | Toshiba Corp | 半導体装置及びその製造方法 |
-
1997
- 1997-02-17 KR KR1019970004824A patent/KR100223914B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100789613B1 (ko) * | 2006-12-11 | 2007-12-27 | 동부일렉트로닉스 주식회사 | 금속 배선 형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980068306A (ko) | 1998-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100288496B1 (ko) | 집적회로구조체의구리오염방지방법 | |
| JP2004523110A (ja) | 銅内の金属絶縁体金属コンデンサ | |
| KR100330024B1 (ko) | 금속ｃｍｐ공정에 의한 균열과 부식을 방지할 수 있는반도체소자의 제조방법 | |
| US8030779B2 (en) | Multi-layered metal interconnection | |
| KR100223914B1 (ko) | 다층배선 형성방법 | |
| KR100497776B1 (ko) | 반도체 소자의 다층배선 구조 제조방법 | |
| KR100578223B1 (ko) | 반도체소자의 듀얼대머신 형성방법 | |
| KR100226786B1 (ko) | 반도체소자의 배선 형성방법 | |
| KR0165379B1 (ko) | 반도체 장치의 층간접속방법 | |
| KR20020006030A (ko) | 에칭 정지층 형성 방법 및 대머신 구조물 | |
| KR100249389B1 (ko) | 비아 홀의 형성 방법 | |
| KR100244713B1 (ko) | 반도체 소자의 제조방법 | |
| KR100605230B1 (ko) | 반도체 소자의 브리지 방지 방법 | |
| KR100458078B1 (ko) | 반도체장치의금속배선형성방법 | |
| KR101181271B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100365936B1 (ko) | 반도체소자의비아콘택형성방법 | |
| KR100194600B1 (ko) | 다층 금속배선 제조방법 | |
| KR100574645B1 (ko) | 텅스텐 플러그 형성 방법 | |
| KR20030080311A (ko) | 반도체 소자의 스크래치 결함 방지 방법 | |
| KR100427539B1 (ko) | 반도체소자의다중금속층형성방법 | |
| KR100562314B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR100434716B1 (ko) | 반도체소자의다층금속배선형성방법 | |
| KR20010026464A (ko) | 반도체소자의 제조방법 | |
| KR100198653B1 (ko) | 반도체 소자의 금속배선방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |