KR20010026464A - 반도체소자의 제조방법 - Google Patents
반도체소자의 제조방법 Download PDFInfo
- Publication number
- KR20010026464A KR20010026464A KR1019990037797A KR19990037797A KR20010026464A KR 20010026464 A KR20010026464 A KR 20010026464A KR 1019990037797 A KR1019990037797 A KR 1019990037797A KR 19990037797 A KR19990037797 A KR 19990037797A KR 20010026464 A KR20010026464 A KR 20010026464A
- Authority
- KR
- South Korea
- Prior art keywords
- copper
- grooves
- capping layer
- interlayer insulating
- insulating film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 238000000034 method Methods 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 239000010949 copper Substances 0.000 claims abstract description 73
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 72
- 229910052802 copper Inorganic materials 0.000 claims abstract description 72
- 239000010410 layer Substances 0.000 claims abstract description 61
- 239000011229 interlayer Substances 0.000 claims abstract description 39
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 11
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- 238000007517 polishing process Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 239000003990 capacitor Substances 0.000 abstract description 2
- 238000005530 etching Methods 0.000 description 10
- 230000008569 process Effects 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76819—Smoothing of the dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체소자의 제조방법을 게시한다. 이에 의하면, 층간절연막의 다마신(damascene) 구조의 홈부들에만 채워진 구리배선들을 제외한 그 외측의 층간절연막 상에 감광막의 패턴을 형성한 후 감광막의 패턴과 구리배선들 상에 캐핑층을 함께 적층하고 이를 기계화학적 연마공정을 이용하여 구리배선들 외측의 층간절연막 상에 있는 캐핑층을 완전히 제거하고 구리배선들 상에만 캐핑층을 남긴다.
따라서, 본 발명은 구리배선들 상에 캐핑층을 형성하면서도 이들 사이의 층간절연막 상에 캐핑층을 전혀 존재하지 않게 하여 구리배선들 사이의 프린지(fringe) 커패시턴스를 줄이고 나아가 RC지연시간을 단축하여 로직소자의 고속화를 이룬다.
Description
본 발명은 반도체소자의 제조방법에 관한 것으로, 더욱 상세하게는 구리배선들 상에만 캐핑층을 선택적으로 형성하여 이들 사이의 프린지 커패시턴스(fringe capacitance)를 줄여줌으로써 동작속도의 고속화를 이룩하도록 한 반도체소자의 제조방법에 관한 것이다.
일반적으로, 반도체소자의 고집적화와 더불어 고성능화가 지속적으로 진행되어 왔고 이에 추가하여 반도체소자의 고속화도 진행되어 왔다. 고성능 로직소자의 경우, 게이트 산화막의 두께감소와 게이트전극의 길이축소가 동작속도의 개선에 영향을 주지만, 배선저항과 층간절연막의 커패시턴스에 의한 RC지연이 동작속도의 악화에 더 많은 영향을 주고 있는 실정이다.
이러한 RC지연을 개선하기 위하여 여러 가지 방법들이 제안되어 왔고 그 중에서 구리(Cu)와 저유전 막질을 도입하는 방법이 현재 추진중에 있다. 구리(Cu)는 비저항 2.62Ωμ㎝의 알루미늄에 비하여 약 35%의 낮은 1.69Ωμ㎝의 비저항을 갖고, 또한 재료가격이 값싸고, 일렉트로마이그레이션(electromigration) 수명도 길어서 차세대 배선재료로서 많은 업체에서 채용하고 있다.
구리배선을 형성함에 있어서, 현재 구리배선의 식각이 어려움이 있기 때문에 다마신(damascene)공정이 많이 연구되고 있다.
종래의 구리 다마신공정에 의한 반도체소자는 도 1에 도시된 바와 같이, 구성된다. 즉, 도 1에 도시된 바와 같이, 반도체기판(10) 상에 제 1 도전체(11)가 형성되고, 층간절연막(13)이 제 1 도전체(11)를 포함한 반도체기판(10) 상에 형성되며 층간절연막(13)에 제 1 도전체(11)의 일부 영역을 각각 노출시키는, 일정 간격을 두고 이격된 다마신구조의 홈부들이 형성된다. 상기 홈부들 내의 층간절연막(13)의 표면 상에만 장벽층(17)이 형성되고, 상기 홈부들을 채우며 그 내부에만 구리배선(21)이 형성되고, 구리배선들(21)의 상부면으로터의 구리확산을 방지하기 위해 상기 홈부들 외측의 층간절연막(13)을 포함한 구리배선(21) 상에 캐핑층(capping layer)(23)이 함께 형성된다.
그러나, 종래에는 구리배선들(21)의 상측부 사이의 이격 간격 W1이 구리배선들(21)의 하측부 사이의 이격 간격 W2보다 상당히 좁다. 또한 캐핑층(23)이 주로 큰 유전율의 질화막으로 이루어지고, 구리배선들(21)은 물론 구리배선들(21) 사이의 층간절연막(13) 상에도 함께 존재한다.
이로 인해, 구리배선들(21)과, 이들 사이의 층간절연막(13) 상에 위치한 캐핑층(23)이 구리배선들(21) 사이의 프린지 커패시턴스(fringe capacitance)를 증가시키는 작용을 한다. 이는 구리배선들(21) 사이의 커패시턴스를 증가시키고 나아가 RC의 값을 증가시킨다. 그 결과 RC지연시간(τ)이 길어지므로 고성능 로직소자의 고속화가 어려워질 수밖에 없다.
따라서, 본 발명의 목적은 근접한 구리배선들의 상부면으로부터의 구리확산을 억제하면서도 이들 구리배선들 사이의 프린지 커패시턴스를 줄여 반도체소자의 고속화를 이룩하도록 한 반도체소자의 제조방법을 제공하는데 있다.
도 1은 종래 기술에 의한 구리 다마신공정을 적용한 반도체소자를 나타낸 단면도.
도 2 내지 도 8은 본 발명에 의한 반도체소자의 제조방법을 나타낸 단면 공정도.
이와 같은 목적을 달성하기 위한 본 발명에 의한 반도체소자의 제조방법은
반도체기판 상에 제 1 도전체를 형성하는 단계;
상기 제 1 도전체의 일부 영역을 노출시키는, 일정 간격을 두고 이격된 다마신구조의 홈부들을 갖는 층간절연막을 상기 반도체기판 상에 형성하는 단계;
상기 제 1 도전체로의 구리 확산을 방지하기 위해 상기 노출된 제 1 도전체 및 상기 홈부들 내의 층간절연막의 표면에 장벽층을 형성한 후 상기 홈부들 내에만 채워진 구리배선들을 형성하는 단계; 그리고
상기 구리배선들의 상부면으로부터의 구리확산을 방지하기 위해 상기 구리배선들의 표면 상에만 캐핑층을 선택적으로 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게는 상기 캐핑층 형성단계는
상기 홈부들 외측의 층간절연막 상에 감광막의 패턴을 형성하는 단계;
상기 감광막의 패턴을 포함한 구리배선들 상에 캐핑층을 적층하는 단계; 그리고
기계화학적 연마공정을 이용하여 상기 캐핑층을 상기 홈부들 내의 구리배선들 상에만 남기고 아울러 상기 홈부들 외측의 층간절연막과 평탄화를 이루는 단계를 포함한다.
따라서, 본 발명은 다마신 구조의 홈부들 내에만 채워진 구리배선 상에 캐핑층을 선택적으로 형성하여 근접한 구리배선들 사이의 프린지 커패시턴스를 줄이고 나아가 RC지연시간을 단축하여 로직소자의 고속화를 이룬다.
이하, 본 발명에 의한 반도체소자의 제조방법을 첨부된 도면을 참조하여 상세히 설명하기로 한다. 종래의 부분과 동일한 기능 및 동일한 구성을 갖는 부분에는 동일한 부호를 부여한다.
도 2 내지 도 8은 본 발명에 의한 반도체소자의 제조방법을 나타낸 공정도이다.
도 2에 도시된 바와 같이, 먼저, 반도체기판(10), 예를 들어 실리콘기판 상에 제 1 도전체(11)를 형성하고 나서 제 1 도전체(11)를 포함한 반도체기판(10)의 표면 상에 층간절연막(13)으로서 P-TEOS 재질의 절연막을 적층한다.
여기서, 제 1 도전체(11)로는 알루미늄 재질의 배선이거나, 콘택홀 내에 채워진 텅스텐과 같은 금속층이 적용될 수 있다.
한편, 반도체기판에는 설명의 편의상 설명의 간단함과 단순함을 위하여 반도체소자를 위한 트랜지스터의 확산영역과 게이트전극, 커패시터, 저항 등의 다양한 소자들을 도면에 도시하지 않았지만, 이들이 반도체기판에 형성되어 있음은 자명한 사실이다.
도 3에 도시된 바와 같이, 공지된 사진식각공정을 이용하여 층간절연막(13)의 일부 영역들에 다마신구조의 홈부들(15)을 각각 일정 거리 이격하여 형성한다.
이를 좀 더 상세히 언급하면, 제 1 사진식각공정을 이용하여 후속의 구리배선들(21)의 패턴을 위한, 넓은 폭과 얕은 깊이의 제 1 식각홈들(115)을 층간절연막(13)의 표면에 각각 이격하여 형성하고 나서 제 2 사진식각공정을 이용하여 제 1 식각홈들(115)의 저면 일부영역을 좁은 폭으로 제 1 도전체(11)의 표면 일부영역이 노출될 때까지 식각하여 제 2 식각홈들(215)을 형성한다. 따라서, 층간절연막(13)에 다마신구조의 홈부들(15)이 완성된다.
여기서, 제 1 식각홈들(115) 사이의 이격 간격 W1이 제 2 식각홈들(215) 사이의 이격 간격 W2 보다 좁다.
물론, 좁은 폭으로 제 1 도전체(11)의 표면 일부가 노출될 때까지 식각된 깊이의 제 1 식각홈들을 층간절연막(13)의 표면에 각각 이격하여 형성하고 나서 제 1 식각홈들의 상측부에 해당하는 층간절연막의 표면에 넓은 폭과 얕은 깊이의 제 2 식각홈들을 각각 형성하여 도면에 도시된 동일한 다마신구조의 홈부들(15)을 형성하는 방법도 가능하다.
도 4에 도시된 바와 같이, 이어서, 후속의 공정에서 형성될 구리배선(21)의 구리가 제 1 도전체(11)로 확산하는 것을 방지하기 위해 홈부들(15) 내의 노출된 제 1 도전체(11)를 포함한 층간절연막(13)의 표면 상에 장벽층(17), 예를 들어 TaN층을 증착한다.
그리고 나서, 상기 구조의 전면 상에 홈부들(15)을 완전히 채울 정도의 두꺼운 두께로 구리층(19)을 적층한다.
도 5에 도시된 바와 같이, 이후, 기계화학적 연마(chemical mechanical polishing) 공정을 이용하여 홈부들(15) 외측의 층간절연막(13) 상에 위치한 구리층(19)과 그 아래의 장벽층(17)을 완전히 제거하고 홈부들(15) 내에만 구리층(19)을 남긴다. 따라서 구리배선들(21)의 패턴이 형성된다.
이때, 기계화학적 연마용액에 의한 구리층(19)의 식각률이 층간절연막(13)과 식각률보다 크므로 구리배선들(21)의 표면이 층간절연막(13)의 표면 보다 낮아진다. 이는 구리배선들(21)의 표면 상에 배치될 도 8의 선택적 캐핑층(27)이 구리배선층(21)의 상부면으로부터의 구리확산을 방지하기 위한 역할을 할 수 있을 정도의 두께를 갖도록 하기 위함이다.
도 6에 도시된 바와 같이, 이어서, 사진공정을 이용하여 식각홈들 외측의 층간절연막(13)의 표면 상에 마스크층, 예를 들어 감광막(25)의 패턴을 형성한다. 여기서, 마스크층은 이외에도 패턴 가능한 재질이거나 산화막 재질로 물질로 이루어져도 무방하다.
도 7에 도시된 바와 같이, 그런 다음, 구리배선들(21)의 상부면으로터의 구리확산을 방지하기 위해 감광막(25)의 패턴을 포함한 구리배선들(21) 상에 캐핑층(27)을 적층한다. 여기서, 캐핑층(27)으로는 유전율이 큰 질화막이 주로 사용된다.
도 8에 도시된 바와 같이, 마지막으로, 기계화학적 연마공정을 이용하여 캐핑층(27)을 감광막(25)의 패턴이 노출될 때까지 연마한다. 이어서, 감광막(25)의 패턴을 유기 스트립퍼(stripper) 용액에 의해 제거한다. 그 다음에 다시 한번 기계화학적 연마공정을 이용하여 남은 캐핑층(27)을 연마하여 구리배선들(21) 상에만 캐핑층(27)을 남기고 구리배선들(21) 외측의 층간절연막(13) 상에는 캐핑층(27)을 완전히 제거한다. 이때, 남은 캐핑층(27)과 층간절연막(13)의 표면이 평탄화를 이룬다.
따라서, 본 발명은 구리배선들 사이의 층간절연막 상에 캐핑층이 전혀 존재하지 않으므로 구리배선들 사이의 층간절연막 상에 캐핑층이 존재하는 종래에 비하여 구리배선들 사이의 프린지 커패시턴스가 상당히 감소한다.
이상에서 살펴본 바와 같이, 본 발명에 의하면, 층간절연막의 다마신 구조의 홈부들에만 채워진 구리배선들을 제외한 그 외측의 층간절연막 상에 감광막의 패턴을 형성한 후 감광막의 패턴과 구리배선들 상에 캐핑층을 함께 적층하고 이를 기계화학적 연마공정을 이용하여 구리배선들 외측의 층간절연막 상에 있는 캐핑층을 완전히 제거하고 구리배선들 상에만 캐핑층을 남긴다.
따라서, 본 발명은 구리배선들 상에 캐핑층을 형성하면서도 이들 사이의 층간절연막 상에 캐핑층을 전혀 존재하지 않게 하여 구리배선들 사이의 프린지 커패시턴스를 줄이고 나아가 RC지연시간을 단축하여 로직소자의 고속화를 이룬다.
한편, 본 발명은 도면에 도시된 바람직한 예를 기준으로 기술하고 있으나 이에 한정되지 않으며 발명의 사상을 벗어나지 않는 범위 내에서 본 발명이 속하는 분야에서 통상의 지식을 갖는 자에 의해 다양한 변형과 개량이 가능함은 당연하다.
Claims (4)
- 반도체기판 상에 제 1 도전체를 형성하는 단계;상기 제 1 도전체의 일부 영역을 노출시키는, 일정 간격을 두고 이격된 다마신구조의 홈부들을 갖는 층간절연막을 상기 반도체기판 상에 형성하는 단계;상기 제 1 도전체로의 구리 확산을 방지하기 위해 상기 노출된 제 1 도전체 및 상기 홈부들 내의 층간절연막의 표면에 장벽층을 형성한 후 상기 홈부들 내에만 채워진 구리배선들을 형성하는 단계; 그리고상기 구리배선들의 상부면으로부터의 구리확산을 방지하기 위해 상기 구리배선들의 표면 상에만 캐핑층을 선택적으로 형성하는 단계를 포함하는 반도체소자의 제조방법.
- 제 1 항에 있어서, 상기 캐핑층을 선택적으로 형성하는 단계는상기 홈부들 외측의 층간절연막 상에 마스크층을 형성하는 단계;상기 마스크층을 포함한 구리배선들 상에 캐핑층을 적층하는 단계; 그리고상기 캐핑층을 상기 홈부들 내의 구리배선들 상에만 남기고 아울러 상기 홈부들 외측의 층간절연막과 평탄화를 이루는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 2 항에 있어서, 상기 캐핑층을 상기 홈부들 내의 구리배선들 상에만 남기고 아울러 상기 홈부들 외측의 층간절연막과 평탄화를 이루는 단계는상기 캐핑층을 기계화학적 연마공정에 의해 상기 마스크층이 노출될 때까지 연마하는 단계;상기 마스크층을 선택적으로 제거하는 단계;상기 남은 캐핑층을 기계화학적 연마공정에 의해 연마하여 상기 캐핑층을 상기 홈부들 내의 구리배선들 상에만 남기고 아울러 상기 홈부들 외측의 층간절연막과 평탄화를 이루는 단계를 포함하는 것을 특징으로 하는 반도체소자의 제조방법.
- 제 2 항 내지 제 3 항에 있어서, 상기 마스크층을 감광막의 패턴으로 구성하는 것을 특징으로 하는 반도체소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990037797A KR100609996B1 (ko) | 1999-09-07 | 1999-09-07 | 반도체소자의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990037797A KR100609996B1 (ko) | 1999-09-07 | 1999-09-07 | 반도체소자의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010026464A true KR20010026464A (ko) | 2001-04-06 |
| KR100609996B1 KR100609996B1 (ko) | 2006-08-09 |
Family
ID=19610322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990037797A KR100609996B1 (ko) | 1999-09-07 | 1999-09-07 | 반도체소자의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100609996B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100602120B1 (ko) * | 2004-09-17 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| US7199043B2 (en) | 2003-07-09 | 2007-04-03 | Hynix Semiconductor Inc. | Method of forming copper wiring in semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102497205B1 (ko) | 2016-03-03 | 2023-02-09 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자 및 그 제조방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5380546A (en) * | 1993-06-09 | 1995-01-10 | Microelectronics And Computer Technology Corporation | Multilevel metallization process for electronic components |
-
1999
- 1999-09-07 KR KR1019990037797A patent/KR100609996B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7199043B2 (en) | 2003-07-09 | 2007-04-03 | Hynix Semiconductor Inc. | Method of forming copper wiring in semiconductor device |
| KR100602120B1 (ko) * | 2004-09-17 | 2006-07-19 | 동부일렉트로닉스 주식회사 | 반도체 소자 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100609996B1 (ko) | 2006-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6800549B2 (en) | Method of fabricating semiconductor device including forming contact hole with anisotropic and isotropic etching and forming discontinuous barrier layer | |
| US7220652B2 (en) | Metal-insulator-metal capacitor and interconnecting structure | |
| US6268283B1 (en) | Method for forming dual damascene structure | |
| US6734559B1 (en) | Self-aligned semiconductor interconnect barrier and manufacturing method therefor | |
| WO2004053948A2 (en) | Air gap dual damascene process and structure | |
| US7074716B2 (en) | Method of manufacturing a semiconductor device | |
| US6214745B1 (en) | Method of improving surface planarity of chemical-mechanical polishing operation by forming shallow dummy pattern | |
| KR20010030171A (ko) | 집적 회로 및 이중 다마스커스 구조를 구비한 집적 회로를제조하는 방법 | |
| US20070194448A1 (en) | Semiconductor interconnection line and method of forming the same | |
| US6054389A (en) | Method of forming metal conducting pillars | |
| KR100609996B1 (ko) | 반도체소자의 제조방법 | |
| US20070161232A1 (en) | Method for forming metal interconnection in semicondutor damascene process | |
| CN111211095A (zh) | 导电互连线的制造方法 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| KR20020034752A (ko) | 반도체 소자의 금속 배선 및 그 제조방법 | |
| US6133140A (en) | Method of manufacturing dual damascene utilizing anisotropic and isotropic properties | |
| KR20020006030A (ko) | 에칭 정지층 형성 방법 및 대머신 구조물 | |
| JPH11111843A (ja) | 半導体集積回路装置およびその製造方法 | |
| KR100223914B1 (ko) | 다층배선 형성방법 | |
| KR20050020481A (ko) | 반도체 소자 제조 방법 | |
| KR100393968B1 (ko) | 반도체 소자의 이중 다마신 형성방법 | |
| KR100546296B1 (ko) | 금속 브리지를 방지하는 반도체 장치의 금속 배선 제조 방법 | |
| KR0165379B1 (ko) | 반도체 장치의 층간접속방법 | |
| KR100457404B1 (ko) | 단일비아에칭및이중충전프로세스로형성된집적회로의다중레벨배선구조 | |
| KR100784105B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100729 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |