KR100604418B1 - 반도체 소자의 금속 배선층 형성방법 - Google Patents

반도체 소자의 금속 배선층 형성방법 Download PDF

Info

Publication number
KR100604418B1
KR100604418B1 KR1020040117086A KR20040117086A KR100604418B1 KR 100604418 B1 KR100604418 B1 KR 100604418B1 KR 1020040117086 A KR1020040117086 A KR 1020040117086A KR 20040117086 A KR20040117086 A KR 20040117086A KR 100604418 B1 KR100604418 B1 KR 100604418B1
Authority
KR
South Korea
Prior art keywords
metal wiring
layer
silicon oxynitride
wiring layer
film
Prior art date
Application number
KR1020040117086A
Other languages
English (en)
Other versions
KR20060079320A (ko
Inventor
신주한
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040117086A priority Critical patent/KR100604418B1/ko
Publication of KR20060079320A publication Critical patent/KR20060079320A/ko
Application granted granted Critical
Publication of KR100604418B1 publication Critical patent/KR100604418B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure

Abstract

본 발명은 반도체 소자의 금속 배선층 형성방법에 관한 것으로, 소정의 하부 구조를 구비하는 반도체 기판 상부에 금속 배선층을 형성하는 단계와, 상기 금속 배선층의 상부에 실리콘산화질화막(SiON)을 형성하는 단계와, 상기 실리콘산화질화막의 상부에 난반사 방지막을 형성하는 단계와, 금속배선 마스크를 이용한 사진식각 공정으로 상기 난반사 방지막, 실리콘산화질화막 및 금속 배선층을 식각하는 단계를 포함하는 반도체 소자의 금속 배선층 형성방법을 개시한다.

Description

반도체 소자의 금속 배선층 형성방법{Method for Forming Metal Line Layers of Semiconductor Device}
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 금속 배선층 형성방법을 도시하는 공정 단면도.
도 2는 종래 기술에 의해 형성된 금속 배선층의 상부를 나타내는 사진.
도 3a 내지 도 3h는 본 발명에 따른 반도체 소자의 금속 배선층 형성방법을 도시하는 공정 단면도.
도 4는 코너 클리핑(corner clipping)이 발생한 반도체 소자를 나타내는 사진.
<도면의 주요부분에 대한 부호의 설명>
10, 110 : 반도체 기판 12, 112 : 타타늄층
14, 114 : 알루미늄층 16, 116 : 티타늄/티타늄나이트라이드층
18, 118 : 감광막 패턴 20, 120 : 금속성 폴리머
22, 122 : 금속성 잔여물 130 : 실리콘산화질화막
132 : 난반사 방지막
본 발명은 반도체 소자의 금속 배선층 형성방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 크기가 작아짐에 따라 금속의 식각 공정시 식각 선택비 부족에 의한 금속 배선층의 어택(attack)을 방지하기 위하여 금속 배선층 상부에 하드 마스크로서 실리콘산화질화막을 형성함으로써 금속 배선층의 패턴을 양호하게 할 수 있는 금속 배선층의 형성방법에 관한 것이다.
일반적으로 반도체 소자의 금속 배선 공정으로 층간절연막 상부에 접착층, 알루미늄층 및 난반사 방지막을 증착한다. 다음, 감광물질을 증착하여 감광막 형성 후, 감광막을 선택적으로 노광 및 현상하여 형성한 감광막 패턴을 이용하여 전기가 통할 부분의 하부 금속층은 그대로 두고, 절연이 필요한 부분의 하부 금속층은 식각한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체 소자의 금속 배선층 형성방법을 도시하는 공정 단면도이다.
도 1a를 참조하면, 콘택 플러그 등의 소정의 하부 구조를 구비하는 반도체 기판(10) 상부에 티타늄층(12), 알루미늄층(14) 및 티타늄/티타늄나이트라이드층 (16)을 순차적으로 증착하여 금속 배선층을 형성한다.
여기서, 티타늄층(12)은 알루미늄층(14)과 하부 산화막간의 접착력이 좋지 않기 때문에 접착력을 향상시키는 역할을 하고, 알루미늄층(14)은 저항이 낮기 때문에 주로 전기 신호를 전달하는 역할을 하며, 티타늄/티타늄나이트라이드층(16)에서의 티타늄층은 접착력을 향상시키고, 티타늄나이트라이드층은 감광물질의 패터닝 시 빛을 흡수하여 빛의 반사를 줄여주는 역할을 한다.
도 1b를 참조하면, 상기 금속 배선층의 상부에 감광물질을 증착하여 감광막을 형성한 후 상기 감광막을 선택적으로 노광 및 현상하여 감광막 패턴(18)을 형성한다.
도 1c를 참조하면, 감광막 패턴(18)을 식각 마스크로 Cl2/BCl3/N2 가스의 조합으로 이루어진 활성화된 플라즈마를 이용하여 하부의 금속 배선층인 티타늄/티타늄나이트라이드층(16), 알루미늄층(14) 및 티타늄층(12)을 순차적으로 식각한다.
이때, 식각 공정 후 잔존하는 감광막 패턴(18)은 단단해질 뿐만 아니라, 감광막 패턴(18)에는 금속성 폴리머(20)가 생성된다. 금속성 폴리머(20)는 감광막 패턴(18)을 제거하기 전에는 구분할 수 없지만 감광막 패턴(18)을 제거하고 나면 상기 금속 배선층 상부에 남게 된다. 또한, 금속 배선층 식각 완료 후에 드러나는 반도체 기판(10) 상부에 금속성 잔여물(22)이 발생되어 메탈 브릿지(metal bridge)를 유발시키는 문제점이 있다.
또한, 도 2는 종래 기술에 의해 형성된 금속 배선층의 상부를 나타내는 사진으로, 식각 마스크로 감광막 패턴(18)을 이용하여 금속 배선층 식각 공정시 금속 배선층과 감광막 패턴(18)간의 식각 선택비 부족으로 인해 금속 배선층 패턴의 상부가 어택을 받게 되어 불량한 패턴이 형성됨을 나타낸다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로, 반도체 소자 의 크기가 작아짐에 따라 금속의 식각 공정시 감광물질과의 식각 선택비 부족으로 인한 금속 배선층의 어택을 방지하기 위하여 금속 배선층 상부에 하드 마스크를 형성함으로써 금속 배선층의 패턴을 양호하게 할 수 있는 반도체 소자의 금속 배선층 형성방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 본 발명의 반도체 소자의 금속 배선층 형성방법은 하기의 단계를 포함한다 :
(a) 소정의 하부 구조를 구비하는 반도체 기판 상부에 금속 배선층을 형성하는 단계;
(b) 상기 금속 배선층의 상부에 실리콘산화질화막(SiON)을 형성하는 단계;
(c) 상기 실리콘산화질화막의 상부에 난반사 방지막을 형성하는 단계; 및
(d) 금속배선 마스크를 이용한 사진식각 공정으로 상기 난반사 방지막, 실리콘산화질화막 및 금속 배선층을 식각하는 단계.
상기 단계를 포함하는 본 발명에 있어서, 상기 실리콘산화질화막은 플라즈마 인핸스드 화학적기상 증착법에 의해 300∼5000Å 두께로 형성되고, 굴절률이 1.9∼2.3인 것과, 상기 (d) 단계의 난반사 방지막 및 실리콘산화질화막 식각공정은 CHF3/CF4/Ar 가스의 조합으로 이루어진 활성화된 플라즈마를 이용하여 단일 단계의 건식각을 수행하는 공정인 것과, 상기 (d) 단계의 난반사 방지막 및 실리콘산화질화막 식각공정은 O2/N2/Ar 가스의 조합으로 이루어진 활성화된 플라즈마를 이용하여 상기 난반사 방지막을 먼저 식각한 후에 상기 실리콘산화질화막 식각 공정은 별도로 수행하는 것과, 상기 (d) 단계의 금속 배선층 식각공정은 Cl2/BCl3/N2 가스의 조합으로 이루어진 활성화된 플라즈마를 이용하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고로 하여 본 발명의 실시예를 상세히 설명하면 다음과 같다.
도 3a를 참조하면, 콘택 플러그 등의 소정의 하부 구조를 구비하는 반도체 기판(110) 상부에 티타늄층(112), 알루미늄층(114) 및 티타늄/티타늄나이트라이드층(116)을 순차적으로 증착하여 금속 배선층을 형성한다.
여기서, 티타늄층(112)은 알루미늄층(114)과 하부 산화막간의 접착력이 좋지 않기 때문에 접착력을 향상시키는 역할을 하고, 알루미늄층(114)은 저항이 낮기 때문에 주로 전기 신호를 전달하는 역할을 하며, 티타늄/티타늄나이트라이드층(116)에서의 티타늄층은 접착력을 향상시키고, 티타늄나이트라이드층은 감광물질의 패터닝시 빛을 흡수하여 빛의 반사를 줄여주는 역할을 한다.
도 3b를 참조하면, 상기 금속 배선층의 상부에 플라즈마 인핸스드 화학적기상 증착법을 이용하여 굴절률 1.9∼2.3 정도의 실리콘산화질화막(SiON)(130)을 300∼5000Å 두께로 형성한다. 실리콘산화질화막(130)은 하드마스크의 역할을 한다.
다음, 실리콘산화질화막(130)의 상부에 난반사 방지막(132)을 형성하여 감광물질의 패터닝시 빛의 반사를 줄여 패턴이 잘 만들어지도록 한다.
다음, 난반사 방지막(132)의 상부에 감광물질을 증착하여 감광막을 형성한 후 상기 감광막을 선택적으로 노광 및 현상하여 감광막 패턴(118)을 형성한다.
도 3c를 참조하면, 감광막 패턴(118)을 식각 마스크로 하부의 난반사 방지막 (132) 및 실리콘산화질화막(130)을 식각하여 난반사 방지막(132) 패턴 및 실리콘산화질화막(130) 패턴을 형성한다. 이때, CHF3/CF4/Ar 가스의 조합으로 이루어진 활성화된 플라즈마를 이용하여 건식각을 수행하는 경우 난반사 방지막(132)을 식각시 과도 식각해 주기 때문에 단일 단계로 수행하여도 난반사 방지막(132) 하부에 있는 하드 마스크막인 실리콘산화질화막(130)까지 충분히 건식각이 된다. 상기 CHF3나 CF4 대신 CxFy 로 표시될 수 있는 여러 가스를 사용해도 된다.
또한, O2/N2/Ar 가스의 조합으로 이루어진 활성화된 플라즈마를 이용하여 건식각을 수행하는 경우에는 실리콘산화질화막(130)은 식각이 되지 않기 때문에, 실리콘산화질화막(130)을 건식각하는 단계를 추가하여야 한다.
도 3d를 참조하면, 감광막 패턴(118), 난반사 방지막(132) 패턴 및 실리콘산화질화막(130) 패턴을 식각 마스크로 Cl2/BCl3/N2 가스의 조합으로 이루어진 활성화된 플라즈마를 이용하여 하부의 금속 배선층인 티타늄/티타늄나이트라이드층(116), 알루미늄층(114) 및 티타늄층(112)을 순차적으로 식각한다.
이때, 식각 공정 후 잔존하는 감광막 패턴(118)은 단단해질 뿐만 아니라, 감광막 패턴(118)에는 금속성 폴리머(120)가 생성된다. 금속성 폴리머(120)는 감광막 패턴(118)을 제거하기 전에는 구분할 수 없지만 감광막 패턴(118)을 제거하고 나면 실리콘산화질화막(130) 패턴 상부에 남게 된다. 또한, 금속 배선층 식각 완료 후에 드러나는 반도체 기판(110) 상부에 금속성 잔여물(122)이 발생되어 메탈 브릿지(metal bridge)를 유발시키게 되므로, 후속 공정에서 금속성 잔여물(122)을 제거해야 한다.
또한, 식각 마스크인 감광막 패턴(118) 하부에 하드마스크인 실리콘산화질화막(130) 패턴이 존재하기 때문에 종래와 같이 금속 배선층과 감광막 패턴(118)간의 식각 선택비 부족으로 인해 금속 배선층 패턴 상부가 불량해지는 것을 방지할 수 있다.
도 3e를 참조하면, O2 플라즈마를 이용하여 금속성 폴리머(120)가 존재하는 감광막 패턴(118)을 제거한다. 이때, 실리콘산화질화막(130) 패턴 상부에 남는 금속성 폴리머(120) 역시 제거되기는 하지만 완전히 제거되지 않고 일부는 날리면서 존재하기 때문에, 세정 공정을 수행하여 이를 완전히 제거해 준다.
도 3f를 참조하면, 하드마스크로 사용된 실리콘산화질화막(130) 패턴을 다운(down) 방식으로 식각하여 제거한다. 이때, 실리콘산화질화막(130)과 반도체 기판에 구비되어 있는 산화막의 식각 선택비가 10 : 1로 우수하기 때문에 실리콘산화질화막(130)은 빠르게 식각되는 반면, 상기 산화막에 대한 식각은 느리게 진행되기 때문에 반도체 기판(110)에 구비되어 있는 산화막의 손실(loss)은 심하게 되지 않으면서 금속성 잔여물(122)은 제거된다.
이상의 도 3e 및 도 3f는 반도체 기판(110) 상부의 금속 배선층만을 관찰한 도면이다.
또한, 도 3g 및 도 3h는 반도체 기판(110) 상부에 발생하는 금속성 잔여물(122)만을 관찰한 도면으로, 도 3g는 상기 도 3e에 대응하는 것으로 실리콘산화질화막(130) 패턴을 제거하기 전 금속성 잔여물(122)이 존재하는 것을 나타내고, 도 3h는 다운 방식으로 실리콘산화질화막(130) 패턴을 제거한 후 금속성 잔여물(122)도 함께 제거된 것을 나타낸다.
한편, 도면에 도시되지는 않았으나 하부의 반도체 기판에 구비되는 층간절연막의 갭(gap) 충전을 위하여, 일반적으로 고밀도 플라즈마 화학기상 증착법을 이용하여 FSG(Fluorine- Doped Silicate Glass)막을 증착한다. 이때, 좁은 갭을 충전하기 위하여 비아스 파워(bias power) 혹은 Ar의 유량을 늘려 스퍼터링을 증가시키는 방법으로 증착한다. 스퍼터링이 증가될 경우 갭을 충전하는데는 유리하지만 도 4에 도시한 바와 같은 코너 클리핑(corner clipping)이 발생하는 문제점이 있다.
상기 코너 클리핑이 발생하면 고밀도 플라즈마 화학기상 증착법을 이용한 FSG막 증착시 발생하는 플라즈마 속에 있는 전자(electron)와 전하(charge)가 코너 클리핑된 부분을 따라 게이트 산화막까지 이동하여 게이트 산화막을 열화시킬 수 있다.
그러나, 본 발명에서는 층간절연막 물질로 고밀도 플라즈마 화학기상 증착법을 이용한 FSG막 증착시 실리콘산화질화막(130)이 금속 배선층 패턴 상부에 남아 있기 때문에 코너 클리핑을 줄여 주기 때문에 플라즈마에 의해 발생하는 손상(damage)을 줄여 줄 수 있다.
이상에서 설명한 바와 같이, 본 발명에서는 금속 배선층 상부에 하드 마스크로 실리콘산화질화막을 형성함으로써 금속 배선층 패턴의 상부가 어택되지 않은 양호한 패턴을 얻을 수 있고, 또한 실리콘산화질화막 제거 공정시 금속성 잔여물을 함께 제거할 수 있어 메탈 브리지가 없게 되어 반도체 소자의 신뢰성을 높일 수 있다. 아울러, 본 발명에서는 층간절연막 물질로 고밀도 플라즈마 화학기상 증착법을 이용한 FSG막 증착시 코너 클리핑의 발생을 막아 주기 때문에 플라즈마에 의해 발생하는 손상이 일어나지 않게 한다.

Claims (5)

  1. (a) 소정의 하부 구조를 구비하는 반도체 기판 상부에 티타늄층, 알루미늄층 및 티타늄/티타늄나이트라이드층이 순차적으로 증착된 금속 배선층을 형성하는 단계;
    (b) 상기 금속 배선층의 상부에 실리콘산화질화막(SiON)을 형성하는 단계;
    (c) 상기 실리콘산화질화막의 상부에 난반사 방지막을 형성하는 단계; 및
    (d) 금속배선 마스크를 이용한 사진식각 공정으로 상기 난반사 방지막, 실리콘산화질화막 및 금속 배선층을 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성방법.
  2. 제 1 항에 있어서,
    상기 실리콘산화질화막은 플라즈마 인핸스드 화학적기상 증착법에 의해 300∼5000Å 두께로 형성되고, 굴절률이 1.9∼2.3인 것을 특징으로 하는 반도체 소자의 금속 배선층 형성방법.
  3. 제 1 항에 있어서,
    상기 (d) 단계의 난반사 방지막 및 실리콘산화질화막 식각공정은 CHF3/CF4/Ar 가스의 조합으로 이루어진 활성화된 플라즈마를 이용하여 단일 단계의 건식각을 수행하는 공정인 것을 특징으로 하는 반도체 소자의 금속 배선층 형성방 법.
  4. 제 1 항에 있어서,
    상기 (d) 단계의 난반사 방지막 및 실리콘산화질화막 식각공정은 O2/N2/Ar 가스의 조합으로 이루어진 활성화된 플라즈마를 이용하여 상기 난반사 방지막을 먼저 식각한 후에 상기 실리콘산화질화막 식각 공정은 별도로 수행하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성방법.
  5. 제 1 항에 있어서,
    상기 (d) 단계의 금속 배선층 식각공정은 Cl2/BCl3/N2 가스의 조합으로 이루어진 활성화된 플라즈마를 이용하는 것을 특징으로 하는 반도체 소자의 금속 배선층 형성방법.
KR1020040117086A 2004-12-30 2004-12-30 반도체 소자의 금속 배선층 형성방법 KR100604418B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040117086A KR100604418B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 금속 배선층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040117086A KR100604418B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 금속 배선층 형성방법

Publications (2)

Publication Number Publication Date
KR20060079320A KR20060079320A (ko) 2006-07-06
KR100604418B1 true KR100604418B1 (ko) 2006-07-25

Family

ID=37170971

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040117086A KR100604418B1 (ko) 2004-12-30 2004-12-30 반도체 소자의 금속 배선층 형성방법

Country Status (1)

Country Link
KR (1) KR100604418B1 (ko)

Also Published As

Publication number Publication date
KR20060079320A (ko) 2006-07-06

Similar Documents

Publication Publication Date Title
CN101355047B (zh) 在低介电常数介质层中形成通孔的方法
CN100561706C (zh) 双镶嵌结构的形成方法
KR100548515B1 (ko) 반도체 소자의 금속 배선의 형성 방법
KR19990071378A (ko) 콘택트 구조의 제조 방법
KR20080030292A (ko) 반도체 소자의 금속 배선 형성 방법
KR20020042017A (ko) 디플루오로메탄 가스를 사용하여 콘택 홀을 형성하는공정을 포함하는 반도체 제조 공정
KR100604418B1 (ko) 반도체 소자의 금속 배선층 형성방법
JP2004128074A (ja) 半導体装置の製造方法
US7148150B2 (en) Method of forming metal line layer in semiconductor device
KR101181271B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20060141776A1 (en) Method of manufacturing a semiconductor device
KR100773687B1 (ko) 반도체 소자의 금속 배선 형성방법
KR20090067596A (ko) 반도체 소자 제조 방법
KR100935188B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20000056181A (ko) 반도체 장치의 비아 및 그 제조 방법
KR100412145B1 (ko) 반도체 소자의 비아홀 형성방법
KR100223772B1 (ko) 반도체장치의 콘택홀 형성방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
KR100755133B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100596900B1 (ko) 반도체소자의 비아콘택 형성방법
KR100548564B1 (ko) 비트 라인 형성 방법
KR100596793B1 (ko) 반도체소자의 금속배선 형성방법
KR100763099B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR19990002278A (ko) 반도체소자의 배선형성방법
KR100431297B1 (ko) 반도체 소자의 비아홀 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130620

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160620

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170626

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180618

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 14