KR19990071378A - 콘택트 구조의 제조 방법 - Google Patents
콘택트 구조의 제조 방법 Download PDFInfo
- Publication number
- KR19990071378A KR19990071378A KR1019980033120A KR19980033120A KR19990071378A KR 19990071378 A KR19990071378 A KR 19990071378A KR 1019980033120 A KR1019980033120 A KR 1019980033120A KR 19980033120 A KR19980033120 A KR 19980033120A KR 19990071378 A KR19990071378 A KR 19990071378A
- Authority
- KR
- South Korea
- Prior art keywords
- wiring layer
- wiring
- layer
- conductor
- view
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 47
- 239000004020 conductor Substances 0.000 claims abstract description 68
- 230000003628 erosive effect Effects 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 40
- 229910052782 aluminium Inorganic materials 0.000 claims description 82
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 82
- 238000005530 etching Methods 0.000 claims description 47
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 45
- 229910052721 tungsten Inorganic materials 0.000 claims description 45
- 239000010937 tungsten Substances 0.000 claims description 45
- 238000007493 shaping process Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 abstract description 246
- 229910052751 metal Inorganic materials 0.000 abstract description 33
- 239000002184 metal Substances 0.000 abstract description 33
- 230000004888 barrier function Effects 0.000 abstract description 26
- 239000004065 semiconductor Substances 0.000 abstract description 23
- 239000011229 interlayer Substances 0.000 abstract description 20
- 239000007789 gas Substances 0.000 description 40
- 238000001312 dry etching Methods 0.000 description 20
- 239000000460 chlorine Substances 0.000 description 19
- 230000001681 protective effect Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- 238000004544 sputter deposition Methods 0.000 description 9
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 5
- 229910052801 chlorine Inorganic materials 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 239000003112 inhibitor Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- -1 BCl 3 Substances 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
보더리스(borderless) 구조의 배선에 있어서, 도전체와 배선의 접촉 부분의 침식을 방지하는 반도체 집적 회로 및 그 제조 방법을 얻는 것을 목적으로 한다.
배선 매립용 구멍이 설치된 층간 절연막(300)을 형성하고, 배선 매립용 구멍에 도전체(400)를 매립한다. 다음에, 층간 절연막(300) 상에 배선 매립용 구멍을 덮는 배선층(500)을 형성하고, 레지스트(540)를 마스크로 사용하여, 배선층(500)을 보더리스 구조로 만든다. 장벽 금속층(510)은 도전체(400)와 배선층(500)의 접촉면에서의 침식을 억제한다.
Description
본 발명은 반도체 집적 회로 및 그 제조 방법에 관한 것으로서, 특히 보더리스 구조의 배선에 관한 것이다.
최근, 반도체 집적 회로가 미세됨에 따라, 보더리스 구조의 배선이 채용되고 있다. 또, 본 명세서에서는 알루미늄 혹은 구리를 0.5 % 정도 포함하는 알루미늄 합금을 총칭하여 알루미늄이라고 한다. 보더리스 구조의 배선이란, 배선 매립용 구멍을 갖는 층간 절연막 상에 형성된 배선이 배선 매립용 구멍의 일부를 덮지 않는 상태로 배선 매립용 구멍 내의 도전체에 접촉하고 있는 구조를 말한다.
종래의 보더리스 구조의 배선의 제조에 대해 도 52 및 도 53을 이용하여 설명한다. 우선, 도 52에 도시한 구조를 얻는다. 도 52에서, 참조 부호 910은 소자 등이 형성된 반도체 기판 혹은 반도체 기판 상에 형성된 층간 절연막인 기초층, 920은 하층의 배선층, 930은 배선 매립용 구멍(931)이 설치된 층간 절연막, 941은 장벽 금속층, 942는 텅스텐 플러그, 952는 알루미늄 배선층, 953은 반사 방지층(ARC), 954는 레지스트이다. 층간 절연막(930)보다도 상측에 형성된 금속이 배선층(950)으로서 정의되고, 배선 매립용 구멍(931) 내의 금속을 도전체(940)라고 정의한다. 알루미늄 배선층(952)과 텅스텐 플러그(942)는 접촉하고 있다.
다음에, 레지스트(954)를 마스크로 사용하여, 배선층(950)을 에칭함으로써 보더리스 구조의 배선을 얻는다 (도 53).
그러나, 도전체(940)의 상부는 알루미늄 배선층(952)으로 이루어지므로, 에칭에 의해 알루미늄 배선층(952)과 텅스텐 플러그(942)의 접촉 부분이 노출된다. 그리고, 알루미늄 배선층(952)과 텅스텐 플러그(942)의 접촉 부분에 에천트가 진입함으로써 사이드 에칭이 발생하여, 알루미늄 배선층(952)과 텅스텐 플러그(942)의 접촉 부분에서 알루미늄 배선층(952)이 침식된다고 하는 문제점이 있음이 실험에 의해 밝혀졌다. 알루미늄 배선층(952)의 침식에 의해 생긴 간극(970)이 현저하면, 도전체(940)와 배선층(950)간에 간극(970)이 생겨 배선의 단선을 유발한다.
본 발명은 이러한 문제점을 해결하기 위한 것으로서, 보더리스 구조의 배선에 있어서, 도전체와 배선의 접촉 부분의 침식을 방지하는 반도체 집적 회로 및 그 제조 방법을 얻는 것을 목적으로 한다.
제1 발명에 따른 과제 해결 수단은 (a) 배선 매립용 구멍이 설치된 절연막을 형성하는 단계, (b) 상기 배선 매립용 구멍에 매립된 도전체를 형성하는 단계, (c) 상기 절연막 상에 상기 배선 매립용 구멍을 덮는 배선층을 형성하는 단계, 및 (d) 에칭을 이용하여, 상기 배선층이 상기 배선 매립용 구멍의 일부를 덮지 않도록 정형하는 단계를 구비하고, 상기 도전체와 상기 배선층의 접촉면에는 상기 배선층의 침식을 억제하기 위한 침식 억제체가 형성된다.
제2 발명에 따른 과제 해결 수단에 있어서, 상기 도전체는 텅스텐 플러그를 포함하고, 상기 배선층은 알루미늄 배선층을 포함한다.
도 1은 본 발명의 실시예 1에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 2는 본 발명의 실시예 1에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 3은 본 발명의 실시예 1에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 4는 본 발명의 실시예 1에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 5는 본 발명의 실시예 1에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 6은 본 발명의 실시예 1에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 7은 본 발명의 실시예 1에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 8은 본 발명의 실시예 1에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 9는 본 발명의 실시예 1에서의 콘택트 구조를 나타낸 단면도.
도 10은 본 발명의 실시예 2에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 11은 본 발명의 실시예 2에서의 콘택트 구조를 나타낸 단면도.
도 12는 본 발명의 실시예 3에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 13은 본 발명의 실시예 3에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 14는 본 발명의 실시예 3에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 15는 본 발명의 실시예 3에서의 콘택트 구조를 나타낸 단면도.
도 16은 본 발명의 실시예 4에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 17은 본 발명의 실시예 4에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 18은 본 발명의 실시예 4에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 19는 본 발명의 실시예 4에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 20은 본 발명의 실시예 4에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 21은 본 발명의 실시예 4에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 22는 본 발명의 실시예 4에서의 콘택트 구조를 나타낸 단면도.
도 23은 본 발명의 실시예 5에서의 콘택트 구조를 나타낸 단면도.
도 24는 본 발명의 실시예 5에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 25는 본 발명의 실시예 5에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 26은 본 발명의 실시예 5에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 27은 본 발명의 실시예 5에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 28은 본 발명의 실시예 5에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 29는 본 발명의 실시예 5에서의 콘택트 구조를 나타낸 단면도.
도 30은 본 발명의 실시예 5에서의 콘택트 구조를 나타낸 단면도.
도 31은 본 발명의 실시예 6에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 32는 본 발명의 실시예 6에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 33은 본 발명의 실시예 6에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 34는 본 발명의 실시예 6에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 35는 본 발명의 실시예 6에서의 콘택트 구조를 나타낸 단면도.
도 36은 본 발명의 실시예 7에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 37은 본 발명의 실시예 7에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 38은 본 발명의 실시예 7에서의 콘택트 구조를 나타낸 평면도.
도 39는 본 발명의 실시예 7에서의 콘택트 구조를 나타낸 단면도.
도 40은 본 발명의 실시예 8에서의 콘택트 구조를 나타낸 평면도.
도 41은 본 발명의 실시예 8에서의 콘택트 구조를 나타낸 단면도.
도 42는 본 발명의 실시예 9에서 사용하는 시료를 나타낸 단면도.
도 43은 본 발명의 실시예 9에서 사용하는 에칭 특성을 나타낸 그래프.
도 44는 본 발명의 실시예 9에서의 콘택트 구조를 나타낸 평면도.
도 45는 본 발명의 실시예 9에서의 콘택트 구조를 나타낸 단면도.
도 46은 본 발명의 실시예 10에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 47은 본 발명의 실시예 10에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 48은 본 발명의 실시예 10에서의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 49는 본 발명의 실시예 10에서의 콘택트 구조를 나타낸 평면도.
도 50은 본 발명의 실시예 10에서의 콘택트 구조를 나타낸 단면도.
도 51은 본 발명의 실시예 10에서 사용하는 에칭 특성을 나타낸 그래프.
도 52는 종래의 콘택트 구조의 제조 방법을 나타낸 단면도.
도 53은 종래의 콘택트 구조를 나타낸 단면도.
도 54는 종래의 콘택트 구조를 나타낸 평면도.
도 55는 종래의 콘택트 구조를 나타낸 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
300 : 층간 절연막
320 : 배선 매립용 구멍
400 : 도전체
500 : 배선층
520 : 알루미늄 배선층
500b : 더미 배선
(실시예 1)
본 발명의 실시예 1에서의 콘택트 구조의 제조 방법을 도 1 내지 도 9를 이용하여 설명한다.
도 1에 도시한 구조를 기초로 설명한다. 도 1에서, 참조 부호 100은 소자 등이 형성된 반도체 기판 혹은 반도체 기판 상에 형성된 층간 절연막인 기초층, 200은 기초층(100) 상에 형성된 하층 배선, 300은 플라즈마 CVD법에 의해 기초층(100) 및 하층 배선(200) 상에 성막된 TEOS(Tetra Etyle Orth Silicate) 등의 층간 절연막이다.
다음에, 주지의 기술을 이용하여, 도 1에 도시한 구조 상에 레지스트(310)를 형성하고, 하층 배선(200)의 상측에서 개구되도록 이것을 패터닝한다. 이 레지스트(310)를 마스크로 하는 C4F8, O2혼합 가스 플라즈마를 이용한 드라이 에칭에 의해, 하층 배선(200)이 노출된 바닥부를 갖는 콘택트홀 또는 비아홀(via hole)인 배선 매립용 구멍(320)을 층간 절연막(300)에 설치한다 (도 2).
다음에, 레지스트(310)를 제거한 후의 구조 상에, 하측이 Ti층, 상측이 TiN층으로 이루어지는 장벽 금속층(410)을 성막한다 (도 3). 또, Ti층 및 TiN층은 각각 막 두께가 예를 들면 20 ㎚ 및 70 ㎚이다.
다음에, 도 3에 도시한 구조 상에, 배선 매립용 구멍(320)이 충전되도록, 장벽 금속층(410)을 덮는 텅스텐층(420)을 성막한다 (도 4).
다음에, Ar, SF6혼합 가스 등의 F계 가스를 이용한 드라이 에칭에 의해 장벽 금속층(410)이 노출될 때까지 텅스텐층(420)의 표면을 제거하고, 계속해서, N2, Cl2혼합 가스 등의 Cl2계 가스를 이용한 드라이 에칭에 의해 층간 절연막(300)이 노출될 때까지 장벽 금속층(410)의 표면을 제거한다. 이에 의해, 배선 매립용 구멍(320) 내에만 장벽 금속층(410) 및 플러그 형태의 텅스텐층(420)을 남긴다 (도 5). 배선 매립용 구멍(320) 내의 금속을 도전체(400)라고 정의한다. 이 정의는 다른 실시예에서도 마찬가지이다.
다음에, 도 5에 도시한 구조 상에, 하측이 Ti층, 상측이 TiN층으로 이루어지는 장벽 금속층(510)을 성막한다 (도 6). 또, Ti층 및 TiN층은 각각 막 두께가 예를 들면 20 ㎚ 및 70 ㎚이다. 또한, 장벽 금속층(510)은 침식 억제체를 구성한다.
다음에, 도 6에 도시한 구조 상에, 알루미늄 배선층(520)을 예를 들면 400 ㎚가 되도록 스퍼터법에 의해 성막하고, 다음에 알루미늄 배선층(520) 상에 TiN인 반사 방지층(530)을 예를 들면 30 ㎚가 되도록 성막한다 (도 7). 층간 절연막(300) 상에 형성한 금속층을 배선층(500)이라고 정의한다. 이 정의는 다른 실시예에서도 마찬가지이다.
다음에, 주지의 기술을 이용하여, 도 7에 도시한 구조 상에 레지스트(540)를 형성하고, 그 단면이 도전체(400)의 상측에 위치하도록 패터닝한다 (도 8).
다음에, Cl2, BCl3, Ar, CHF3의 혼합 가스 (예를 들면 각각 70 sccm, 50 sccm, 40 sccm, 3 sccm)을 이용하여, 예를 들면 에칭 압력 1.3 Pa, 소스 파워 800 W, 바이어스 파워 140 W의 조건 하에서의 드라이 에칭에 의해 배선층(500)을 패터닝한다 (도 9). 드라이 에칭을 행할 때, 알루미늄 배선층(520)이 에칭되어 생긴 AlClx등의 생성물이 배선층(500)의 측벽에 부착되고, 그 결과 배선층(500)의 측벽에는 측벽 보호막(601)이 형성된다.
알루미늄 배선층(520)과 장벽 금속층(510)의 접촉 부분에 대해서는 침식이 진행되기 어렵다는 것이 이하의 실험에 의해 확인되고 있다. 웨이퍼 상에 장벽 금속층 및 알루미늄 함유층을 순서대로 전면에 형성한 시료와, 웨이퍼 상에 텅스텐층 및 알루미늄 함유층을 순서대로 전면에 형성한 시료를 준비하고, 이들 2 개의 시료에 대해, 동일 조건으로 에칭을 행하고, 이것을 SEM을 이용하여 관찰하였다. 그 결과, 텅스텐층과 알루미늄 함유층의 접촉 부분에 대해서는 침식이 생기지만, 장벽 금속층과 알루미늄 함유층의 접촉 부분에 대해서는 거의 침식이 생기지 않았다. 이 이유는, 텅스텐층과 알루미늄 함유층이 접촉하는 경우와 비교하여, 장벽 금속층과 알루미늄 함유층의 접촉 부분에서 측벽 보호막이 형성되기 쉽기 때문이라고 생각된다.
실시예 1에 따른 효과는 다음과 같다. 즉, 텅스텐층(420)과 알루미늄 배선층(520)이 접촉하지 않음으로써, 알루미늄 배선층(520)이 침식되는 것이 억제되고, 도전체(400)와 배선층(500)과의 단선을 방지할 수 있다.
(실시예 2)
본 발명의 실시예 2에서의 콘택트 구조의 제조 방법을 설명한다.
우선, 실시예 1과 마찬가지로, 도 5에 도시한 구조를 얻는다. 다음에, 도 5에 도시한 구조 상에 텅스텐층(511)을 성막한다 (도 10).
그 후, 실시예 1과 마찬가지로, 장벽 금속층(510), 알루미늄 배선층(520), 반사 방지층(530) 및 레지스트(540)를 형성한 후, 드라이 에칭에 의해 배선층(500)을 패터닝한다 (도 11). 드라이 에칭을 행할 때, 알루미늄 배선층(520)이 에칭되어 생긴 AlClx등의 생성물이 배선층(500)의 측벽에 부착되어, 그 결과 배선층(500)의 측벽에는 측벽 보호막(601)이 형성된다. 텅스텐층(511) 및 장벽 금속층(510)은 침식 억제체를 구성한다.
실시예 2에서의 효과는 실시예 1과 마찬가지이다.
(실시예 3)
본 발명의 실시예 3에서의 콘택트 구조의 제조 방법을 설명한다.
우선, 실시예 1과 마찬가지로 도 4에 도시한 구조를 얻는다. 다음에, Ar, SF6혼합 가스 등의 F계 가스를 이용한 드라이 에칭에 의해 텅스텐층(420)의 표면을 제거함으로써, 텅스텐층(420)을 최종적으로 형성되는 배선층(500)의 절반 정도의 막 두께 (예를 들면 약 200 ㎚)로 만든다 (도 12).
다음에, 도 12에 도시한 구조 상에, 알루미늄 배선층(520)을 스퍼터법에 의해 배선층(500)의 절반 정도 (예를 들면 약 200 ㎚)가 되도록 성막하고, 다음에 알루미늄 배선층(520) 상에 TiN인 반사 방지층(530)을 예를 들면 30 ㎚가 되도록 성막한다 (도 13).
다음에, 주지의 기술을 이용하여, 도 13에 도시한 구조 상에 레지스트(540)를 형성하여 패터닝한다 (도 14).
다음에, Cl2, BCl3, Ar, CHF3의 혼합 가스 (예를 들면 각각 70 sccm, 50 sccm, 40 sccm, 3 sccm)를 이용하여, 에칭 압력 1.3 Pa, 소스 파워 800 W, 바이어스 파워 140 W의 조건 하에서의 드라이 에칭에 의해 반사 방지층(530), 알루미늄 배선층(520)을 패터닝하고, 계속해서 BCl3, Cl2및 SF6등의 혼합 가스를 이용한 드라이 에칭에 의해 텅스텐층(420) 및 장벽 금속층(410)을 패터닝한다 (도 15). 배선층(500)에서의 텅스텐층(420)은 침식 억제체를 구성한다.
실시예 3에서의 효과는 다음과 같다. 즉, 알루미늄 배선층(520)과 텅스텐층(420)이 접촉하기 때문에, 배선층(500)의 측벽에 측벽 보호막(601)이 형성되기 어렵고, 알루미늄 배선층(520) 중 텅스텐층(420)과 접촉하는 부분이 침식되어 간극(701)이 생긴다. 그러나, 그 침식은 알루미늄 배선층(520)과 텅스텐층(420)의 계면 방향에서 알루미늄 배선층(520)으로만 진행되고 텅스텐층(420)은 에칭되지 않는다. 따라서, 텅스텐층(420)을 거쳐 도전체(400)와 배선층(500)이 도통되어 양자의 단선이 방지된다.
실시예 1 내지 3에서 설명한 바와 같이, 알루미늄 배선층(520)과 도전체(400)간에 형성되는 금속은 알루미늄 이외의 금속이면 좋다. 실시예 3에서는, 텅스텐층(420)을 퇴적함으로써, 배선 매립용 구멍(320) 내의 텅스텐을 매립하고, 알루미늄 배선층(520)과 도전체(400)간의 금속의 형성을 행할 수 있다.
(실시예 4)
본 발명의 실시예 4에서의 콘택트 구조의 제조 방법을 설명한다.
우선, 실시예 1과 마찬가지로 도 5에 도시한 구조를 얻는다. 다음에, 불산을 이용한 습식 에칭 또는 CHF3, CF4, Ar 혼합 가스 등의 F계 가스를 이용한 드라이 에칭에 의해 층간 절연막(300)의 표면을 제거한다. 이 에치백에 의해, 도전체(400)의 상면을 층간 절연막(300)의 상면보다 상측에 위치시킨다 (도 16). 또, 도전체(400)의 상면과 층간 절연막(300)의 상면의 L1은 에칭 시간의 설정에 의해 조절할 수 있다.
다음에, 도 16에 도시한 구조 상에, 알루미늄 배선층(520)을 스퍼터법에 의해 500 ㎚가 되도록 성막한다 (도 17). 스퍼터법을 이용하여 알루미늄 배선층(520)을 성막하면, L1에 따라서 알루미늄 배선층(520)의 주요면보다 상측으로 돌출한 돌출부(521)가 생긴다. 그래서, 도 17에 도시한 구조에 대해 열 처리를 실시함으로써, 알루미늄 배선층(520)의 상면의 돌출을 완만하게 한다 (도 18).
또, 알루미늄 배선층(520)을 성막할 때, 고온에서 행해지는 스퍼터법 (고온 스퍼터법)을 이용하면, 상기한 열 처리를 실시하지 않더라도, 도 18에 도시한 바와 같이 돌출부(521)의 생성을 회피할 수 있다. 이 경우, 웨이퍼 스테이지 (도시 생략)의 온도는 예를 들면 450℃ 이상으로 한다.
다음에, 실시예 1과 마찬가지로 하여, 도 18에 도시한 구조 상에 반사 방지층(530)을 성막한다 (도 19).
다음에, 실시예 1과 마찬가지로 하여, 도 19에 도시한 구조 상에 레지스트(540)를 형성하여 패터닝한다 (도 20).
다음에, 실시예 1과 마찬가지로, Cl2, BCl3의 가스 플라즈마를 이용한 드라이 에칭에 의해 배선층(500)을 패터닝한다 (도 21 및 도 22). 도 21은 드라이 에칭의 도중의 모습을 나타낸 것으로서, 도전체(400)의 상면이 노출된 시점을 나타낸다. 이 시점에서는, 도 21에 도시한 바와 같이, 알루미늄 배선층(520)의 일부가 층간 절연막(300)의 상면에 치수 L1의 생성물 공급원(522)으로서 남아 있다. 또한 에칭이 진행하면, 생성물 공급원(522)이 에칭되어 생긴 AlClX등의 생성물이 배선층(500)의 측벽에 부착되어, 그 결과 도 22에 도시한 바와 같이, 배선층(500)의 측벽에는 측벽 보호막(601)이 형성된다. 또, 도전체(400) 중 절연막(300)의 상면보다 돌출한 부분은 침식 억제체를 구성한다.
도 18에서, L2는 도전체(400)의 상면과 알루미늄 배선층(520)의 상면간의 거리, L3는 층간 절연막(300)의 상면과 알루미늄 배선층(520)의 상면간의 거리이다. 측벽 보호막(601)의 관계에서, L3는 예를 들면 L2의 약 2배로, L2와 비교하여 충분히 길게 하는 것이 바람직하다. L1이 250 ㎚, 상술한 열 처리가 400℃에서 2 분간 행해지는 경우, L3은 약 450 ㎚, L2는 약 200 ㎚로 되었다. L3가 L2와 비교하여 충분히 길면, 배선층(500)의 측벽의 전부를 충분한 두께로 덮는 측벽 보호막(601)의 형성이 가능해진다.
실시예 4에 따른 효과는 다음과 같다. 즉, 생성물 공급원(522)을 형성함으로써, 배선층(500)의 측벽 전부를 충분한 두께로 덮는 측벽 보호막(601)의 형성이 가능해지므로, 배선층(500)의 측벽이 침식되지 않고, 도전체(400)와 배선층(500)의 단선이 방지된다.
L3가 L2의 2배의 길이보다 짧아질수록, 배선층(500)의 측벽의 일부에서는 측벽 보호막(601)이 얇거나, 측벽 보호막(601)이 전혀 형성되지 않거나 한다. 여기서, 배선층(500)과 도전체(400)의 계면에 가까운 부분에 측벽 보호막(601)이 형성되지 않으면, 알루미늄 배선층(520) 중, 텅스텐층(420)과 접촉하는 부분이 침식되어, 간극(702)이 생긴다 (도 23). 그러나, 알루미늄 배선층(520)과 장벽 금속층(410)의 접촉 부분에 대해서는 실시예 1에서 설명한 바와 같이 침식이 진행되기 어렵다. 따라서, 가령 간극(702)이 생기더라도, 알루미늄 배선층(520)과 장벽 금속층(410)이 접촉하고 있으므로, 이 접촉 부분에 의해 배선층(500)과 도전체(400)의 전기적 도통이 확보된다. 또한, 도 16에서 설명한 에치백을 조절하여, 알루미늄 배선층(520)과 장벽 금속층(410)이 접촉하고 있는 면적을 넓게 하면, 알루미늄 배선층(520)과 장벽 금속층(410)의 접촉 부분의 저항을 작게 할 수 있다.
(실시예 5)
본 발명의 실시예 5에서의 콘택트 구조의 제조 방법을 설명한다.
우선, 실시예 5와 마찬가지로 도 4에 도시한 구조를 얻는다. 다음에, Ar, SF6혼합 가스 등의 F계 가스를 이용한 드라이 에칭에 의해 텅스텐층(420)의 표면을 제거함으로써, 장벽 금속층(410)을 노출시켜, 배선 매립용 구멍(320) 내에 남긴다 (도 24). L4는 배선 매립용 구멍(320) 내에 남겨진 텅스텐층(420)의 상면으로부터 층간 절연막(300)의 상면까지의 거리 (리세스량)이다.
다음에, 도 24에 도시한 구조 상에 알루미늄 배선층(520)을 스퍼터법에 의해 예를 들면 400 ㎚가 되도록 성막한다 (도 25). 스퍼터법을 이용하여 알루미늄 배선층(520)을 성막하면, L4에 따라서 알루미늄 배선층(520) 내에 간극(703)이 생긴다. 그래서, 도 25에 도시한 구조에 대해 열 처리를 실시함으로써, 간극(703)을 소실시켜서, 알루미늄 배선층(520)을 평탄하게 한다 (도 26). 또, 배선 매립용 구멍에 충전된 알루미늄 배선층(520)은 침식 억제체를 구성한다.
또, 알루미늄 배선층(520)을 성막할 때, 고온 스퍼터법을 이용하면, 상기한 열 처리를 실시하지 않더라도, 도 26에 도시한 구조가 얻어진다. 또한, 상기 열 처리의 온도 및 고온 스퍼터에서의 웨이퍼 스테이지 (도시 생략)의 온도는 예를 들면 450℃ 이상으로 한다.
다음에, 알루미늄 배선층(520) 상에 TiN인 반사 방지층(530)을 예를 들면 30 ㎚가 되도록 성막한다 (도 27).
다음에, 주지의 기술을 이용하여, 도 27에 도시한 구조 상에 레지스트(540)를 형성하여 패터닝한다 (도 28).
다음에, Cl2, BCl3혼합 가스 플라즈마를 이용한 드라이 에칭에 의해 배선층(500)을 패터닝한다 (도 29). 알루미늄 배선층(520)이 에칭되어 생긴 AlClX등의 생성물이 배선층(500)의 측벽에 부착되어, 배선층(500)의 측벽에는 측벽 보호막(601)이 형성된다.
도 29에 도시한 구조로부터 에칭이 더욱 진행됨으로써, 간극(704)이 생긴다 (도 30). 에칭이 진행함에 따라서, 간극(704)의 종횡비(aspect ratio)는 높아진다. 일반적으로, 종횡비가 높아지면, 간극(704)에서의 에칭율은 다른 부분과 비교하여 저하된다. 따라서, 종횡비가 높아짐에 따라, 간극(704)에서의 침식 속도는 저하된다. 따라서, 텅스텐층(420)과 알루미늄 배선층(520)의 접촉 부분이 쉽게 노출되지 않으므로, 텅스텐층(420)과 알루미늄 배선층(520)의 접촉 부분이 쉽게 침식되지 않는다. 따라서 알루미늄 배선층(520)과 텅스텐층(420)의 분리가 발생하지 않게 된다.
또한, 에칭에 의해 레지스트(540)로부터 이탈한 카본계의 피착물이 간극(704)에 공급되는 것에 의해, 간극(704)에서의 침식이 억제된다.
또한, 간극(704)에서의 에칭율의 지연은 RIE-Lag라고 하는데, 에칭의 조건을 RIE-Lag가 높아지는 조건 (예를 들면, 저가스 유량, 저압력, 고파워)으로 하면, 간극(704)에서의 침식은 억제된다.
또, 배선 매립용 구멍(320)에서의 층간 절연막(300)의 각을 스퍼터에 의한 에칭에 의해 라운딩하는 공정이 일반적으로 행해지지만, 그러한 공정을 행하지 않고 둠으로써 간극(704)의 종횡비가 저하되지 않기 때문에, 간극(704)에서의 침식이 억제된다.
이상과 같이, 에칭의 진행에 따른 종횡비의 증가, 카본계의 피착물의 공급, RIE-Lag가 높아지는 에칭의 조건, 층간 절연막(300)의 라운딩 공정을 생략함으로써, 도 28에 도시한 구조에 대해 국부적으로 과대한 에칭을 실시하더라도, 간극(704)에 대해서는 침식이 억제되기 때문에, 텅스텐층(420)이 노출하는 일은 없다. 따라서, 텅스텐층(420)과 알루미늄 배선층(520)의 접촉 부분의 침식이 발생하여, 텅스텐층(420)과 알루미늄 배선층(520)이 분리되는 일은 거의 없다. 또, L4는 200 ㎚ 이상이면 충분하다.
실시예 5에 따른 효과는 다음과 같다. 즉, 배선층(500)의 측벽에 대해서는 측벽 보호막(601)이 형성됨에 따라 침식이 방지되고, 배선 매립용 구멍(320) 내의 알루미늄 배선층(520)에 대해서는, 간극(704)이 생기더라도, 종횡비의 증가 등에 의해 간극(704)에서의 침식이 억제된다. 그 결과, 도전체(400)와 배선층(500)의 단선이 방지된다. 또한, 알루미늄 배선층(520)과 텅스텐층(420)이 접촉하고 있는 면적은 배선 매립용 구멍(320)의 면적(S5)과 거의 동일하기 때문에, 알루미늄 배선층(520)과 텅스텐층(420)의 접촉 부분에서의 전기 저항의 증가는 없다.
(실시예 6)
본 발명의 실시예 6에서의 콘택트 구조의 제조 방법을 설명한다.
우선, 실시예 5에서 설명한 도 27에 도시한 구조와 마찬가지의 구조를 얻는다 (도 31). 도 31에서는, 도전체(400)가 2 개 도시되고, 리세스량은 0이다.
다음에, 도 31에 도시한 구조에 대해, N2분위기, 400℃에서 30 분간 열처리를 실시한다. 이에 의해, 텅스텐층(420)과 알루미늄 배선층(520)의 계면에서, 자기 정합적으로 알루미늄과 텅스텐이 상호 확산된 확산 영역(550)이 형성된다 (도 32). 또, 확산 영역(55)은 침식 억제체를 구성한다.
다음에, 주지의 기술을 이용하여, 도 32에 도시한 구조 상에 레지스트(540)를 형성하여 패터닝한다 (도 33).
다음에, Cl2, BCl3의 혼합 가스 등의 염소계의 가스를 이용한 드라이 에칭에 의해 배선층(500)을 패터닝한다. 염소계의 가스를 이용한 드라이 에칭에서는, 에칭 속도가 느리기 때문에, 2 개의 배선층(500)간에는, 확산 영역(550)의 일부가 제거되지 않고 남는다 (도 34). 확산 영역(550)이 남으면, 2 개의 배선층(500)끼리는 확산 영역(550)을 통해 전기적으로 접속될 가능성이 커진다. Cl2, BCl3의 혼합 가스 등의 염소계의 가스를 이용한 드라이 에칭을 장시간 행함으로써 2 개의 배선층(500)간에 존재하는 확산 영역(550)을 제거할 수 있지만, 레지스트(540)의 막 두께가 감소하여, 치수 정밀도의 열화가 생긴다. 그래서, CHF3, CF4SF6, C4F8, CH2F2, C3F6또는 NF3등의 불소계 가스와 Cl2와 BCl3의 혼합 가스를 이용한 드라이 에칭에 의해 확산 영역(550)의 일부를 제거한다 (도 35).
실시예 6에 따른 효과는 다음과 같다. 즉, 텅스텐층(420)과 알루미늄 배선층(520)간에는 확산 영역(550)이 개재된다. 확산 영역(550)과 알루미늄 배선층(520)이 접촉하는 부근에는, 텅스텐층(420)과 알루미늄 배선층(520)이 접촉하고 있는 경우와 비교하여, 침식이 생기기 어렵다. 따라서, 도전체(400)와 배선층(500)의 단선을 방지할 수 있다.
(실시예 7)
우선, 종래의 방법을 도 54 및 도 55를 이용하여 설명한다. 도 54 및 도 55는 종래의 반도체 집적 회로를 나타내고, 도 54는 평면도, 도 55는 파단선 55-55에서의 단면도이다. 양 도면에서, L6 및 L7은 이웃하는 2 개의 배선층(500)간의 거리이며, L6은 L7보다 길다.
종래에서는, 도 54 및 도 55에 도시한 바와 같이, 반도체 집적 회로 상에 형성되어 있는 모든 도전체(400)에 대해 보더리스 구조를 채용하고 있었다. 모든 도전체(400)에 대해 보더리스 구조를 채용하도록 통일하면, 설계가 용이하기 때문이다.
그러나, L6는 L7보다 크기 때문에, 오목부(705)에서는, 오목부(706)와 비교하여 RIE-Lag가 낮다. 따라서, 가령 오목부(706)에서의 배선층(500)의 측벽이 침식되지 않더라도, 오목부(705)에서의 배선층(500)에서는 침식되고, 도전체(400)와 배선층(500)의 단선이 생기는 경우가 있다.
그래서, 실시예 7에서는, 도 36 내지 도 39에 도시한 바와 같이, 반도체 집적 회로를 제조한다. 우선, 실시예 5에서 설명한 도 27에 도시한 구조와 마찬가지의 구조를 얻는다 (도 36). 도 36에서는, 도전체(400)가 2 개 도시되고, 리세스량은 0이다.
다음에, 주지의 기술을 이용하여, 도 36에 도시한 구조 상에 레지스트(540)를 형성하여 패터닝한다 (도 37).
다음에, 실시예 5와 마찬가지로, Cl2, BCl3혼합 가스 플라즈마를 이용한 드라이 에칭에 의해 배선층(500)을 패터닝한다 (도 38 및 도 39). 도 38은 평면도, 도 39는 파단선 39-39에서의 단면도이다. 도 38 및 도 39에서, 오목부(706)에서 병행하는 2 개의 배선층(500) 중 어느 한 쪽이 침식 억제체를 구성한다.
또, L7은 예를 들면 0.8 ㎛로서, 반도체 집적 회로 상의 배선 간격 중 가장 짧고, 도 37에 도시한 구조에 대해 행한 에칭의 조건은 오목부(706)에서 침식이 생기지 않도록 설정한다.
도 54 및 도 55에 도시한 오목부(705)에서의 도전체(400)에 대해서는, 도 38 및 도 39에 도시한 바와 같이 레지스트(540)가 도전체(400)를 완전히 덮는 형상으로 함으로써, 도전체(400)를 배선층(500)에 의해 완전히 덮는다.
실시예 7에 따른 효과는 다음과 같다. 즉, 반도체 집적 회로 상의 배선 간격 중 가장 짧은 배선 간격에서 침식이 생기지 않도록 에칭의 조건을 설정하고, 이 보다 긴 배선 간격에서의 도전체(400)에 대해서는, 그 도전체(400)를 완전히 덮는 레지스트(540)를 형성한다. 이렇게 함으로써, 반도체 집적 회로 상의 모든 도전체(400)에서, 도전체(400)와 배선층(500)이 단선되는 것을 방지할 수 있다.
또한, L7과 비교하여 긴 배선 간격에서의 도전체(400)의 전부를 레지스트(540)에 의해 덮을 필요는 없지만, 적어도, 반도체 집적 회로 상의 가장 긴 배선 간격에서의 도전체(400)에 대해서는 레지스트(540)에 의해 덮도록 한다. 이와 같이 반도체 집적 회로 상의 가장 짧은 배선 간격에서의 도전체(400)에 대해서는 보더리스 구조로 하고, 적어도 반도체 집적 회로 상의 가장 긴 배선 간격에서의 도전체(400)에 대해서는 레지스트(540)에 의해 완전히 덮음으로써, 반도체 집적 회로의 미세화를 꾀하면서, 또한 배선의 신뢰성을 어느 정도 유지할 수 있다.
(실시예 8)
실시예 8은 실시예 7과 마찬가지의 사고 방식에 기초하는 제조 방법이다. 실시예 7에서는, 도 38 및 도 39에 도시한 바와 같이, 반도체 집적 회로 상의 가장 짧은 배선 간격과 비교하여, 긴 배선 간격에서의 도전체(400)에 대해서는, 해당 도전체(400)를 완전히 덮는 레지스트(540)를 형성하였다. 이에 반해, 실시예 8에서는, 도 40 (평면도) 및 도 41 (파단선 41-41에서의 단면도)에 도시한 바와 같이, 반도체 집적 회로 상의 가장 짧은 배선 간격과 비교하여, 긴 배선 간격에서의 도전체(400)에 대해서는, 더미 배선(500b)이 도전체(400)의 주변에 형성되는 레지스트(540)를 형성한다. 더미 배선(500b)을 형성함으로써, 더미 배선(500b)을 형성한 후의 배선 간격 (도 40에서의 L8)은 L7과 동일하게 할 수 있다. 또, 더미 배선(500b)은 침식 억제체를 구성한다.
실시예 8에 따른 효과는 다음과 같다. 즉, 더미 배선(500b)을 형성함으로써, 반도체 집적 회로 상의 모든 도전체(400)에서, 도전체(400)와 배선층(500)이 단선되는 것을 방지할 수 있다.
(실시예 9)
배선 간격이 커질수록, 배선층(500)의 단면은 현저한 테이퍼 형상이 된다. 도 42에 도시한 바와 같이, 기초층(100)에 일정한 L로 배열한 배선층(500)을 갖는 시료를 3 개 준비하여, 배선층(500)의 치수를 측정하였다. 또, 3 개의 시료는 각각 원하는 반도체 집적 회로를 얻기 위한 제조 공정을 이용하여 작성되고, L이 0.3 ㎛, 1.0 ㎛, 2.0 ㎛이며, 배선폭은 모두 0.3 ㎛이다. 도 42에 도시한 L9은 위에서 바라본 경우의 배선층(500)의 상면의 모서리와 하면의 모서리간의 거리이다. 도 43에 L과 L9의 관계를 도시한다. L이 0.3 ㎛인 시료에서는 L9이 0.015 ㎛, L이 1.0 ㎛인 시료에서는 L9이 0.06 ㎛, L이 2.0 ㎛인 시료에서는 L9이 0.125 ㎛로 되었다.
실시예 9에서는, 도 43에 도시한 바와 같은 L과 L9의 관계를 고려하여, 긴 배선폭에서의 도전체(400)에 대해서는 도전체(400)가 테이퍼 형상의 배선층(500)에 완전히 덮이도록 배치한다. 이 결과, 얻어지는 구조를 도 44 및 도 45에 도시한다. 도 44는 평면도, 도 45는 파단선 45-45에서의 단면도이다. 도 44 및 도 45에서, L10은 위에서 바라본 경우의 도전체(400)의 상면의 모서리와 배선층(500)의 상면간의 거리이다. 도 44 및 도 45에서는, L10이 0.1 ㎛ 이내, 배선 간격이 0.5 ㎛ 이내 또는 2.0 ㎛ 이상이라는 조건을 만족시키도록 배치하고 있다. L7이 0.5 ㎛ 이내, L6가 2.0 ㎛ 이상이다. 또한, 배선층(500)을 정형할 때의 조건은, 0.5 ㎛ 이하의 배선폭에 따른 배선층(500)에서 침식이 생기지 않도록 설정하고 있다.
이와 같이 배치함으로써, 오목부(706)에서의 배선층(500)에 대해서는 침식이 생기지 않는다. 오목부(705)에서의 배선층(500)에 대해서는, 도 43에 도시한 특성에 기초하여 L9이 L10보다 길어지므로, 도전체(400)가 해당 배선층(500)에 덮이고, 침식이 생기지 않는다.
또한, 배선 간격이 0.5 ㎛ 이하로 하는 것이 곤란한 경우에는, 실시예 8에서 설명한 더미 배선을 이용하면, 용이하게 배선 간격을 0.5 ㎛ 이하로 할 수 있다.
또한, 배선층(500)을 테이퍼 형상으로 하는 것이 가능한 배선층(500)의 에칭의 조건은 다음과 같다. 레지스트(540)로서, 엑시마 레지스트, i선 레지스트 또는 g선 레지스트 등의 어느 하나를 이용한다. 혹은, 레지스트(540)는 무기계의 막 (SiO2, SiON, Si3N4등)과 무기계의 막 (엑시마 레지스트, i선 레지스트, g선 레지스트 등)으로 이루어지는 다층 구조이어도 좋다. 또한, 레지스트(540)는 유기계의 반사 방지층과 엑시마 레지스트로 이루어지는 다층 구조이어도 좋다. 또한, 에칭 장치는 ICP형 에칭 장치, ECR형 에칭 장치, 평행 평판형 RIE 장치, MERIE 장치 등이어도 좋다. 에칭용 가스는 Cl2, BCl3, CHF3의 혼합 가스 등을 이용하면 좋다.
실시예 9에 따른 효과는 다음과 같다. 즉, 사이드 에칭이 생기지 않는 짧은 배선 간격과, 테이퍼 형상의 배선이 도전체(400)를 완전히 덮는 긴 배선 간격의 2 종류로 함으로써, 반도체 집적 회로 상의 모든 도전체(400)에서, 도전체(400)와 배선층(500)이 단선되는 것을 방지할 수 있다.
(실시예 10)
본 발명의 실시예 10에서의 콘택트 구조의 제조 방법을 설명한다.
우선, 실시예 5에서 설명한 도 27에 도시한 구조와 마찬가지의 구조를 얻는다 (도 46). 도 46은 도전체(400)가 3 개 도시되고, 리세스량은 0이다.
다음에, 주지의 기술을 이용하여, 도 46에 도시한 구조 상에 레지스트(540)를 형성하고 패터닝한다 (도 47). 또, 도 47에서, L6는 1.0 ㎛, L7은 0.4 ㎛ 이다.
다음에, 가스 압력 10 내지 100 mTorr, Cl2, BCl3의 혼합 가스 등의 염소계의 가스를 이용하여, 이 가스의 총 유량이 100 내지 300 sccm이라는 조건의 드라이 에칭에 의해 반사 방지층(530) 및 알루미늄 배선층(520)을 패터닝한다. 이 경우, 도 51의 곡선 Cl에 나타낸 바와 같이, 배선 간격이 0.4 ㎛인 오목부(706)는 오목부(705)와 비교하여 에칭 속도가 느리다. 따라서, 오목부(706)에서의 알루미늄 배선층(520)은 오목부(705)에서의 알루미늄 배선층(520)과 비교하여 두껍다 (도 48). 그래서, CHF3, CH2F2, CH3F6, C3F6, C4F8등의 프론계 가스를 반응실 내에 추가한다. 또, 이 프론계 가스의 총 유량은 상기 염소계의 가스의 총 유량의 10 % 이상 50 % 이하로 한다. 이 경우, 도 51의 곡선 C2에 나타낸 바와 같이, 배선 간격이 0.4 ㎛인 오목부(706)는 오목부(705)와 비교하여, 에칭 속도가 빨라진다. 따라서, 오목부(705) 및 오목부(706)에서의 배선층(500)은 어느 하나가 먼저 침식되지 않고, 알루미늄 배선층(520) 및 장벽 금속층(410)은 오목부(705) 및 오목부(706)에서 동시에 제거할 수 있다 (도 49 및 도 50). 또, 도 49는 평면도, 도 50은 파단선 50-50에서의 단면도이다. 또한, 도 49 및 도 50에서, 오목부(706)에서 병행하는 2 개의 배선층(500) 중 어느 한 쪽이 침식 억제체를 구성하며, 오목부(705)에서 병행하는 2 개의 배선층(500) 중 어느 한 쪽이 침식 억제체를 구성한다.
상기한 프론계 가스는 N2가스로 치환하여도 좋다. 피착용 가스로서 N2가스를 이용한 경우에는, 도 51의 곡선 C3으로 나타낸 바와 같이, 배선 간격이 0.4 ㎛인 오목부(706)는, 오목부(705)와 비교하여, 에칭의 속도가 빨라지지 않으므로, 오목부(705)에서 남아 있는 장벽 금속층(410) 및 알루미늄 배선층(520)이 완전히 제거된 후, 오목부(706)에서 남아 있는 장벽 금속층(410) 및 알루미늄 배선층(520)이 완전히 제거된다. 피착용 가스로서 N2가스를 이용한 경우에는, 알루미늄 배선층(520)이 에칭되어 생긴 AlClX등의 생성물이 배선층(500)의 측벽에 부착되어 형성되는 측벽 보호막이, 상술한 염소계 가스만의 경우나 염소계 가스 및 프론계 가스를 이용한 경우에 비해 강고하다. 따라서, 오목부(705)에서 남아 있는 장벽 금속층(410) 및 알루미늄 배선층(520)이 완전히 제거되고 나서 오목부(706)에서 남아 있는 장벽 금속층(410) 및 알루미늄 배선층(520)이 완전히 제거될 때까지는, 오목부(705)에서의 배선층(500)의 측벽은 사이드 에칭이 일어나려고 해도, 강고한 측벽 보호막 때문에 침식되지 않는다.
실시예 10에 따른 효과는 다음과 같다. 즉, 배선층(500)의 패터닝에서, 긴 배선 간격에서의 에칭 속도와 비교하여, 짧은 배선 간격에서 에칭이 빠르게 진행되는 에칭과, 느리게 진행되는 에칭으로 나누어 행함으로써, 긴 배선 간격에서의 제거와 짧은 배선 간격에서의 제거를 동시에 완료시킬 수 있기 때문에, 배선층(500)의 측벽이 침식되는 것을 방지할 수 있다.
또한, N2가스를 이용한 에칭을 이용하면, 긴 배선 간격에서의 제거는 짧은 배선 간격에서의 제거보다 빠르게 완료하지만, 짧은 배선 간격에서의 제거가 완료할 때까지, 배선층(500)의 측벽은 강고한 측벽 보호막이 형성되어 있기 때문에, 배선층(500)의 측벽은 침식되지 않는다.
제1 발명에 의하면, 에칭을 이용하여 배선 매립용 구멍의 일부가 덮여 있지 않은 상태에서 상기 도전체에 접촉하는, 소위 보더리스 구조의 배선 구조로 할 때, 상기 도전체와 상기 배선층의 접촉면이 노출되고, 상기 도전체와 상기 배선층의 접촉면이 배선 매립용 구멍과 비교하여 작아지므로, 이 계면이 침식됨으로써, 도전체와 배선층이 단선되기 쉽다. 그래서, 에칭에 의한 침식을 억제하기 위한 침식 억제체를 형성함으로써, 상기 도전체와 상기 배선층의 계면이 침식되는 것을 억제할 수 있어, 도전체와 배선층의 단선을 방지할 수 있다.
제2 발명에 의하면, 텅스텐 플러그와 알루미늄 배선층이 접촉하는 경우, 침식이 발생하기 쉽기 때문에, 도전체로서 텅스텐 플러그를 포함하고, 상기 배선층으로서 알루미늄 배선층이 채용되어 있는 경우에 특히 효과가 있다.
Claims (2)
- (a) 배선 매립용 구멍이 설치된 절연막을 형성하는 단계,(b) 상기 배선 매립용 구멍에 매립된 도전체를 형성하는 단계,(c) 상기 절연막 상에 상기 배선 매립용 구멍을 덮는 배선층을 형성하는 단계, 및(d) 에칭을 이용하여, 상기 배선층이 상기 배선 매립용 구멍의 일부를 덮지 않도록 정형하는 단계을 구비하고,상기 도전체와 상기 배선층의 접촉면에는 상기 배선층의 침식을 억제하기 위한 침식 억제체가 형성되는 콘택트 구조의 제조 방법.
- 제1항에 있어서, 상기 도전체는 텅스텐 플러그를 포함하고,상기 배선층은 알루미늄 배선층을 포함하는 콘택트 구조의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10032925A JPH11233628A (ja) | 1998-02-16 | 1998-02-16 | コンタクト構造の製造方法 |
| JP98-032925 | 1998-02-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990071378A true KR19990071378A (ko) | 1999-09-27 |
| KR100294838B1 KR100294838B1 (ko) | 2001-10-19 |
Family
ID=12372495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980033120A KR100294838B1 (ko) | 1998-02-16 | 1998-08-14 | 콘택트구조의제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6156639A (ko) |
| JP (1) | JPH11233628A (ko) |
| KR (1) | KR100294838B1 (ko) |
| DE (1) | DE19840988A1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333353B1 (ko) * | 2000-02-21 | 2002-04-18 | 박종섭 | 반도체장치의 콘택홀 및 그 형성방법 |
| KR20040039778A (ko) * | 2002-11-04 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19855924B4 (de) * | 1998-11-19 | 2006-02-16 | Mosel Vitelic Inc. | Herstellungsverfahren für eine Verbindung |
| JP3652145B2 (ja) * | 1998-11-17 | 2005-05-25 | 茂徳科技股▲フン▼有限公司 | プラグの腐蝕を防止する内部配線の製造方法 |
| US6682999B1 (en) * | 1999-10-22 | 2004-01-27 | Agere Systems Inc. | Semiconductor device having multilevel interconnections and method of manufacture thereof |
| JP2001127174A (ja) | 1999-10-25 | 2001-05-11 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002009149A (ja) * | 2000-06-20 | 2002-01-11 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2002134477A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法 |
| JP2002324797A (ja) * | 2001-04-24 | 2002-11-08 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| US7776739B2 (en) * | 2005-09-09 | 2010-08-17 | Analog Devices, Inc. | Semiconductor device interconnection contact and fabrication method |
| US7829363B2 (en) * | 2006-05-22 | 2010-11-09 | Cardiomems, Inc. | Method and apparatus for microjoining dissimilar materials |
| KR101275025B1 (ko) * | 2007-07-12 | 2013-06-14 | 삼성전자주식회사 | 반도체 소자용 배선 구조물 및 이의 형성방법 |
| US8258578B2 (en) * | 2009-08-31 | 2012-09-04 | Advanced Micro Devices, Inc. | Handshake structure for improving layout density |
| US9922876B1 (en) * | 2017-01-24 | 2018-03-20 | Macronix International Co., Ltd. | Interconnect structure and fabricating method thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0737979A (ja) * | 1993-07-19 | 1995-02-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JPH0750298A (ja) * | 1993-08-04 | 1995-02-21 | Fujitsu Ltd | 半導体装置の製造方法 |
| DE69527344T2 (de) * | 1994-12-29 | 2003-02-27 | St Microelectronics Inc | Verfahren zur Herstellung einer Halbleiterverbindungsstruktur |
| JPH09172017A (ja) * | 1995-10-18 | 1997-06-30 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPH09232430A (ja) * | 1996-02-20 | 1997-09-05 | Sony Corp | 半導体デバイスの配線形成方法及び配線構造 |
-
1998
- 1998-02-16 JP JP10032925A patent/JPH11233628A/ja active Pending
- 1998-07-16 US US09/116,340 patent/US6156639A/en not_active Expired - Fee Related
- 1998-08-14 KR KR1019980033120A patent/KR100294838B1/ko not_active IP Right Cessation
- 1998-09-08 DE DE19840988A patent/DE19840988A1/de not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100333353B1 (ko) * | 2000-02-21 | 2002-04-18 | 박종섭 | 반도체장치의 콘택홀 및 그 형성방법 |
| KR20040039778A (ko) * | 2002-11-04 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6156639A (en) | 2000-12-05 |
| KR100294838B1 (ko) | 2001-10-19 |
| DE19840988A1 (de) | 1999-08-26 |
| JPH11233628A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294838B1 (ko) | 콘택트구조의제조방법 | |
| US7615494B2 (en) | Method for fabricating semiconductor device including plug | |
| KR20000076337A (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| KR100548515B1 (ko) | 반도체 소자의 금속 배선의 형성 방법 | |
| KR100493993B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR100315039B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100906642B1 (ko) | 반도체 소자의 게이트전극 제조방법 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100245306B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100396697B1 (ko) | 반도체 소자의 제조방법 | |
| KR100831572B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100548564B1 (ko) | 비트 라인 형성 방법 | |
| KR20080038845A (ko) | 반도체 소자의 제조방법 | |
| KR100641484B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR20060115141A (ko) | 반도체 소자의 콘택홀 형성 방법 | |
| JP2003197737A (ja) | 半導体装置の製造方法 | |
| KR20050002001A (ko) | 측벽 슬로프를 방지할 수 있는 반도체 소자의 콘택홀형성방법 | |
| KR20020061061A (ko) | 반도체 장치의 배선 제조 방법 | |
| KR20040004909A (ko) | 반도체 장치의 배선 형성 방법 | |
| KR20090097426A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR20000015639A (ko) | 다층배선 형성 방법 | |
| JPH08316310A (ja) | 半導体装置の製造方法 | |
| KR19980055903A (ko) | 반도체 소자의 비아홀 형성 방법 | |
| KR20030008989A (ko) | 반도체장치의 비아 및 그의 형성방법 | |
| KR20020054710A (ko) | 반도체 소자의 다층 배선 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20040331 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |