KR20000076337A - 개선된 전도층 엣칭방법 및 장치 - Google Patents
개선된 전도층 엣칭방법 및 장치 Download PDFInfo
- Publication number
- KR20000076337A KR20000076337A KR1019997008438A KR19997008438A KR20000076337A KR 20000076337 A KR20000076337 A KR 20000076337A KR 1019997008438 A KR1019997008438 A KR 1019997008438A KR 19997008438 A KR19997008438 A KR 19997008438A KR 20000076337 A KR20000076337 A KR 20000076337A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- conductive
- layer
- path
- conductive layer
- Prior art date
Links
- 238000005530 etching Methods 0.000 title claims abstract description 172
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 238000012545 processing Methods 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims description 38
- 238000009616 inductively coupled plasma Methods 0.000 claims description 29
- 239000000460 chlorine Substances 0.000 claims description 22
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 11
- 229910052731 fluorine Inorganic materials 0.000 claims description 11
- 239000011737 fluorine Substances 0.000 claims description 11
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims description 9
- 229910052801 chlorine Inorganic materials 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 166
- 239000000463 material Substances 0.000 description 41
- 239000007789 gas Substances 0.000 description 29
- 229920002120 photoresistant polymer Polymers 0.000 description 23
- 239000012790 adhesive layer Substances 0.000 description 21
- 235000012431 wafers Nutrition 0.000 description 20
- 239000001307 helium Substances 0.000 description 15
- 229910052734 helium Inorganic materials 0.000 description 15
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 238000001816 cooling Methods 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 230000001965 increasing effect Effects 0.000 description 10
- 238000001020 plasma etching Methods 0.000 description 10
- 238000000710 polymer precipitation Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 230000002708 enhancing effect Effects 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- 239000006117 anti-reflective coating Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229930195733 hydrocarbon Natural products 0.000 description 2
- 150000002430 hydrocarbons Chemical class 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000005389 semiconductor device fabrication Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 229910017758 Cu-Si Inorganic materials 0.000 description 1
- 229910017931 Cu—Si Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000013626 chemical specie Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000567 combustion gas Substances 0.000 description 1
- 238000009833 condensation Methods 0.000 description 1
- 230000005494 condensation Effects 0.000 description 1
- 239000000112 cooling gas Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
본 발명은 기판 처리 챔버에서 반도체 기판위에 배치된 전도층을 엣칭시켜 전도성 부위를 형성하는 방법으로서, 제 1 엣칭 조건을 사용하여 전도층을 적어도 부분적으로 엣칭시켜 전도성 부위의 상부를 형성하고, 제 1 엣칭 조건과 다른 제 2 엣칭 조건을 써서 전도층의 나머지 부위를 적어도 부분적으로 엣칭시켜 전도성 부위의 하부를 형성하는 단계를 포함한다. 하부는 상부 아래에 배치된다. 제 2 엣칭 조건은 전도성 부위의 하부에 경사진 엣칭 푸트를 생성하도록 구성된다.
Description
본 발명은 반도체 디바이스 제조에 관계한다. 특히, 본 발명은 반도체 디바이스 제조동안 층스택의 전도층을 엣칭하는 장치 및 방법에 관계한다.
반도체 집적회로(IC) 또는 평면 디스플레이와 같은 반도체 디바이스 제조시 트랜지스터 소자와 같은 디바이스는 실리콘 웨이퍼나 유리 패널과 같은 기판상에 보통 형성된다. 이후에 기판위에 배치된 금속화층으로 부터 엣칭된 금속라인일 수 있는 전도성 상호연결 라인이 사용되어서 디바이스들을 서로 연결시켜 필요한 회로를 형성한다. 금속화층은 알루미늄이나 구리 또는 실리콘을 포함할 수 있는 알루미늄 합금을 포함한다.
일부 회로의 경우에 상호연결 조건을 충족시키기 위해 다중 전도층이 필요할 수 있다. 이러한 전도층은 층간 산화물과 같은 절연층에 의해 서로 분리된다. 두 개의 상이한 전도층에서 두 개의 전도성 라인간에 전기적 연결이 필요할 경우에 전도성 플러그가 사용되어서 중간 절연 유전층을 통해 두 개의 전도성 라인간에 전기적 경로를 제공한다.
도 1 은 전형적인 반도체 디바이스의 제조동안 형성될 수 있는 층들이 나타나는 층스택(10)의 단면도를 보여준다. 도 1에서 도시된 층들은 예시적인 것이며 도시된 층 상, 하 또는 사이에 다른 추가층이 존재할 수 있다. 게다가, 도시된 모든 층이 반드시 존재할 필요는 없으며 당해분야의 숙련자가 가진 지식을 사용하여 모든 층이 다른 상이한 층으로 치환될 수 있다.
층스택(10)의 하부에 실리콘웨이퍼나 유리패널과 같은 기판(100)이 도시된다. 기판(100)위에 제 1 전도층(102)이 형성된다. 전통적인 포토레지스트 공정을 사용하여 필요에 따라 전도층(102)이 패턴화된 이후에 SiO2를 포함하는 절연층(104)이 전도층(102)위에 형성된다.
전통적인 엣칭공정을 사용하여 절연층(104)내에 경로(112)가 형성된다. 경로(112)내에 전도성 플러그(114)가 형성되어서 전도층(102)과 후속으로 배치된 전도층(106)의 선택된 전도성 라인이 전기적 연결을 시키게 한다. 공지된 바와 같이 전도성 플러그(114)는 텅스텐 또는 그 합금으로 구성될 수 있다. 텅스텐이 전도성 플러그 재료로서 사용될 때 접착층(116)(도 1 의 경로(112) 내부를 연결하는 환형링 형태)이 종종 사용되어서 제조공정내내 그리고 사용중 전도성 플러그(114)를 더 굳건하게 절연층(104)내 경로(112)의 벽에 부착시킨다.
이후에 절연층(104)위에 전도층(106)이 형성될 수 있다. 전도층(106)은 Ti, TiW, TiN 또는 기타 적당한 장벽재료로 구성된 장벽층(108)을 포함할 수 있다. 부수적인 장벽층(108)은 절연층(104)과 후속으로 배치되는 상호연결층(110) 사이에 배치될 수 있다. 장벽층(108)은 절연층(104)으로 부터 상호연결층(110)으로 실리콘 원자의 확산을 방지하는 기능을 한다. 유사하게 전도층(102)과 절연층(104) 사이에 또다른 장벽층이 제공될 수도 있다. 상호연결층(110)은 Al-Cu, Al-Si, 또는 Al-Cu-Si 와 같은 공지 알루미늄 합금중 하나나 구리 또는 알루미늄으로 구성된다.
경로(112)내에서 접착층(116)은 장벽층(108)에 사용된 재료와 동일 또는 유사한 재료, 예컨대 Ti, TiW, TiN 또는 기타 적합한 접착재료를 포함할 수 있다. 층스택(10)의 층과 특징은 당해분야의 숙련자에게 쉽게 인식될 수 있으며 공지된 증착 및 엣칭 방법, 예컨대 화학 증착(CVD), 플라즈마-증진 화학증착(PECVD), 스퍼터링과 같은 물리증착(PVD), 습식 엣칭 또는 플라즈마 증진 엣칭에 의해 형성될 수 있다.
전도층(106)에 필요한 라인 패턴을 엣칭하기 위해서 오버레이 포토레지스트(PR)층(118)이 블랑켓-증착된 전도층(106) 상부에 형성된다. 이후에 전통적인 포토레지스트 기술을 써서 포토레지스트층(118)이 패턴화되면 언더레이 전도층(106)을 쉽게 엣칭할 수 있다. 예컨대, 이러한 포토레지스트 기술의 한가지는 포토레지스트 재료를 접촉 또는 스테퍼 리소그래피 시스템에서 노출시켜 포토레지스트층(118)을 패턴화시키고 포토레지스트 재료를 전개시켜 후속 엣칭을 용이하게 할 마스크를 형성하는 것이다. 적절한 엣칭제를 사용하여 마스크에 의해 보호되지 않은 전도층 영역이 엣칭 제거되고 전도성 상호연결라인 또는 특징이 뒤에 남는다.
회로 밀도를 증가시키기 위해서 최신 반도체 디바이스는 점점 좁아진 디자인 규칙에 따라 축소된다. 결과적으로 특징크기, 즉 전도성 상호연결 라인의 폭이나 인접한 전도성 라인간의 간격(트랜치)이 꾸준하게 감소되어왔다. 예컨대 약 0.8㎛의 라인폭은 4메가비트(Mb) 다이나믹 랜덤 액세스 메모리(DRAM) IC에서 허용가능하지만 256Mb DRAM IC는 0.25㎛ 이하만큼 가는 상호연결라인을 사용한다.
특징 크기가 축소됨에 따라 전도층(106)과 같은 위에 놓인 전도층내 엣칭된 전도성 특징을 경로(112)와 정렬시켜 만족스러운 전기적 연결을 시키기가 점점 어려워진다. 예컨대 제조공정에서 오차는 전도층(106)으로 부터 엣칭된 전도성 라인이 경로(112)에 대해 약간 잘못 정렬되게 하여서 전도층(106)으로 부터 필요한 전도성 라인을 엣칭하는데 사용되는 엣칭 공정에 접착층(116)의 일부를 노출시킨다.
상기 사항을 보여주기 위해서 도 2 는 전도층(106)이 전통적인 엣칭 공정에 따라 엣칭된 후 도 1 의 층스택(10)을 보여준다. 도 2 에서 특징(202)은 전도층(106)으로 부터 엣칭되고 페이지에 수직방향으로(즉, 페이지 속으로) 배치된 전도성 라인을 나타낼 수 있다. 특징(206)은 전도층(202)으로 부터 엣칭되고 특징(202)에 대해 수직방향으로, 즉 특징의 좌에서 우로 배치된 전도성 라인을 나타낼 수 있다.
도 2 에서, 전도성 라인(202)은 경로(112) 중심에 대해 수평으로 배치되므로 (제조공정에서 공차 때문) 접착층(116)의 좌측부위를 전도층(106)을 통해 엣칭하여 전도성 라인(202)을 형성하는데 사용되는 엣칭공정에 노출시킨다. 접착층(116)은 대체로 장벽층(108)에 사용된 유사한 재료를 포함하므로 전도층(106)을 통해 엣칭하는데 사용된 엣칭제와 반응할 수 있다. 따라서 접착층(116)의 일부가 엣칭되어서 플러그(114)와 절연층(104)내 경로(112)의 벽간에 접착을 감소시킨다.
어떤 경우에는 예컨대, 전도층 오버엣칭 단계에서 접착층(116)의 일부를 전도층 엣칭 공정에 과도하게 노출시키면 엣칭제 재료의 일부가 손상된 접착층을 따라 아래에 놓인 전도층(102)으로 스며들 수 있다. 결과적으로 아래에 놓인 전도층 라인(206)의 일부가 전도층 엣칭제 재료에 노출되어 엣칭 제거될 수 있다. 아래에 놓인 전도층(102)내 전도성 라인(206)의 손상부위는 도 2 에서 손상부위(204)로서 도시된다. 아래에 놓인 전도성 라인(206)의 전도성 재료가 충분한 양으로 손상되면 전류 적용 전 또는 후에 원치 않은 개방회로가 생길 수 있다. 이렇게 의도하지 않은 접착층(116)과 전도층(102)의 엣칭은 회로 신뢰성 및 수율을 감소시킬 수 있으므로 바람직하지 않다.
이에 비추어서 위에 놓인 전도층에서 전도성 라인을 엣칭하는 동안 경로내 접착층이나 아래에 놓인 전도성 라인의 손상을 최소화시키는 개선된 기술이 필요하다.
발명의 요약
본 발명은 한 구체예에서 반도체 기판위에 배치된 전도층을 통해 엣칭함으로써 기판가공챔버에서 전도성 특징을 형성시키는 방법에 관계한다. 이 방법은 제 1 엣칭 물질을 사용하여 전도층을 통해 적어도 부분적으로 에칭시켜서 전도성 특징의 상부를 형성하는 단계를 포함한다. 또한 이 방법은 제 1 엣칭 물질과 상이한 제 2 엣칭 물질을 사용하여 전도층의 나머지 두께를 적어도 부분적으로 엣칭시켜 전도성 특징의 하부를 형성하는 단계를 포함한다. 하부는 상부 아래에 배치된다. 제 2 엣칭 물질은 전도성 특징의 하부에 경사진 엣칭 푸트(foot)를 생성하도록 구성된다.
또다른 구체예에서 본 발명은 반도체기판상에 형성된 성분을 갖는 집적회로에 관계한다. 집적회로는 반도체 기판위에 배치된 제 1 전도층으로 부터 엣칭된 제 1 전도성 특징과 제 1 전도성 특징위에 배치된 절연층을 포함한다. 절연층은 속에 경로를 가진다.
집적회로는 경로에 배치된 전도성 플러그를 더욱 포함한다. 전도성 플러그는 제 1 전도성 특징에 전기적으로 연결된다. 또한 경로위에 배치된 제 2 전도성 특징이 포함된다. 전도성 특징은 절연층 위에 배치된 제 2 전도층으로 부터 엣칭된다. 전도성 특징은 경로에 배치된 전도성 플러그와 전기적으로 연결되며 제 1 엣칭 프로파일 및 제 1 폭을 갖는 상부와 상부 아래에 배치된 하부를 포함한다. 하부는 제 1 폭보다 넓은 제 2 폭과 제 1 엣칭 프로파일과 다른 제 2 엣칭 프로파일을 갖는다.
또다른 구체예에서, 본 발명은 플라즈마 가공실에서 위에 놓인 전도층으로 부터 전도성 특징을 형성하는 동안에 아래에 놓인 전도성 특징의 손상을 방지하는 방법에 관계한다. 위에 놓인 전도층은 경로에 배치된 전도성 플러그를 갖는 절연층에 의해 아래에 놓인 전도성 특징으로 부터 분리된다. 전도성 플러그는 절연층을 통해 위에 놓인 전도성 특징과 아래에 놓인 전도층을 연결한다.
이 방법은 제 1 엣칭 물질을 사용하여 위에 놓인 전도층을 적어도 부분적으로 엣칭하여 상부를 형성시키는 단계를 포함한다. 상부는 제 1 폭을 가진다. 이 방법은 또한 제 1 엣칭 물질과 다른 제 2 엣칭 물질을 사용하여 위에 놓인 전도층의 나머지 두께를 적어도 부분적으로 엣칭하여 위에 놓인 전도성 특징의 하부를 형성하는 단계를 포함한다. 하부는 제 1 폭 및 경로의 직경보다 큰 제 2 폭을 가진다.
도 1 은 전형적인 반도체 디바이스 제조동안 형성될 수 있는 층들을 나타내는 층스택의 단면도이다.
도 2 는 전통적인 엣칭공정에 따라 전도층이 형성된 이후의 도 1 층스택을 보여준다.
도 3 은 본 발명의 엣칭 기술에 사용하기 적합한 엣칭 반응기를 나타내는 TCP 9600 SE 플라즈마 반응기의 개략도이다.
도 4 는 본 발명의 엣칭 기술에 따라 형성된 경사진 각 푸트를 포함하는 전도성 특징을 보여준다.
도 5 는 본 발명의 경사진 푸트 형성을 위한 엣칭 기술을 보여준다.
도 6 은 벌크 엣칭 단계후 남아있는 전도층 부위가 두 개의 별도의 엣칭단계에서 엣칭됨을 보여주는 구체예이다.
도 7 은 벌크엣칭단계후 남아있는 전도층 부위가 3개의 별도의 엣칭단계에서 엣칭됨을 보여주는 구체예이다.
* 부호설명
10 ... 층스택 100 ... 기판
102 ... 전도층 104 ... 절연층
106 ... 전도층 108 ... 장벽층
110 ... 상호연결층 112 ... 경로
114 ... 플러그 116 ... 접착층
118 ... 포토레지스트 부위 202 ... 전도성 부위
204 ... 손상 부위 206 ... 전도성 부위
300 ... 반응기 302 ... 플라즈마 가공실
303 ... 전극 304 ... 샤워 헤드
305 ... RF 발생기 310 ... 척
320 ... RF 발생기 350 ... 기판
352 ... 집적회로칩 402 ... 전도성 부위
404(a),404(b) ... 경사진 부위 406 ... 상부
408 ... 하부
본 발명의 한 측면에 따르면 수율 감소문제는 전도층을 적어도 2단계로 엣칭함으로써 완화된다. 제 1 전도층 엣칭단계에서 벌크 엣칭 물질을 써서 전도층이 높은 엣칭속도로 엣칭되어 웨이퍼 생산률이 높고 이방성 엣칭효과를 준다. 제 2 전도층 엣칭 단계에서 전도층의 나머지 두께가 결과의 전도성 부위에 경사진 엣칭 푸트를 형성시키는 엣칭 물질을 써서 엣칭된다.
전도층의 이방성 엣칭 부위(벌크엣칭단계, 즉 제 1 엣칭단계동안 형성된)보다 큰 경사진 엣칭푸트는 제조공정시 허용오차로 인하여 엣칭된 전도성 부위가 경로(via)에 대해 잘못 정렬된 경우에 경로내 공격받기 쉬운 접착층을 효과적으로 감쌀 수 있다. 이러한 방식으로 본 발명은 더 넓은 포토레지스트 마스크 부위를 지정함으로 인해 벌크 엣칭단계동안 엣칭될 더 두꺼운 전도성 부위를 요구하지 않고도 아래에 놓인 경로 접착층 또는 아래에 놓인 전도층내 부위를 더 잘 보호할 수 있다.
본 발명의 전도층 엣칭기술은 건식 엣칭, 플라즈마 엣칭, 반응성 이온 엣칭(RIE), 자기적으로 증진된 반응성 이온 엣칭(MERIE), 전자 사이클로트론 공명(ECR)장치를 포함한 공지의 플라즈마 가공장치에서 수행될 수 있다. 건식 엣칭을 위한 플라즈마 가공실에서 웨이퍼는 플라즈마로 처리된다. 챔버는 공정 엣칭제 소스가스를 챔버내부에 공급하는 입력포트를 포함한다. 적당한 RF 에너지원이 챔버와 조합된 전극에 적용되어서 엣칭제 소스가스로 부터 플라즈마를 유도한다. 공지된 바와 같이 플라즈마를 유지하기 위해서 에너지는 유도식 또는 정전용량식 결합될 수 있다. 그러면 엣칭제 소스 가스로 부터 층스택과 반응하여 웨이퍼의 플라즈마 접촉지역에서 층스택을 엣칭제거하는 화학종이 형성된다. 이후에 휘발성일 수 있는 부산물이 출구포트를 통해 방출된다.
플라즈마 엣칭은 웨이퍼 가공동안 양극 또는 접지 전극상에 웨이퍼가 위치되는 상황에 관계된다. 다른 한편으로는 반응성 이온 엣칭(RIE)은 가공동안 웨이퍼가 음극 또는 전력을 받는 전극에 위치되는 상황에 관계된다. 자기적으로 증진된 반응성 이온 엣칭(MERIE)은 RIE 반응기의 변형으로서, 반응기벽 표면에 활성 전자의 손실을 감소시키도록 자기장이 적용된다. 어떤 조건하에서 MERIE 반응기는 전극으로 부터 플라즈마내 전자로 에너지 전달효율을 증가시킬 수 있다.
본 발명은 위에서 언급된 반응기와 다른 적당한 플라즈마 처리 반응기에서 실시될 수 있다. 플라즈마로의 에너지 전달이 정전용량식 결합된 병렬 전극판, ECR 마이크로파 플라즈마원, 또는 헬리콘, 헬리칼 공명기 및 변압기 결합 플라즈마(평면형이든 또는 아니든)와 같은 유도 결합된 RF원을 통해서 이루어질 수 있다. ECR 및 TCP(변압기 결합 플라즈마) 처리 시스템은 쉽게 구매할 수 있다. 예컨대 TCP는 Lam Research Corporation (Fremont, California)로 부터 구매할 수 있다.
선호되는 구체예에서 본 발명은 Lam Research Corporation 으로 부터 구매가능한 TCP 9600 SE 플라즈마 반응기에서 사용된다. 도 3 은 기판(350)과 기판이 본 발명의 엣칭방법을 써서 엣칭되고 전통적인 후-엣칭단계에서 가공된 후 다이에서 기판(350)을 절단하여 제조된 예시적인 집적회로칩(352)을 포함하는 TCP 9600 SE 플라즈마 반응기의 개략도를 보여준다. 일례로서 IC 웨이퍼가 사용될지라도 본 발명의 엣칭 공정은 평면 디스플레이 패널과 같은 임의의 기판을 엣칭하는데 사용될 수 있다.
도 3 에서, 반응기(300)는 플라즈마 처리 챔버(302)를 포함한다. 챔버(302)위에는 코일로 나타내는 전극(303)이 배치된다. 코일(303)은 동기화 네트워크(도시안된)를 경유하여 RF 발생기(305)에 의해 여자된다.
챔버(302)내에는 엣칭제 소스 가스를 샤워헤드(304)와 기판(350) 사이의 RF-유도 플라즈마 지역에 방출시키기 위한 복수의 구멍을 포함한 샤워헤드(304)가 있다. 가스소스는 챔버벽에 설치된 포트나 챔버에 배치된 가스링(환형일 수 있는)으로 부터 방출될 수도 있다. 기판(350)은 챔버(302)에 도입되고 척(310)상에 배치되는데, 척은 제 2 전극으로 작용하며 RF 발생기(320)에 의해 바이어스 된다(보통 동기화 네트워크를 통해서).
헬륨 냉각가스가 압력하에서 척(310)과 기판(350) 사이에 도입되어 처리동안 기판의 온도를 정확히 조절하는 열전달매체로 작용하여서 균일하고 재현가능한 엣칭결과를 가져온다. 플라즈마 엣칭동안 챔버(302)내 압력은 포트(360)를 통해 가스를 빼냄으로써 조절될 수 있다. 복수의 히터(도시안된)가 챔버의 엣칭온도를 적당히 유지하기 위해서 제공된다. 접지로의 전기적 경로를 제공하기 위해서 챔버(302)의 벽은 접지된다.
전도성 플러그와 산화물층내 경로의 벽 사이에 있는 접착층의 손상(도 2 의 부위(206)와 같은 아래에 놓인 금속층에 있는 부위에 손상을 가져올 수 있는)은 엣칭된 전도성 부위에 경사진 엣칭 푸트를 의도적으로 유도함으로써 본 발명에 따라 감소된다. 전도층이 절연층과 교차하는 지점에서 더 큰 푸트 자국을 갖는 엣칭된 전도성 부위의 경사진 엣칭 푸트는 엣칭된 전도성 부위와 아래에 놓인 경로간에 오차-유도 오정렬이 일어날 경우에도 엣칭된 전도성 부위가 절연층내 경로를 완전히 덮을 가능성을 증가시킨다. 따라서, 경로내 접착층의 환형링 영역이 위에 놓인 전도층 엣칭을 위해 사용되는 엣칭 공정에 노출될 가능성이 최소화되고, 동시에 접착층이나 아래에 놓인 전도층 부위 손상 가능성을 최소화 시킨다.
한 구체예에서 본 발명의 전도성 엣칭 기술은 벌크 엣칭 단계후 전도성 부위의 경사진 엣칭 푸트를 의도적으로 생성하는 엣칭 단계를 수행함으로써 접착층이나 아래에 놓인 전도성 부위의 손상을 감소시킨다. 경사진 엣칭 푸트의 의도적인 도입은 엣칭 부위를 통해 더욱 이방성인 엣칭을 이루고자 하는 (즉, 엣칭된 부위 상부에서 하부까지 사실상 수직 측벽) 최신의 엣칭 디자인에 반하는 것이다.
수직 엣칭 측벽을 갈구하는 최신 엣칭공정에서 바람직하지 않은 경사진 엣칭 푸트는 전도성 부위의 상부를 확대시킬 필요없이 접착층의 보호성을 개선시킨다. 전도성 부위의 상부 칫수는 불변으로 유지되므로 위에 놓인 전도층으로 부터 전도성 부위를 효과적으로 엣칭하도록 패턴화된 포토레지스트 부위는 기존의 포토레지스트 패턴화 도구를 써서 패턴화될 수 있다. 본 발명에 의해 제공된 수율 증가를 위해서는 포토레지스트 도구나 패턴의 변화가 필요없다.
도 4 는 본 발명의 엣칭기술에 따라 형성된 경사진 엣칭 푸트를 포함하는 전도성 부위(402)를 도시한다. 도 4 에서 기판(100), 아래에 놓이는 전도층(102), 절연층(104), 장벽층(108), 플러그(114) 및 접착층(116)은 도 1 및 2 의 구조와 유사하다. 패턴화된 포토레지스트 부위(118)가 위에 배치된 전도성 부위(402)는 경사진 푸트 부위(404(a), 404(b))를 포함한다.
도 4 에 도시된 대로 전도성 부위(402)의 상부(406)는 폭(d1)을 가지며, 이 폭은 패턴화된 포토레지스트 부위(118)의 폭에 의해 결정된다. 폭(d1)을 가지는 포토레지스트 마스크가 기존의/전통적인 포토레지스트 패턴화 도구나 디자인 규칙에 따라 형성될 수 있다. 예컨대, 폭(d1)은 전도성 부위(402)가 그 위에 배치되는 경로의 직경보다 좁을 수 있다(필수조건은 아니다). 상부(406)는 신속한 엣칭 속도나 수직인 측벽을 위해 최적화된 엣칭 공정을 써서 벌크 엣칭되는 전도층의 부위이다.
대체로 장벽층(108)의 적어도 일부를 포함하는 전도성 부위(402)의 하부(408)는 폭(d1)보다 넓은 폭(d2)을 가지므로 접착층(116)이나 아래에 놓이는 전도층(102)내 부위를 더 잘 보호할 수 있다. 하부(408)는 상부의 엣칭 프로파일과 상이한 엣칭 프로파일을 가진다. 예컨대, 한 구체예에서 상부는 실질적으로 이방성인 엣칭 프로파일을 가지지만 제 2 엣칭 부위는 더 경사진, 즉 더 확대된 푸트프린트를 가진다.
한 구체예에서, 폭(d2)은 전도성 부위(402)가 위에 배치되는 경로의 직경보다 크다. 그러나 폭(d2)은 인접한 부위가 서로 단락을 일으킬 만큼 커서는 안된다. 폭(d1,d2)의 정확한 크기는 장치마다, 공정마다 다르다. 패턴화 또는 제조공정에서의 오차로 인하여 전도성 부위(402)가 절연층(104)내 경로에 대해 오정렬될 경우에도 하부(408, 경사진 푸트부위 404(a), 404(b)를 갖는)에 의해 접착층(115)이 더욱 효과적으로 보호된다.
전도성 부위(402)의 하부(408)는 적어도 일부의 장벽층(108)을 포함한다. 물론 전도층이 장벽층을 필요로 하지 않은 경우에 하부(408)는 전도층의 일부를 나타낸다. 장벽층(108)이 제공되면 상부(406)를 형성시키는 벌크 엣칭 단계는 상호연결층(110)과 장벽층(108)간의 계면이 접촉하기 이전에 종료된다. 다시 말하자면 하부(408)는 적어도 일부의 상호연결층(110)과 전체 장벽층(108)을 포함할 수 있다. 또다른 구체예에서 하부(408)는 장벽층(108)만을 포함한다. 즉 상부(406)를 형성하는 벌크 엣칭 단계가 상호연결층(110)과 장벽층(108)간의 계면에서 종료될 수 있다. 또다른 구체예에서 하부는 장벽층(108) 일부만을 포함할 수 있다. 즉 상부(406)를 형성하는 벌크 엣칭 단계가 상호연결층(110)과 장벽층(108)간의 계면을 넘어 적어도 일부의 장벽층으로 진행된다. 벌크엣칭의 정확한 깊이(하부(408)의 정확한 두께)는 필요한 폭(d2)과 경사진 부위(402(a),402(b))의 기울기에 달려있다.
한 구체예에서 하부(408)를 형성하는 엣칭단계(즉, 벌크엣칭단계후 수행되는 엣칭단계)는 단일 단계로 수행될 수 있다. 또다른 구체예에서 하부(408)를 형성하는 엣칭단계는 다중단계로 구성된다. 예컨대 제 1 엣칭단계는 상호연결층(110)의 나머지를 엣칭하는데 사용되고 제 2 엣칭단계는 장벽층(108)을 엣칭하며 장벽층의 오버엣칭을 수행하는데 사용될 수 있다. 오버엣칭은 당해분야에 알려진 개념으로서 필요로 하지 않은(즉 보호 포토레지스트가 없는) 영역에서 전도성 물질이나 장벽 물질의 잔류물을 제거하도록 수행되는 엣칭을 말한다. 또다른 실시예에서 제 1 엣칭단계는 상호연결층(110)의 나머지를 엣칭, 제 2 엣칭단계는 장벽층(108)을 엣칭, 제 3 엣칭단계는 장벽층 오버엣칭을 수행하는데 사용된다.
본 발명의 한 측면에 따라서 전도성 부위(402)의 경사진 엣칭 푸트가 벌크 엣칭 물질과 유사한 물질을 사용하여 (단, 경사진 엣칭 푸트 유도를 위해서 하나 이상의 매개변수가 변경된다) 형성된다. 예컨대, 엣칭 푸트의 형성을 촉진하도록 벌크 엣칭 물질의 엣칭 속도가 감소될 수 있다. 이론에 얽매일 생각은 없지만 전도층 엣칭은 시간이 지나면 보호 포토레지스트 부위(도 4 의 포토레지스트 부위(118))를 부식시키는 것으로 판단된다. 일부 부식된 포토레지스트 물질은 엣칭동안 형성된 전도성 부위(402)의 측벽을 따라 중합한다. 전도성 부위(402)를 통한 수직 엣칭 속도가 감소되면 폴리머는 예컨대 엣칭을 겪는 전도성 부위의 측벽과 부분 엣칭된 전도층 표면이 교차하는 코너에서 축적될 시간을 갖는다. 측부 폴리머 침적량 증가는 이 영역에서 전도층의 보호를 증가시켜서 엣칭이 진행될 때 전도층이 덜 이방성이 되게 엣칭시킨다. 즉, 전도층을 통해 하향으로 엣칭이 진행될 때 전도성 엣칭 푸트를 형성한다.
또다른 메카니즘으로서 기질이 배치되는 전극의 온도가 하강될 수 있다. 전극온도 하강(및 에칭을 겪는 기판 온도 하강)은 폴리머 입자가 기판상에 응축 또는 침전하는 속도를 증가시킨다. 폴리머 응축의 증가는 폴리머 침전을 증가시켜서 엣칭속도 하강과 관련하여 기술된 것과 유사한 방식으로 엣칭 푸트의 형성을 촉진시킨다. 한 구체예에서 기판의 온도는 헬륨 후방 냉각압력을 증가시킴으로써 감소되어서 처리를 받는 기판과 척간의 열전달속도를 증가시킨다.
또다른 메카니즘으로서 기판이 배치되는 전극의 DC 바이어스가 증가되어서 엣칭 푸트의 형성을 촉진할 수 있다. 하부 전극 바이어스 증가는 엣칭의 스퍼터링 성분을 증가시키는 효과를 주어서 포토레지스트 부식속도를 증가시키고 폴리머 침전속도를 증가시킨다.
도 5 는 경사진 엣칭 푸트 형성을 위한 본 발명의 엣칭 기술을 보여준다. 단계(502)에서 위에 놓인 전도층, 예컨대 도 1 의 전도층(106)의 적어도 일부가 벌크 엣칭 물질을 사용하여 엣칭된다. 벌크엣칭물질은 전도층 엣칭속도를 최대화시켜서 기판 생산률을 증가시키도록 구성된다. 또한 어떤 경우에 벌크 엣칭 단계는 이방성 엣칭 부위, 즉 수직 엣칭 측벽을 형성하도록 구성된다. 단계(504)에서 경사진 엣칭 푸트를 유도하도록 구성된 물질을 써서 전도층의 나머지가 엣칭된다. 한 구체예에서, 단계(502)는 상호연결층(도 1 의 110)이 엣칭 완료되기전 종결된다. 또다른 실시예에서 단계(502)는 도 1 의 상호연결층(110)을 완전 엣칭하도록 실시되며 단계(504)는 도 1 의 장벽층(108)을 엣칭하고 오버엣칭 단계로서 사용된다.
한 구체예에서, 단계(504)에서 사용된 물질은 하나 이상의 벌크 엣칭 매개변수가 변경되는 점을 제외하면 단계(502)에서 사용된 물질과 유사하다. 전도층 엣칭속도가 감소되거나 기질이 배치되는 전극의 온도가 감소되거나 하부전극의 DC 바이어스가 증가될 때 경사진 엣칭 푸트가 형성될 수 있다. 경사진 엣칭 푸트를 달성하기 위해서 벌크 엣칭 단계(502)에서 사용된 것과는 다른 매개변수가 사용될 수 있다.
경사진 엣칭 푸트를 유도하도록 구성된 엣칭단계는 하나 이상의 엣칭단계를 포함할 수 있다. 예컨대, 벌크엣칭 종결후 도 1 의 상호연결층(110)의 나머지 부위를 엣칭하기 위해서 별도의 엣칭 물질이 사용될 수 있다. 또다른 장벽 엣칭 물질이 사용되어서 도 1 의 장벽층(108)을 엣칭시키고 오버엣칭 물질로서 사용될 수 있다. 도 6 은 도 5 의 경사진 엣칭 푸트 엣칭 단계(504)가 두 개의 별도의 엣칭단계(602,604)에서 수행됨을 보여준다. 도 6 에서 단계(602,604)는 경사진 엣칭 푸트를 유도하도록 구성된 엣칭 단계를 나타낸다.
또다른 구체예에서, 오버엣칭 단계 수행을 위해서 또다른 엣칭 물질이 사용될 수 있다. 도 7 은 도 5 의 경사진 엣칭 푸트 엣칭 단계(504)가 3개의 별도의 단계에서 수행됨을 보여준다. 단계(702)에서 상호연결층의 나머지 부위(도 5 의 단계(502)가 종료된 후 남겨진)가 경사진 엣칭 푸트를 형성하도록 구성된 물질을 사용하여 엣칭된다.
단계(704)에서 도 1 의 장벽층(108)이 장벽 엣칭 물질을 사용하여 엣칭된다. 단계(702)는 이미 경사진 엣칭 푸트를 형상할 수 있으므로 단계(704)에서 사용된 장벽 엣칭 물질이 장벽층에 경사진 엣칭부위를 유도하도록 구성될 필요는 없다. 이것은 특히 장벽층이 비교적 얇은 층스택에 대해 적용된다. 그러나, 단계(704)에서 사용된 장벽 엣칭 물질은 경사진 엣칭 푸트를 더욱 확대시키거나 유지시키도록 구성될 수 있다. 단계(706)에서 전도성 물질이 필요없는 영역, 예컨대 엣칭된 부위 사이와 개방된 필드 영역에서 전도성 물질 잔류물을 제거하기 위해서 별도의 오버엣칭 물질이 사용될 수 있다.
엣칭된 전도성 부위상에 경사진 엣칭푸트를 유도하기에 적합한 매개변수 범위가 발표된다. 매개변수 범위는 Ti, TiN 또는 TiW 로 구성된 장벽층이 제공될 수 있는 알루미늄 합금 전도층 엣칭 적합하도록 고려된다. 불소 물질을 사용할 경우에 보조 장벽층은 W 또는 TiW으로 구성될 수 있다. TCP 9600 SE 플라즈마 반응기에서 적당한 범위가 100㎜ 및 200㎜ 웨이퍼와 관련하여 아래에 발표되지만 이들 범위는 당해분야 숙련자가 다른 칫수를 갖는 웨이퍼 또는 다른 엣칭 반응기(플라즈마가 관련되는지 여부에 관계없이)에 대해 발표된 엣칭 기술을 적용할 수 있게 하는 지침 역할을 한다.
TCP 9600 SE 플라즈마 반응기에서 염소화학을 사용하여 엣칭된 100㎜ 웨이퍼
염소화학을 써서 엣칭된 100㎜ 웨이퍼의 경우에 엣칭제 소스가스의 총 유량(분당 표준 세제곱 센티미터)은 40 내지 150sccm, 특히 40 내지 200sccm, 더더욱 70sccm이다. BCl3에 대한 Cl2의 비율은 0.25 내지 2.0, 특히 0.5 내지 1.4, 더더욱 1.0 이다.
TCP 전력은 200 내지 500W, 특히 350 내지 450W, 더더욱 475W이다. 하부전극 전력에 대한 TCP 전력의 비는 1.15 내지 3.0, 특히 1.2 내지 1.45, 더더욱 1.35이다.
챔버내 압력(밀리토르)은 4 내지 25mT, 특히 8 내지 15mT, 더더욱 10mT이다. 후방 헬륨 냉각압력(T)은 0 내지 20T, 특히 8 내지 12T, 더더욱 10T이다.
추가로 폴리머 침전 증진 가스가 제공될 수 있다. 한 구체예에서 질소가 3 내지 25sccm, 특히 5 내지 10sccm, 더더욱 5sccm으로 공급된다. 산소가 보조적으로 3 내지 15sccm, 특히 3 내지 5sccm, 더더욱 4sccm의 양으로 제공될 수 있다. 게다가 프레온 가스와 같은 불소탄소가스가 3 내지 15sccm, 특히 3 내지 10sccm, 더더욱 5sccm의 양으로 첨가될 수 있다. 또한 메탄과 같은 탄화수소가스가 3 내지 15sccm, 특히 3 내지 10sccm, 더더욱 4sccm의 양으로 첨가될 수 있다.
TCP 9600 SE 플라즈마 반응기에서 불소화학을 사용하여 엣칭된 100㎜ 웨이퍼
한 구체예에서 불소화학이 사용될 수 있다. 불소화학이 사용되는 경우에 염소화학과 관련하여 언급된 매개변수, 예컨대 챔버압력, 후방 헬륨 냉각 압력 및 폴리머 침전 증진 가스를 적용할 수 있다. 그러나 불소화학의 경우에 RF 전력은 200 내지 600W, 특히 400 내지 500W, 더더욱 500W이다.
하부전극에 대한 TCP 전력의 비는 2 내지 24, 특히 2.5 내지 6, 더더욱 3이다. 엣칭제 가스의 총 부피(sccm 단위)는 30 내지 100, 특히 40 내지 60, 더더욱 50sccm이다. BCl3에 대한 SF6의 비는 0.5 내지 4.0, 특히 1.0 내지 3.0, 더더욱 1.2이다. 염소(Cl2)는 총 가스 부피의 1 내지 60%, 특히 10 내지 30%, 더더욱 20%의 양으로 첨가될 수 있다. 폴리머 침전 증진가스가 제공될 수도 있다. 예컨대 질소(N2)가 5 내지 10sccm, 특히 5sccm의 양으로 제공될 수 있다.
TCP 9600 SE 플라즈마 반응기에서 염소화학을 사용하여 엣칭된 200㎜ 웨이퍼
한 구체예에서 TCP RF 전력은 250 내지 700W, 특히 400 내지 550W, 더더욱 450W이다.
하부전극에 대한 TCP 전력의 비는 1.15 내지 3.0, 특히 1.2 내지 1.45, 더더욱 1.2이다. 엣칭제 가스의 총 부피(sccm 단위)는 40 내지 400, 특히 40 내지 200, 더더욱 100sccm이다. BCl3에 대한 Cl2의 비는 0.25 내지 2.0, 특히 0.5 내지 1.3, 더더욱 0.6이다. 챔버 내부 압력은 4 내지 25mT, 특히 8 내지 15mT, 더더욱 10mT이다. 후방 헬륨 냉각 압력은 0 내지 20T, 특히 8 내지 12T, 더더욱 12T이다. 폴리머 침전 증진가스가 제공될 수도 있다. 예컨대 질소(N2)가 5 내지 10sccm, 특히 5sccm의 양으로 제공될 수 있다.
TCP 9600 SE 플라즈마 반응기에서 불소화학을 사용하여 엣칭된 200㎜ 웨이퍼
100㎖ 웨이퍼에서 처럼 불소 화학이 염소화학 엣칭단계 대신에 또는 추가적으로 사용될 수 있다. 불소화학이 사용되는 경우에 200㎜ 웨이퍼 염소 엣칭 실시예와 관련하여 언급된 매개변수, 예컨대 챔버압력, 후방 헬륨 냉각 압력이 사용될 수 있다. 그러나 불소화학의 경우에 RF TCP 전력은 200 내지 700W, 특히 400 내지 600W, 더더욱 600W이다.
하부전극에 대한 TCP 전력의 비는 2 내지 24, 특히 2.5 내지 6, 더더욱 3이다. 엣칭제 가스의 총 부피(sccm 단위)는 50 내지 150, 특히 60 내지 100, 더더욱 80sccm이다. BCl3에 대한 SF6의 비는 0.05 내지 4.0, 특히 1.0 내지 3.0, 더더욱 2.2이다. 염소(Cl2)는 1 내지 25, 특히 1 내지 15, 더더욱 10sccm의 양으로 첨가될 수 있다. 폴리머 침전 증진가스가 제공될 수도 있다. 예컨대 질소(N2)가 3 내지 25sccm, 특히 5 내지 15sccm, 더더욱 10sccm의 양으로 제공될 수 있다. 산소(O2)는 3 내지 15, 특히 5 내지 10sccm의 양으로 첨가될 수 있다. 유사한 수치 범위가 폴리머 침전 증진 가스로 사용되는 프레온 및 탄화수소에 적용된다(예컨대 3 내지 15, 특히 5 내지 10sccm).
불소화학의 경우에 챔버압력은 4 내지 25, 특히 8 내지 15, 더더욱 12mT이다. 후방 헬륨 냉각 압력은 0 내지 20, 특히 8 내지 12, 더더욱 12T이다.
실시예 1
샘플 엣칭에 있어서 장벽층으로서 1500옹스트롬의 TiW, 5500옹스트롬의 Al-Si-Cu를 포함하는 위에 놓이는 상호연결층 및 250옹스트롬의 TiN을 포함하는 위에 놓이는 반사방지코팅(ARC)을 갖는 200㎜ 웨이퍼가 TCP 9600 SE 플라즈마 반응기에서 처리된다. 벌크엣칭에 사용되는 물질은 Cl2와 BCl3를 포함한다. 경사진 엣칭 푸트 엣칭 단계에 사용된 물질은 SF6및 N2를 추가로 포함한다.
안정화 단계에서 챔버내 압력은 약 12밀리토르이고 후방 헬륨 압력은 약 5토르이다. Cl2및 BCl3엣칭제 소스가스가 각각 80sccm 및 40sccm으로 흐른다. 압력(챔버 및 후방냉각압력) 및 가스 흐름 조건이 플라즈마 반응기에서 안정될 때 안정화 단계는 종료된다.
알루미늄 벌크 엣칭 단계에서 반응기 챔버내 압력이 유지되고(12mT) 후방 헬륨 냉각 압력도 5T로 유지된다. 상부 TCP 전극 전력은 500W이고 하부전력은 약 350W이다. Cl2와 BCl3는 각각 80sccm과 40sccm으로 흐른다. 261㎚ 광방출을 모니터 함으로써 알루미늄 종말점이 탐지될 때 알루미늄 벌크 엣칭단계가 끝난다.
동일한 챔버내부압력(약 12mT)과 RF 전력(500W의 TCP 전력과 350W의 하부전극 전력)을 사용하여 알루미늄 오버엣칭 및 세정단계가 수행된다. 알루미늄 오버엣칭/세정단계에서 Cl2와 BCl3는 약 50sccm으로 흐른다. 후방 헬륨 냉각 압력은 약 12T이다. 오버엣칭 단계는 80% 오버엣칭이다. 즉, 오버엣칭 단계의 기간은 알루미늄 벌크 엣칭기간의 약 80%이다.
TiW 장벽층에 경사진 엣칭 푸트를 생성하기 위해서 RF 전력과 Cl2및 BCl3가스 유속이 변화된다. 예컨대, 경사진 엣칭 푸트 엣칭시 TCP 전력과 하부전극 전력은 각각 600W와 200W이다. Cl2및 BCl3가스는 각각 10sccm과 25sccm의 양으로 흐른다. 추가로 55sccm의 양으로 SF6가스가 제공된다. 폴리머 침전 증진 가스인 N2가 약 10sccm의 양으로 흐른다. 후방 헬륨 냉각 압력은 약 12T이고 챔버내 압력은 약 12mT이다. 703㎚ 광방출을 모니터하여 텅스텐 종말점이 탐지될 때 경사진 엣칭 푸트 엣칭단계가 종결된다.
TiW 오버엣칭 및 세정 엣칭(100% 오버엣칭)이 수행된다. TiW 오버엣칭 단계에서 챔버내 압력은 12mT이고 후방 헬륨 냉각 압력은 5T이다. RF 전력은 TCP의 경우 600W, 하부전극의 경우 200W로 유지된다. TiW 오버엣칭 단계에서 연소가스는 흐르지 않지만 약 25sccm의 BCl3와 80sccm의 SF6가 TiW 오버엣칭 단계동안 챔버내에 흐른다.
실시예 2
또다른 샘플 엣칭에 있어서 장벽층으로서 1000옹스트롬의 TiN, 7500 옹스트롬의 Al-Si-Cu를 포함하는 위에 놓이는 상호연결층 및 250 옹스트롬의 TiN을 포함하는 위에 놓이는 반사방지코팅(ARC)을 갖는 200㎜ 웨이퍼가 TCP 9600 SE 플라즈마 반응기에서 처리된다.
안정화 단계에서 챔버내 압력은 약 10밀리토르이고 후방 헬륨 압력은 약 5토르이다. Cl2및 BCl3엣칭제 소스 가스가 각각 90 sccm 및 60 sccm으로 흐른다. 압력(챔버 및 후방냉각압력) 및 가스 흐름 조건이 플라즈마 반응기에서 안정될 때 안정화 단계는 종료된다.
또다른 엣칭단계가 ARC 관통 및 알루미늄 벌크엣칭을 수행하는데 사용된다. 반응기 챔버내 압력이 유지되고(10mT) 후방 헬륨 냉각 압력도 5T로 유지된다. 상부 TCP 전극 전력은 500W이고 하부전력은 약 350W이다. Cl2와 BCl3는 각각 90sccm과 60sccm으로 흐른다. 알루미늄 종말점이 탐지될 때 관통 및 알루미늄 벌크 엣칭단계가 끝난다.
챔버내부압력(약 10mT)과 RF 전력(450W의 TCP 전력과 375W의 하부전극 전력)을 사용하여 경사진 엣칭푸트 생성과 오버엣칭 단계를 수행한다. Cl2와 BCl3는 각각 40sccm 및 60sccm의 양으로 흐른다. 후방 헬륨 냉각 압력은 약 12T이다. 100% 오버엣칭이 달성된때 엣칭단계가 종료된다.
Claims (25)
- 제 1 엣칭 조건을 사용하여 전도층을 적어도 부분적으로 엣칭시켜 전도성 부위의 상부를 형성하고;상기 제 1 엣칭 조건과 다른 제 2 엣칭 조건을 사용하여 상기 전도층의 나머지 두께를 적어도 부분적으로 엣칭시켜 상기 전도성 부위의 하부를 형성하고, 상기 하부는 상기 상부 아래에 배치되고 상기 제 2 엣칭 조건은 상기 전도성 부위의 상기 하부에 경사진 엣칭 푸트를 생성시키도록 구성되는 단계를 포함하는 반도체 기판위에 배치된 전도층을 엣칭시킴으로써 기판 처리 챔버에서 전도성 부위를 형성하는 방법.
- 제 1 항에 있어서, 상기 제 1 엣칭 조건은 상기 제 2 엣칭 조건에 의해 달성된 엣칭 속도보다 큰 엣칭속도로 상기 전도층을 엣칭하도록 구성됨을 특징으로 하는 방법.
- 제 2 항에 있어서, 상기 제 1 엣칭 조건은 상기 전도층 엣칭속도를 최대화하도록 구성됨을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 기판 처리 챔버가 플라즈마 처리 챔버임을 특징으로 하는 방법.
- 제 4 항에 있어서, 상기 플라즈마 처리 챔버가 변압기 결합 플라즈마 엣칭 챔버임을 특징으로 하는 방법.
- 제 5 항에 있어서, 상기 전도성 부위가 염소 화학을 사용하여 엣칭됨을 특징으로 하는 방법.
- 제 5 항에 있어서, 상기 전도성 부위가 불소 화학을 사용하여 엣칭됨을 특징으로 하는 방법.
- 제 5 항에 있어서, 상기 변압기 결합 플라즈마 엣칭 챔버가 상기 기판 아래에 배치된 하부 전극을 포함하며, 상기 전도성 부위의 하부 엣칭동안 상기 하부 전극의 DC 바이어스는 상기 전도성 부위의 상부 형성동안 상기 하부 전극의 DC 바이어스 보다 큼을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 전도성 부위의 상부 형성동안 기판의 온도보다 낮게 상기 전도성 부위의 하부 엣칭동안 기판의 온도가 유지됨을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 전도성 부위가 절연층에 형성된 경로 위에 배치되며, 상기 절연층은 상기 전도층 아래에 배치되고, 상기 전도성 부위의 상부는 상기 경로의 직경보다 작은 폭을 가지며, 상기 전도성 부위의 하부는 상기 전도성 부위의 하부와 상기 경로간의 경계에서 상기 경로의 직경 이상의 폭을 가짐을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 경로는 그속에 배치된 전도성 플러그를 포함하며 상기 전도성 플러그는 티타늄을 포함함을 특징으로 하는 방법.
- 제 11 항에 있어서, 상기 경로는 상기 전도성 플러그와 상기 경로의 내벽 사이에 배치된 층을 포함함을 특징으로 하는 방법.
- 제 12 항에 있어서, 상기 전도성 플러그는 상기 절연층 아래에 배치된 전도성 부위와 전기적 접촉을 함을 특징으로 하는 방법.
- 제 13 항에 있어서, 상기 반도체 기판이 집적회로 제조에 사용된 반도체 기판임을 특징으로 하는 방법.
- 반도체 기판위에 배치된 제 1 전도층으로 부터 엣칭된 제 1 전도성 부위;상기 전도성 부위 위에 배치되며 경로를 내부에 가지는 절연층;상기 경로에 배치되며 상기 제 1 전도성 부위에 전기적 연결되는 전도성 플러그; 및상기 경로위에 배치되며 상기 절연층 위에 배치된 제 2 전도층으로 부터 엣칭되며 상기 경로에 배치된 상기 전도성 플러그와 전기적 연결되며 제 1 엣칭 프로파일 및 제 1 폭을 갖는 상부와 상기 상부 아래에 배치되며 상기 제 1 엣칭 프로파일과 상이한 제 2 엣칭프로파일과 상기 제 1 폭보다 넓은 제 2 폭을 가지는 하부를 포함하는 제 2 전도성 부위를 포함하는 반도체 기판상에 형성된 성분을 갖는 집적회로.
- 제 15 항에 있어서, 상기 전도성 플러그가 텅스텐으로 구성됨을 특징으로 하는 집적회로.
- 제 1 항에 있어서, 상기 제 1 엣칭 프로파일이 상기 제 2 엣칭 프로파일보다 더욱 비등방성임을 특징으로 하는 집적회로.
- 제 15 항에 있어서, 상기 제 2 폭이 상기 경로의 직경보다 넓음을 특징으로 하는 집적회로.
- 제 18 항에 있어서, 상기 제 1 폭이 상기 경로의 직경보다 좁음을 특징으로 하는 집적회로.
- 제 18 항에 있어서, 상기 전도성 플러그와 상기 경로 내벽간에 층을 더욱 포함하는 집적회로.
- 제 1 엣칭 조건을 사용하여 위에 놓이는 전도층을 적어도 부분적으로 엣칭하여 제 1 폭을 갖는 상부를 형성하고;상기 제 1 엣칭 조건과 상이한 제 2 엣칭 조건을 사용하여 상기 전도층의 나머지 두께를 적어도 부분적으로 엣칭하여 상기 제 1 폭과 경로의 직경보다 큰 제 2 폭을 가지는 하부를 형성하는 단계를 포함하는 방법으로서,상기 위에 놓이는 전도층은 내부에 경로에 배치된 전도성 플러그를 갖는 절연층에 의해 아래에 놓이는 전도성 부위로 부터 분리되고 상기 전도성 플러그는 상기 위에 놓이는 전도성 부위와 상기 아래에 놓이는 전도층을 상기 절연층을 통해 연결시키는 플라즈마 처리 챔버에서 위에 놓이는 전도층으로 부터 전도성 부위를 형성하는 동안 아래에 놓인 전도성 부위의 손상을 방지하는 방법.
- 제 21 항에 있어서, 상기 제 1 엣칭 조건이 상기 제 2 엣칭 조건보다 빠른 속도로 엣칭하도록 구성됨을 특징으로 하는 방법.
- 제 21 항에 있어서, 상기 상부가 상기 하부보다 더욱 비등방성임을 특징으로 하는 방법.
- 제 21 항에 있어서, 상기 제 1 엣칭 조건 및 제 2 엣칭 조건과 상이한 제 3 엣칭조건을 사용하여 상기 전도층의 장벽층을 엣칭하는 단계를 더욱 포함하는 방법.
- 제 24 항에 있어서, 상기 위에 놓이는 전도층의 나머지 두께가 엣칭된 이후에 오버엣칭을 수행하는 단계를 더욱 포함하는 방법.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US8/820,533 | 1997-03-19 | ||
| US08/820,533 US5849641A (en) | 1997-03-19 | 1997-03-19 | Methods and apparatus for etching a conductive layer to improve yield |
| US08/820,533 | 1997-03-19 | ||
| PCT/US1998/005202 WO1998042020A1 (en) | 1997-03-19 | 1998-03-17 | Method for etching a conductive layer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000076337A true KR20000076337A (ko) | 2000-12-26 |
| KR100493486B1 KR100493486B1 (ko) | 2005-06-03 |
Family
ID=25231067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1999-7008438A KR100493486B1 (ko) | 1997-03-19 | 1998-03-17 | 개선된 전도층 엣칭방법 및 장치 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US5849641A (ko) |
| EP (1) | EP1010203B1 (ko) |
| JP (1) | JP4451934B2 (ko) |
| KR (1) | KR100493486B1 (ko) |
| AT (1) | ATE252275T1 (ko) |
| DE (1) | DE69819023T2 (ko) |
| TW (1) | TW468226B (ko) |
| WO (1) | WO1998042020A1 (ko) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307986B1 (ko) * | 1997-08-28 | 2002-05-09 | 가네꼬 히사시 | 반도체장치의제조방법 |
| KR100257080B1 (ko) * | 1997-09-26 | 2000-05-15 | 김영환 | 반도체소자의제조방법 |
| US6077762A (en) * | 1997-12-22 | 2000-06-20 | Vlsi Technology, Inc. | Method and apparatus for rapidly discharging plasma etched interconnect structures |
| JP3819576B2 (ja) * | 1997-12-25 | 2006-09-13 | 沖電気工業株式会社 | 半導体装置及びその製造方法 |
| US5939335A (en) | 1998-01-06 | 1999-08-17 | International Business Machines Corporation | Method for reducing stress in the metallization of an integrated circuit |
| US6106663A (en) * | 1998-06-19 | 2000-08-22 | Lam Research Corporation | Semiconductor process chamber electrode |
| US6248252B1 (en) * | 1999-02-24 | 2001-06-19 | Advanced Micro Devices, Inc. | Method of fabricating sub-micron metal lines |
| TW573369B (en) * | 1999-03-31 | 2004-01-21 | Lam Res Corp | Improved techniques for etching an aluminum neodymium-containing layer |
| US6383931B1 (en) * | 2000-02-11 | 2002-05-07 | Lam Research Corporation | Convertible hot edge ring to improve low-K dielectric etch |
| US6387820B1 (en) * | 2000-09-19 | 2002-05-14 | Advanced Micro Devices, Inc. | BC13/AR chemistry for metal overetching on a high density plasma etcher |
| DE10149736C1 (de) * | 2001-10-09 | 2003-04-17 | Infineon Technologies Ag | Verfahren zum Ätzen eines Metallschichtsystems |
| US7244671B2 (en) * | 2003-07-25 | 2007-07-17 | Unitive International Limited | Methods of forming conductive structures including titanium-tungsten base layers and related structures |
| KR100831572B1 (ko) * | 2005-12-29 | 2008-05-21 | 동부일렉트로닉스 주식회사 | 반도체 소자의 배선 형성방법 |
| JP2007214171A (ja) * | 2006-02-07 | 2007-08-23 | Hitachi High-Technologies Corp | エッチング処理方法 |
| US20100003828A1 (en) * | 2007-11-28 | 2010-01-07 | Guowen Ding | Methods for adjusting critical dimension uniformity in an etch process with a highly concentrated unsaturated hydrocarbon gas |
| US8409937B2 (en) * | 2011-01-07 | 2013-04-02 | Eastman Kodak Company | Producing transistor including multi-layer reentrant profile |
| CN106158724B (zh) * | 2015-03-24 | 2019-03-12 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2312114A1 (fr) * | 1975-05-22 | 1976-12-17 | Ibm | Attaque de materiaux par ions reactifs |
| US3994793A (en) * | 1975-05-22 | 1976-11-30 | International Business Machines Corporation | Reactive ion etching of aluminum |
| DE3071299D1 (en) * | 1979-07-31 | 1986-01-30 | Fujitsu Ltd | Dry etching of metal film |
| US4373990A (en) * | 1981-01-08 | 1983-02-15 | Bell Telephone Laboratories, Incorporated | Dry etching aluminum |
| JPS57170534A (en) * | 1981-04-15 | 1982-10-20 | Hitachi Ltd | Dry etching method for aluminum and aluminum alloy |
| US4370196A (en) * | 1982-03-25 | 1983-01-25 | Rca Corporation | Anisotropic etching of aluminum |
| JPS63238288A (ja) * | 1987-03-27 | 1988-10-04 | Fujitsu Ltd | ドライエツチング方法 |
| US4838992A (en) * | 1987-05-27 | 1989-06-13 | Northern Telecom Limited | Method of etching aluminum alloys in semi-conductor wafers |
| JPS6432633A (en) * | 1987-07-29 | 1989-02-02 | Hitachi Ltd | Taper etching method |
| NL8902744A (nl) * | 1989-11-07 | 1991-06-03 | Koninkl Philips Electronics Nv | Werkwijze voor het aanbrengen van sporen uit aluminium of een aluminiumlegering op een substraat. |
| DE3940083A1 (de) * | 1989-12-04 | 1991-06-13 | Siemens Ag | Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnen in integrierten halbleiterschaltungen |
| JP2673380B2 (ja) * | 1990-02-20 | 1997-11-05 | 三菱電機株式会社 | プラズマエッチングの方法 |
| JP3170791B2 (ja) * | 1990-09-11 | 2001-05-28 | ソニー株式会社 | Ａｌ系材料膜のエッチング方法 |
| US5211804A (en) * | 1990-10-16 | 1993-05-18 | Oki Electric Industry, Co., Ltd. | Method for dry etching |
| US5185058A (en) * | 1991-01-29 | 1993-02-09 | Micron Technology, Inc. | Process for etching semiconductor devices |
| DE4107006A1 (de) * | 1991-03-05 | 1992-09-10 | Siemens Ag | Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen |
| US5126008A (en) * | 1991-05-03 | 1992-06-30 | Applied Materials, Inc. | Corrosion-free aluminum etching process for fabricating an integrated circuit structure |
| EP0535540A3 (en) * | 1991-10-02 | 1994-10-19 | Siemens Ag | Etching process for aluminium-containing coatings |
| DE4136178A1 (de) * | 1991-11-02 | 1993-05-06 | Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen, De | Schaltung zur kontinuierlichen zoom-einstellung der bildbreite in einem fernsehempfaenger |
| JPH06108272A (ja) * | 1992-09-30 | 1994-04-19 | Sumitomo Metal Ind Ltd | プラズマエッチング方法 |
| JP3449741B2 (ja) * | 1992-11-26 | 2003-09-22 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
| US5387556A (en) * | 1993-02-24 | 1995-02-07 | Applied Materials, Inc. | Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2 |
| JP3317582B2 (ja) * | 1994-06-01 | 2002-08-26 | 菱電セミコンダクタシステムエンジニアリング株式会社 | 微細パターンの形成方法 |
| US5783101A (en) * | 1994-09-16 | 1998-07-21 | Applied Materials, Inc. | High etch rate residue free metal etch process with low frequency high power inductive coupled plasma |
-
1997
- 1997-03-19 US US08/820,533 patent/US5849641A/en not_active Expired - Lifetime
-
1998
- 1998-03-17 JP JP54071698A patent/JP4451934B2/ja not_active Expired - Lifetime
- 1998-03-17 AT AT98911722T patent/ATE252275T1/de not_active IP Right Cessation
- 1998-03-17 KR KR10-1999-7008438A patent/KR100493486B1/ko not_active IP Right Cessation
- 1998-03-17 DE DE69819023T patent/DE69819023T2/de not_active Expired - Fee Related
- 1998-03-17 WO PCT/US1998/005202 patent/WO1998042020A1/en active IP Right Grant
- 1998-03-17 EP EP98911722A patent/EP1010203B1/en not_active Expired - Lifetime
- 1998-03-19 TW TW087104088A patent/TW468226B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DE69819023T2 (de) | 2004-04-22 |
| JP2001517367A (ja) | 2001-10-02 |
| JP4451934B2 (ja) | 2010-04-14 |
| WO1998042020A1 (en) | 1998-09-24 |
| TW468226B (en) | 2001-12-11 |
| EP1010203B1 (en) | 2003-10-15 |
| DE69819023D1 (de) | 2003-11-20 |
| ATE252275T1 (de) | 2003-11-15 |
| KR100493486B1 (ko) | 2005-06-03 |
| EP1010203A1 (en) | 2000-06-21 |
| US5849641A (en) | 1998-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100451487B1 (ko) | 반도체웨이퍼에칭방법 | |
| KR100493486B1 (ko) | 개선된 전도층 엣칭방법 및 장치 | |
| US6583065B1 (en) | Sidewall polymer forming gas additives for etching processes | |
| JP5178983B2 (ja) | 有機ケイ酸塩ガラスにデュアルダマシン構造をエッチングするための方法 | |
| KR100523365B1 (ko) | 플라즈마 반응기에서 포토레지스트 마스크 결함을 제거하는 방법 | |
| JP5134363B2 (ja) | プラズマ加工システムによる基板エッチング法 | |
| US20060128159A1 (en) | Method of removing etch residues | |
| WO1999033097A1 (en) | Improved techniques for etching an oxide layer | |
| WO1997036322A1 (en) | Methods and apparatus for minimizing etch rate loading | |
| JP2000511358A (ja) | エッチレートローディング効果を最小化した均一エッチング機構 | |
| US5767015A (en) | Metal plug with adhesion layer | |
| US6255226B1 (en) | Optimized metal etch process to enable the use of aluminum plugs | |
| US5776832A (en) | Anti-corrosion etch process for etching metal interconnections extending over and within contact openings | |
| US6554004B1 (en) | Method for removing etch residue resulting from a process for forming a via | |
| US6491042B1 (en) | Post etching treatment process for high density oxide etcher | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| WO2003023841A1 (en) | Flash step preparatory to dielectric etch | |
| US6756315B1 (en) | Method of forming contact openings | |
| US6399497B2 (en) | Semiconductor manufacturing process and semiconductor device | |
| JP3317279B2 (ja) | 半導体装置の製造方法 | |
| KR100452070B1 (ko) | 배선형성방법 | |
| JP3652145B2 (ja) | プラグの腐蝕を防止する内部配線の製造方法 | |
| JPH05182937A (ja) | ドライエッチング方法 | |
| JPH09129729A (ja) | 接続孔の形成方法 | |
| JPH11154704A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 19990917 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20021223 Comment text: Request for Examination of Application |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20041206 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20050317 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20050526 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20050527 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration | ||
| PR1001 | Payment of annual fee |
Payment date: 20080527 Start annual number: 4 End annual number: 4 |
|
| PR1001 | Payment of annual fee |
Payment date: 20090521 Start annual number: 5 End annual number: 5 |
|
| PR1001 | Payment of annual fee |
Payment date: 20100517 Start annual number: 6 End annual number: 6 |
|
| PR1001 | Payment of annual fee |
Payment date: 20110516 Start annual number: 7 End annual number: 7 |
|
| PR1001 | Payment of annual fee |
Payment date: 20120508 Start annual number: 8 End annual number: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20130508 Year of fee payment: 9 |
|
| PR1001 | Payment of annual fee |
Payment date: 20130508 Start annual number: 9 End annual number: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20140514 Year of fee payment: 10 |
|
| PR1001 | Payment of annual fee |
Payment date: 20140514 Start annual number: 10 End annual number: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20150511 Year of fee payment: 11 |
|
| PR1001 | Payment of annual fee |
Payment date: 20150511 Start annual number: 11 End annual number: 11 |
|
| LAPS | Lapse due to unpaid annual fee | ||
| PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20170409 |