KR100452070B1 - 배선형성방법 - Google Patents

배선형성방법 Download PDF

Info

Publication number
KR100452070B1
KR100452070B1 KR10-1998-0052927A KR19980052927A KR100452070B1 KR 100452070 B1 KR100452070 B1 KR 100452070B1 KR 19980052927 A KR19980052927 A KR 19980052927A KR 100452070 B1 KR100452070 B1 KR 100452070B1
Authority
KR
South Korea
Prior art keywords
metal
film
metal plug
plug
substrate
Prior art date
Application number
KR10-1998-0052927A
Other languages
English (en)
Other versions
KR20000038065A (ko
Inventor
니엔-유 사이
홍-롱 창
춘-웨이 첸
밍-리 쿵
Original Assignee
프로모스 테크놀로지스 인코퍼레이티드
모셀 바이텔릭 인코퍼레이티드
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프로모스 테크놀로지스 인코퍼레이티드, 모셀 바이텔릭 인코퍼레이티드, 지멘스 악티엔게젤샤프트 filed Critical 프로모스 테크놀로지스 인코퍼레이티드
Priority to KR10-1998-0052927A priority Critical patent/KR100452070B1/ko
Publication of KR20000038065A publication Critical patent/KR20000038065A/ko
Application granted granted Critical
Publication of KR100452070B1 publication Critical patent/KR100452070B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 배선 형성 방법에 관한 것으로, 준비된 기판 상에 금속 플러그가 있는 절연막이 형성된다. 금속막이 절연막 상에 형성된다. 금속막을 정의하고, 금속 플러그의 일부를 노출시키기 위해 포토레지스트막이 준비된다. 포토레지스트막이 산소 플라즈마(oxygen plasma)에 의해 제거된다. 포토레지스트막이 제거된 후 상술한 구조의 표면상에 보호막이 형성된다. 보호막은 열 산화(thermal oxidation), 램프 가열(lamp heating)에 의한 산소 플로우 샤워(oxygen flow shower), 또는 화학 처리(chemical treatment)에 의해 형성된다. 금속막을 정의할 때 형성된 폴리머(polymer)를 제거하는 습식 세정 공정이 수행된다. 보호막 (protection layer)은 노출된 금속 플러그와 알칼리성 용액(alkaline solution)간의 접촉을 방지하므로 금속 플러그는 습식 세정 공정 동안 식각 되지 않는다.

Description

배선 형성 방법{METHOD OF FORMING INTERCONNECTION}
본 발명은 일반적인 금속 배선(metal interconnections)의 제조에 관한 것으로, 좀 더 구체적으로는 금속 플러그의 부식(corrosion)을 방지하기 위한 금속 배선 형성에 관한 것이다.
반도체 기술이 발달함에 따라, 소자의 임계 치수(critical dimension: CD)(또는 선폭)가 점점 더 작아지고 있다. 절연막 내의 금속 플러그는 도 1a에 도시된 바와 같이, 금속 배선을 형성하는 과정에서 회로의 레이아웃(circuit layout)을 충족시키기 위해서 노출되어져야만 한다. 도 1a는 종래의 배선 구조를 보여주는 단면도이다. 비아(100)가 절연막(102) 내에 형성되어 있다. 상기 비아(100)가 텅스텐으로 채워져서 기판(또는 금속 배선(104)과 금속 라인(106)을 전기적으로 연결하는 텅스텐 플러그(108)가 형성된다.
디자인 룰(design rule)이 감소되거나 오정렬(misalignment)이 발생됨에 따라, 금속 라인(106)을 정의함에 있어서, 금속 라인(106)이 상기 절연막(102) 상에 형성되면서 상기 비아(100) 내의 텅스텐 플러그(108)의 일부가 노출된다.
상기 절연막(102) 상에 금속 라인(106)을 형성하기 위해서 금속막을 정의하기 위한 포토레지스트막(110)이 준비된다. 금속 라인(106)이 형성되고 텅스텐 플러그(108)의 일부가 노출된 후, 포토레지스트막(110)이 제거된다. 포토레지스트막 (110)이 제거되는 단계는 소위 애싱(ashing)이라 하며, 순수 산소(pure oxygen) 또는 풍부한 산소를 포함하는 플라즈마(plasma)가 있는 가운데 수행된다. 노출된 텅스텐 플러그(108)는 산소 플라즈마로부터 쉽게 이온을 얻어서 노출된 텅스텐 플러그(108)의 인접한 표면에 전하(112)가 포함된다.
금속 라인(106)을 형성하기 위해서 금속막의 일부가 식각 된다. 상기 식각단계를 수행하는 동안 도 1a에 도시된 구조의 표면상에 폴리머가 형성되고, 이 폴리머는 포토레지스트막(110)이 제거된 후 습식 세정 공정(wet cleaning process)에 의해 제거된다. 상기 습식 세정 공정은 pH가 약 10 내지 12인 알칼리성 용액 (alkaline solution)을 사용하여 수행된다. 상기 알칼리성 용액은 전하(112)를 포함하는 텅스텐 플러그(108)의 일부가 텅스텐 플러그(108)의 텅스텐이 없어지도록 전기분해(electrolysis) 되도록 한다.
도 1b에서와 같이, 텅스텐 플러그(100a)는 습식 세정 공정 동안 등방성 식각 (isotropic etching)에 의해 부식된다. 적어도 상기 금속 라인(106) 하부의 텅스텐 플러그(100a)의 일부가 제거되어 상기 텅스텐 플러그(100a)와 금속 라인(106) 사이의 콘택 영역이 감소된다. 감소된 콘택 영역은 콘택 저항을 증가시키고, 소자의 효율(efficiency)을 감소시킨다. 부식이 심각한 경우, 금속 라인(106)은 심지어 상기 텅스텐 플러그(100a)와 접촉하지 않을 수 있다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 노출된 금속 플러그의 부식을 방지하고, 따라서 소자의 페일(fail)을 방지하는 개선된 배선 형성 방법을 제공함에 그 목적이 있다.
도 1a 및 도 1b는 종래의 배선 형성 공정이 수행될 때 텅스텐 플러그의 부식 (erosion)을 보여주는 단면도; 및
도 2a 내지 도 2c는 본 발명의 실시예에 따른 부식 없는 배선을 형성하는 방법을 보여주는 단면도.
* 도면의 주요 부분에 대한 부호의 설명
100, 204 : 비아 102, 202 : 절연막
104 : 금속 배선 106, 210 : 금속 라인
100a, 108 : 텅스텐 플러그 110, 218 : 포토레지스트막
112 : 전하 200 : 반도체 기판
206 : 금속 플러그 208, 214 : 배리어막
212 : 금속막 216 : 반사 방지막
220 : 플라즈마 222 : 보호막
(구성)
상술한 목적을 달성하기 위한 본 발명에 의하면, 배선 형성 방법은, 금속 플러그를 포함하는 절연막이 준비된 반도체 기판 상에 형성된다. 상기 절연막 상에금속막이 형성된다. 상기 금속막을 정의하고, 금속 플러그의 일부를 노출시키는 포토레지스트막이 형성된다. 상기 포토레지스트막이 산소 플라즈마에 의해 제거된다. 상기 포토레지스트막이 제거된 후 상술한 구조의 표면상에 보호막(protection layer)이 형성된다. 상기 보호막은 열산화, 램프 가열(lamp heating)에 의한 산소 플로우 샤워(oxygen flow shower), 또는 화학 처리(chemical treatment)에 의해 형성된다. 금속막을 정의할 때 형성된 폴리머를 제거하기 위해 습식 세정 공정이 수행된다. 보호막은 노출된 금속 플러그가 알칼리성 용액과 접촉되는 것을 방지하여 금속 플러그가 습식 세정 공정 동안 식각 되지 않도록 한다.
(작용)
도 2c를 참조하면, 본 발명의 실시예에 따른 신규한 배선 형성 방법은, 노출된 금속 플러그 상에 금속 플러그와 알칼리성 용액을 분리시키는 보호막이 형성된다. 이로써, 금속 플러그는 습식 세정 공정 동안 부식되지 않고, 따라서 소자의 효율(efficiency)이 증가되도록 저항이 감소된다.
(실시예)
이하, 도 2를 참조하여 본 발명의 실시예를 상세히 설명한다.
포토레지스트막을 사용하여 금속 라인을 정의하기 위해 포토리소그라피 (photolithography) 및 식각 공정이 수행된다. 금속 라인이 정의된 후, 포토레지스트막이 제거된다. 상기 포토레지스트막 제거시 다량의 산소를 포함하는 플라즈마 (plasma containing a large amount of oxygen) 또는 산소 플라즈마(oxygen plasma)가 사용된다. 산소 플라즈마는 상기 금속 라인 하부의 노출된 금속 플러그내에 전하가 축적되어 금속 플러그와 금속 라인 사이의 접촉 저항(contact resistance)을 증가시키는 원인이 된다. 본 발명에 따른 방법은 상술한 문제점을 방지하고자 제안된 것이다.
도 2a를 참조하면, 실리콘 산화막과 같은 절연막(202)이 준비된 반도체 기판 (200) 상에 예를 들어, CVD(chemical vapor deposition)에 의해 형성된다. 상기 기판(200)의 일부가 노출되도록 상기 절연막(202) 내에 비아(via)(204)가 형성된다. 금속 플러그(206)가 상기 비아(204)를 채운다. 상기 금속 플러그(206) 형성 단계는 예를 들어, CVD로 상기 비아(204) 내에 금속막을 형성하고, 상기 절연막(202) 상에서 오버플로우(overflowing)하는 단계를 더 포함하고, 금속 플러그(206)를 형성하기 위해 예를 들어, CMP(chemical mechanical polishing) 또는 에치 백(etching back)에 의해 상기 비아(204)외의 금속막을 제거하는 단계를 더 포함한다. 금속 플러그의 바람직한 물질은 텅스텐이다. 상기 금속 플러그(206)와 절연막(202) 사이에 배리어막(barrier layer)(208)이 형성되어 있다. 상기 배리어막은 예를 들어, 스퍼터링(sputtering)에 의해 형성된 티타늄/티타늄 질화막을 포함한다. 상기 배리어막 (208)은 전기적이동(electromigration)을 방지하기 위해서 그리고 상기 금속 플러그(206)와 절연막(202) 사이 또는 금속 플러그(206)와 기판(200) 사이의 접착력을 증가시키기 위해서 사용된다.
도 2b에서와 같이, 금속 라인(210)을 형성하기 위해서 포토리소그라피 및 식각 공정이 수행된다. 알루미늄막과 같은 금속막(212)이 상기 배리어막(214) 상에 형성된다. 상기 금속막(212)은 상기 금속 라인(210)의 주된 구조(main structure)가 된다. 알루미늄은 낮은 저항을 갖고, 실리콘 산화막과 좋은 접착력을 갖기 때문에 상기 금속 라인(210)으로 적용된다. 그러나, 알루미늄은 기판 내의 스파이크 (spikes)의 원인이 되므로 상기 스파이크 효과(spike effect)를 방지하기 위해서, 티타늄/티타늄 질화막과 같은 배리어막(214)이 절연막(202) 및 노출된 반도체 기판 (200) 상에 형성된다.
금속막(212)이 형성된 후, 상기 금속막(212)으로부터의 광 반사(light reflection)를 피하기 위해 상기 금속막(212) 상에 티타늄/티타늄 질화막과 같은 반사 방지막(anti-reflecting layer)(216)이 형성된다. 상기 금속 라인(210)을 정의하기 위해 포토레지스트막(218)이 형성된다. 도 2b에서와 같은 구조를 형성하도록, 반응성 이온 식각(reactive ion etching)에 의해 금속 라인(210)이 식각 된다.
도 2c에서와 같이, 포토레지스트막(218)이 플라즈마에 의해 제거된다. 상기 포토레지스트막(218)을 제거하기 위해 산소를 소오스로 사용하는 종래의 플라즈마 (220)가 사용된다. 산소는 O+, O2 +, O2 -, O2또는 O를 포함하는 플라즈마를 형성하기 위해 라디오 주파수(radio frequency; RF)로 방출된다. 포토레지스트막(218)의 물질이 하이드로카본(hydrocarbon) 종류이기 때문에 포토레지스트막(218)은 가스 상태의 탄소 일산화물(carbon monoxide), 탄소 이산화물(carbon dioxide), 그리고 수소 이산화물(hydrogen dioxide)을 형성하도록 반응한다. 플라즈마에 의한 전하들은 고 에너지(high energy)를 갖고, 상기 노출된 금속 플러그(206)를 쉽게 투과하고, 상기 금속 플러그(206)의 표면에 축적된다. 축적된 전하들은 상기 금속 플러그(206)를 상기 기판(200)에 대해 퍼텐셜(potential)을 갖게 한다. 상기 퍼텐셜은 습식 세정 공정을 수행하는 동안 상기 금속 플러그(206)의 식각률을 증가시키므로, 상기 금속 플러그(206)와 금속 라인(210) 사이의 저항이 증가된다.
상기 금속 플러그(206)의 식각률을 감소시키기 위해 사용되는 방법들은 전하들이 상기 금속 플러그(208)에 축적되는 것을 방지하고, 습식 세정 공정을 수행하기 전에 방전시키며, 상기 습식 세정 공정을 수행하기 위해 새로운 용액을 사용하는 것을 포함한다. 본 발명에 의한 방법은 포토레지스트막(218)을 제거한 후, 상기 노출된 금속 플러그(208) 상에 실리콘 산화막과 같은 보호막(222)을 형성하는 것이다. 예를 들어, 상기 보호막(222)은 상기 금속 플러그(206)를 급속 열처리(rapid thermal process)에 의한 금속 플러그(206)의 산화에 의해 형성된다. 상기 보호막 (222)은 또한 약 250℃의 온도의 산소 플로우 샤워(oxygen flow shower) 내에서 램프와 같은 가열 소스 하에서 가열하여 형성될 수 있다. 또한, 상기 보호막(222)은 노출된 금속 플러그(206)의 표면에 화학 처리(chemical treatment)를 수행함으로써 형성될 수 있다. 상기 화학 처리는 상기 금속 플러그(26)가 예를 들어, 크롬 인산 (chromium phosphorous acid) 과 반응하도록 하는 것이다.
상기 보호막(222)이 형성된 후, 상기 기판(200) 표면상에 상기 금속 라인 (210) 식각시 형성된 폴리머를 제거하기 위해 EKC 265 또는 ACT 935와 같은 알칼리성 용액을 사용하는 습식 세정 공정이 수행된다. 상기 보호막(222)이 상기 알칼리성 용액으로부터 상기 금속 플러그(206)를 분리시키므로, 노출된 금속 플러그의 표면에 전하가 축적된다 하더라도 금속의 부식 없이 배선이 완성된다.
본 발명의 특징은 노출된 금속 플러그 상에 금속 플러그(206)와 알칼리성 용액을 분리시키는 보호막이 형성되는 것이다. 상기 금속 플러그는 습식 세정 공정 동안 부식되지 않으므로, 소자의 효율(efficiency)이 증가되도록 저항을 감소시킬 수 있는 효과가 있다.
본 발명이 바람직한 실시예로써 서술되었으나, 본 발명은 이에 국한되지 않는다. 반대로, 다양한 변형 및 유사한 배열, 절차를 포괄하고자 하므로, 첨부된 클레임들의 범위는 모든 그러한 변형예, 유사한 배열 및 절차를 포함하도록 가장 넓은 해석에 부합되어져야 한다.

Claims (5)

  1. 그 안에 금속 플러그를 갖는 절연막에 적용되는 배선 형성 방법에 있어서,
    상기 절연막 상에 금속 라인을 정의하고, 상기 금속 플러그의 일부가 노출되도록 하기 위해 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막을 제거하는 단계; 및
    상기 노출된 금속 플러그 상에 보호막(protection layer)을 형성하는 단계를 포함하되, 상기 보호막은 산화막을 포함하고 상기 노출된 금속 플러그 표면에 대해 화학 처리를 수행하여 형성되며,
    상기 화학 처리는 상기 산화막을 형성하기 위해 사용되며, 상기 금속 플러그를 크롬 인산(chromium phosphorous acid)과 반응하도록 하는 것을 포함하는 것을 특징으로 하는 배선 형성 방법.
  2. 반도체 기판에 금속 플러그가 있는 기판에 적용되는 배선 형성 방법에 있어서,
    상기 기판 상에 금속 라인을 정의하고, 상기 금속 플러그의 일부가 노출되도록 하기 위해 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막을 제거하는 단계; 및
    상기 반도체 기판 상에 급속 산화 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 배선 형성 방법.
  3. 반도체 기판에 금속 플러그가 있는 기판에 적용되는 배선 형성 방법에 있어서,
    상기 반도체 기판 상에 금속 라인을 정의하고, 상기 금속 플러그의 일부가 노출되도록 하기 위해 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막을 제거하는 단계; 및
    램프를 사용하여 산소 플로우 샤워(oxygen flow shower)로 상기 기판을 가열하는 단계를 포함하는 것을 특징으로 하는 배선 형성 방법.
  4. 반도체 기판에 금속 플러그가 있는 기판에 적용되는 배선 형성 방법에 있어서,
    상기 기판 상에 금속 라인을 정의하고, 상기 금속 플러그의 일부가 노출되도록 하기 위해 포토레지스트막을 형성하는 단계;
    상기 포토레지스트막을 제거하는 단계; 및
    크롬 인산을 사용하여 기판 상에 화학 처리를 수행하는 단계를 포함하는 것을 특징으로 하는 배선 형성 방법.
  5. 제 3 항에 있어서,
    상기 기판을 가열하는 단계는 약 250℃의 온도에서 진행되는 것을 특징으로 하는 배선 형성 방법.
KR10-1998-0052927A 1998-12-03 1998-12-03 배선형성방법 KR100452070B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-1998-0052927A KR100452070B1 (ko) 1998-12-03 1998-12-03 배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0052927A KR100452070B1 (ko) 1998-12-03 1998-12-03 배선형성방법

Publications (2)

Publication Number Publication Date
KR20000038065A KR20000038065A (ko) 2000-07-05
KR100452070B1 true KR100452070B1 (ko) 2004-12-08

Family

ID=19561266

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0052927A KR100452070B1 (ko) 1998-12-03 1998-12-03 배선형성방법

Country Status (1)

Country Link
KR (1) KR100452070B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421279B1 (ko) * 2001-06-28 2004-03-09 주식회사 하이닉스반도체 금속 배선 형성 방법
KR20040039778A (ko) * 2002-11-04 2004-05-12 주식회사 하이닉스반도체 반도체소자의 금속배선 형성방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002551A (ko) * 1994-06-03 1996-01-26 김주용 금속배선 부식 방지 방법
KR19980057072A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 전계효과트랜지스터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960002551A (ko) * 1994-06-03 1996-01-26 김주용 금속배선 부식 방지 방법
KR19980057072A (ko) * 1996-12-30 1998-09-25 김영환 반도체 장치의 전계효과트랜지스터 제조방법

Also Published As

Publication number Publication date
KR20000038065A (ko) 2000-07-05

Similar Documents

Publication Publication Date Title
JP4557479B2 (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US6177347B1 (en) In-situ cleaning process for Cu metallization
US20060128159A1 (en) Method of removing etch residues
US6150073A (en) Degradation-free low-permittivity dielectrics patterning process for damascene
KR100493486B1 (ko) 개선된 전도층 엣칭방법 및 장치
KR100255663B1 (ko) 알루미늄막의 식각방법 및 반도체장치의 배선층 형성방법
US20010012690A1 (en) Optimized metal etch process to enable the use of aluminum plugs
US6645852B1 (en) Process for fabricating a semiconductor device having recess portion
JPS62290153A (ja) 多レベル金属集積回路の製造方法
US6645864B1 (en) Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning
KR100452070B1 (ko) 배선형성방법
US5994779A (en) Semiconductor fabrication employing a spacer metallization technique
JP2001110894A (ja) 半導体装置の電気的連結配線製造方法
US6228757B1 (en) Process for forming metal interconnects with reduced or eliminated metal recess in vias
KR100452071B1 (ko) 배선형성방법
US6410417B1 (en) Method of forming tungsten interconnect and vias without tungsten loss during wet stripping of photoresist polymer
JP3652145B2 (ja) プラグの腐蝕を防止する内部配線の製造方法
US6468897B1 (en) Method of forming damascene structure
JP3505411B2 (ja) プラグの腐蝕を防止する内部配線の製造方法
KR20050069121A (ko) 반도체 소자의 금속배선 형성방법
KR0154190B1 (ko) 반도체 소자의 텅스텐-플러그 형성방법
KR100452421B1 (ko) 반도체 소자의 금속 배선 공정중 이물 제거 방법
KR100264818B1 (ko) 반도체 장치의 고신뢰성을 갖는 비어 형성방법
KR100458476B1 (ko) 반도체소자의금속배선형성방법
KR980011900A (ko) 반도체 장치의 금속배선 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080926

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee