TW468226B - Improved methods and apparatus for etching a conductive layer to improve yield - Google Patents

Improved methods and apparatus for etching a conductive layer to improve yield Download PDF

Info

Publication number
TW468226B
TW468226B TW087104088A TW87104088A TW468226B TW 468226 B TW468226 B TW 468226B TW 087104088 A TW087104088 A TW 087104088A TW 87104088 A TW87104088 A TW 87104088A TW 468226 B TW468226 B TW 468226B
Authority
TW
Taiwan
Prior art keywords
conductive
etching
layer
topography
scope
Prior art date
Application number
TW087104088A
Other languages
English (en)
Inventor
David R Arnett
Jeffrey V Musser
Original Assignee
Lam Res Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corp filed Critical Lam Res Corp
Application granted granted Critical
Publication of TW468226B publication Critical patent/TW468226B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

經濟部中央標準局—工消費合作社印m 468226 A7 B7 五、發明説明（1 ) 發明說明： 發明之背景： 本發明與半導體裝置之製造有關。較明確言之，本發 曰|涉及7種半導體裝置之製造期間蝕刻穿過層疊之導電層 所用的方法和裝置。 : 例如半導體積體電路（I C)或平面板顯示器等半導 體裝置之製造時，諸如組件鼋晶體等裝置典型地成形在例 如矽晶圓或玻璃面板等底基上。接著使用導電互連線（可 爲例如將設置在底基上方之金屬化層加以蝕刻而獲得之金 屬線）將裝置聯接在一起以便形成所需之電路。金屬化層 可包含例如鋁或其合金之其中之一，該合金可含有銅或矽 〇 對某些電路而言，履行互連要求需要多重導電層。這 些導電層典型地藉例如內層氧化物等絕緣層之助而彼此分 開。若兩個導電形貌之間或兩個不同導電層內之線之間需 要導電連接時，可使用導電插塞以便在兩個導電形貌之間 經由中間絕緣介電層而提供導電路徑。 爲協助討論起見，第1圖顯示層疊1 0之橫斷剖面視 圖，該層疊代表可在典型之半導體裝置之製造期間成形的 層部。第1圖以及此處之圖'式中，應注意的是其中所示之 層部僅具有說明性質；所示之層部上方、底下、或之間可 存在其他添加之層。此外，並非全部之圖示層部皆必要地 需要出現且可藉技術熟練人員所共同擁有的知識之助用其 本紙張尺度適用中國國家標準（CNS)A4规格（ 210X297公釐） -4- (請先閱讀背面之注意事項再填寫本頁)
經濟部中央標準局貝工消費合作社印製 46 822 6 A7 B7 五、發明説明（2 ) 他不同之層部去取代其中某些或全部。 層疊10之底部處所顯示的是代表例如矽晶圓或玻璃 面板的底基10 0。第一導電層1 0 2成形於底基1 0 0 上方。導電層1 0 2.依需要地（藉由例如習用之光阻方法 )成型以後，包含例如S i’〇2的絕緣層1 〇 4可接著成形 於導電層102上方。 藉由例如習用之蝕刻方法可在絕緣層1 0 4內成形出 介層1 1 2。導電插塞1 1 4成形於介層1 1 2內以便容 許在導電層1 0.2內有選擇之導電形貌並接著沉積出導電 層1 0 6而完成導電連接。如技術熟練人員所熟知地，導 電插塞1 1 4可包含鎢或其合金的其中之一。當使用鎢做 爲導電插塞材料時，通常使用黏劑層1 1 6 (具有內襯於 第1圖之例中之介層1 1 2內部的環狀環件之形式）以便 在整個製造過程和使用期間內容許導電插塞114更牢固 地黏著於絕緣層1 0 4內之介層1 1 2之壁部。 然後導電層1 0 6可成形在絕緣層1 〇 4上方。導電 層1 0 6可含有阻障層1 〇 8，該阻障層典型地包含τ i ' T iW、T i N或任何其他適切之阻障材料。具有選擇 性之阻障層1 0 8可設置在絕緣層1 〇 4和隨後沉積之互 連層1 1 0之間。當有阻障層1 〇 8時.，該阻障層之功能 爲防止矽原子從絕緣層1 0‘4擴散至互連層1 1 〇 °同樣 地，導.電層1 0 2與絕緣層1 〇 4之間亦可設置另—阻障 層。互連層1 1 0典型地包含銅、鋁或諸如A i _Cu、 .A 1 - S i、A 1 — Cu — S i等已知銘合金之其中之一 本紙張尺度適用中國國家標準（CMS ) A4规格（21 OX297公釐） -5 - (請先閲請背面之注意事項再填寫本頁)
經濟部中央標準局貝工消費合作社印敢 d6B226 A7 B7 五、發明説明（3 ) ο 介層1 1 2內之黏劑層1 1 6可包含與阻障層1 0 8 內所用者相同或類似之材料，例如T i、T iW、T i Ν 、或其他類似之適合之黏劑材料。層疊1 〇之形貌和層部 早爲技術熟練人員所認可並可藉由若干適合又已知之沉積 和蝕刻方法之其中任一而成形得到，該方法含有化學氣相 沉積（C V D )、電漿加強化學氣相沉積（p E C V D ) 、諸如噴濺等物理氣相沉積（P V D )、溼式蝕刻與/或 電漿加強蝕刻。 爲了在導電層1 0 6內蝕刻出所需圖型之線，於是在 毯覆式沉積之導電層1.0 6之頂上成形出覆置之光阻（ P R )層1 1 8。接著可（例如經由習用之光阻技術）成. 型出光阻層11 8而協助蝕刻底層之導電層1 0 6。就舉 例而言，該種光阻技術涉及在接觸式或步進式石印系統中 曝置光阻材料而將光阻層1 1 8成型，並使光阻材料發展 形成光罩而促進後續之蝕刻。藉由適切之蝕刻劑，便可接 著將未受光罩保護之導電層之區域蝕刻移除，而留下導電 之互連線或形貌。 爲了獲得更大之電路密度，現代半導體裝置之大小遵 循愈加窄小之設計規則。結果，立即減小形貌大小’即， 導電之互連形貌的寬度或相鄰之導電形貌之間的間距（例 如溝渠）。就舉例而言，當考慮在4百萬位元（Mb)動 態隨機存取存儲器（DRAM) I C中可接受將近0 . 8 微米（Mm)之線寬時，則256Mb DRAM 1C較 (请先閲讀背面之注意事項再填寫本頁) 裝 ,ιτ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -6 - A7 87 46 822 6 五、發明説明（4 ) 佳地使用薄至0.25微米或甚至更薄的互連線。 隨著形貌大小之縮減，使例如導電層1 〇 6等覆置之 導電層內之蝕刻導電形貌與介層112排列成行以便確保 令人滿意之導電連接卻變得愈加困難。就舉例而言，製程 中之公差會使蝕刻導電層10 6所獲得之覆置之導電線變 得相關於介層1 1 2地有些偏斜，於是黏劑層1 1 6之一 部分將曝置於蝕刻製程中，該蝕刻製程被用來在導電層_ 1 0 6中蝕刻出所需之導電線。 爲了說明前述，第2圖中描述依照習用之蝕刻方法蝕 刻導電層1 0 6以後之第1圖的層疊1 0。第2圖之例中 ，形貌2 0 2可代表例如導電線，該導電線係由蝕刻導電 層1 0 6而獲得且其設置方向與紙面正交，即，進入紙面 。形貌2 0 6可代表例如導電線，該導電線係由蝕刻導電 層2 0 2而獲得且其設置方向與形貌2 0 2正交，即，圖 式.中之由左向右。 第2圖中，（因例如製程中之公差之故）以相對於介 層1 1 2之中心的水平方式置放導電形貌2 0 2，於是使 黏劑層1 1 6之左邊部分曝置於蝕刻製程，該蝕刻製程被 用來蝕穿導電層1 〇 6而形成導電形貌2 0 2 »既然黏劑 層1 1 6典型地包含，如所提及者，類似阻障層1 0 8中 所用者的材料，則該黏劑層可相似地與用來蝕穿導電層 1 0 6所用的蝕刻劑相反應。因此，黏劑層1 1 6之一部 分可偶然地被蝕刻，以致於減小插塞1 1 4和絕緣層 1 0 4內之介層1 1 2之壁部之間的黏著力。 本紙張尺度埠用中國國家標準（CNS ) A4規格（210X297公i ) ---------裝— (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局貝工消費合作社印製 46 822 6 經濟部中央標準局員工消費合作杜印製 Α7 Β7 五、發明説明（5 ) 某些案例中，例如在導電層之過蝕刻歩驟中有一部分 黏劑層1 1 6不當地曝置於導電層鈾刻製程時，將容許某 些蝕刻劑材料沿著受損之黏劑層滲入底層之導電層1 〇 2 。如此一來，一部分之底層之導電層形貌2 〇 6可偶然地 曝置於導電層蝕刻劑材料且變成偶然地被蝕除。第2圖之 例中以符號之方式將底層之導電層1 〇 2內的導電形貌 2 0 6之受損部分顯示爲受損部分2 0 4。若底層之導電 形貌2 0 6中有足量之導電材料受損，則在施加電流以前 或以後皆會造成非意圖之斷路。如技術熟練人員所能認知 地’因該斷路會降低電路之可靠度和良率，故底層之導電 層1 0 2中之形貌和黏劑層1 1 6之偶然蝕刻係不合宜者 〇 就前述觀之，蝕刻覆置之導電層中的覆置之導電形貌 時使底層之導電形貌和/或介層中之黏劑層所受到之偶然 辑傷減至最小的改良技術爲需要之事。 發明之槪述： 本發明在某實施例中係與一種在底基處理室中藉由蝕 刻穿過導電層而形成導電形貌的方法有關，該導電層設·置^ 於半導體底基上。該方法含有利用第一蝕刻處方至少部分 地穿過導電層所作的蝕刻以‘便形成導電彤貌之頂部。該方 法進一步含有接著利用異於第一蝕刻處方的第二蝕刻處方 部分地穿過導電層之其餘厚度所作的蝕刻以便龙成導 電形貌之底部。底部設置在頂部之底下。第二蝕刻處方被 ，聋 -5 (請先閱讀背面之注意寧項再卷寫本頁)
本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -8 經 夬 裙 準 局 貝 合. 作 杜
苒 _ 4.由左至 1咐不符 5.發明説 46 822 6 五、發明説明（6 ) 配置成在導電形貌之底部中產生傾斜之蝕刻足部 另一實施例中，本發明與一種積體電路有關，該積體 電路具有成形於半導體底基上的組件。積體電路含有蝕刻 第一導電層而得的第一導電形貌，該第一導電層設置在半 導體底基上。積體電路進一步含有設置在第一導電形貌上 方的絕緣層。絕緣層之中具有介層。 積體電路進一步含有設置在介層內的導電插塞。導電 插塞以導電方式聯接至第一導電形貌。.積體電路亦含有設 匱在介層上方的第二導電形貌。蝕刻設置在絕緣層上方之 第二導.電層便得到該導電形貌。該導電形貌以導電方式聯 接於介層中所設置之導電插塞且含有具備第一蝕刻輪廓和 第一寬度的頂部、與設置在頂部底下的底部。底部所具有 之第二蝕刻輪廓異於第一鈾刻輪廓，且該底部所具有之第 二寬度大於第一寬度。 又另一實施例中，本發明與一種電漿處理室中的方法 有關，該方法被用來當以覆置之導電層成形出覆置之導電 形貌時防止底層之導電形貌受損。覆置之導電層藉絕緣層 之助與該底層之導電形貌分開，該絕緣層中具有設置於介 層內的導電插塞。導電插塞以經由絕緣層之方式聯接於覆 置之導電形貌和底層之導電層。 該方法含有利用第一蝕刻處方至少部分地蝕刻穿過覆 置之導電層以便形成頂部。頂部具有第一寬度。該方法進^ Λ6Β226 A7 B7 五、發明説明（7 ) 形貌之底部。底部所具有之第二寬度大於介層之直徑和第 —寬度。 一旦閱讀以下之詳細說明並硏究多種圖式後，本發明 之這些和其他優點將變得明顯。 * % 圖式之.簡單說明: 第1圖顯示層疊之橫斷剖面視圖，代表可在典型之半 導體裝置的製造期間成形得到之層部。 第2圖描述依照習用之蝕刻方法蝕刻導電層以後之第 1圖之層疊。 第3圖顯示TCPTM9 6 0 0 S E電漿反應器之簡化 示意圖|代表適用於本發明之蝕刻技術的蝕刻反應器。 第4圖描述含有傾斜之蝕刻足部的導電形貌，該足部 係依照本發明之蝕刻技術之實施例而成形。 第5圖依照本發明之實施例地顯示成形出傾斜之蝕刻 足部所用的本發明之蝕刻技術。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第6圖顯示本發明之實施例，其中整體之蝕刻步驟以 後留下之導電層的部分在兩次分開之蝕刻步驟中被蝕刻。 第7圖顯示本發明之實施例，其中整體之蝕刻步驟以 後留下之導電層的部分在三次分開之触刻步驟中被蝕刻。 主要元件對照表 10 層疊 10 0 底基 本紙張尺度適用中國國家標隼（QMS ) A4说格（210X 297公釐） _ 1 〇 _ 46 B22 6 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（8 ) 1 0 2 導電層 104 絕緣層 106 導電層 108 阻障層 1 1 0 互連層 ‘ 112 介層 114 導電插塞 - 1 1 6 黏劑層 118 光阻層 202，206 導電形貌 300 反應器 302 電漿處理室 3 0 3 線圈 3 0 4 沖洗頭 ‘ 305 RF產生器 3 10 夾頭 320 無線電頻產生器 3 5 0 底基 352 積體電路晶片 3 6 0 口道 402 導電形貌 4 0 4 (a) >4 0 4 Cb) 傾斜之足部 4 0 6 頂部 4 0 8 底部 本紙浪尺度適用中國國家標準（CNS ) A4规格（210 X 297公釐） -11 _ —--------：裝-- (請先閱讀背面之注意事項再填寫本頁) 訂 -11^ 經濟部中央標準局員工消費合作社印製 46 822 6 A7 _ B7 五、發明説明（9 ) 較佳實施例之詳細說明： 現在將參照隨附圖式中所示之少數較佳實施例而詳細 說明本發明。下列說明中，發表許多特殊細節以便提供對 本發明之完全瞭解。不過，技術熟練人員將明白的是可實 施本發明而無需這些特殊細節之其中某些或全部。.其他舉 例中，不說明熟知之製程步驟以免沒有必要地遮蔽本發明 〇 . 依照本發明之一方面，藉由至少以兩個步驟蝕刻導電 層之方式來減輕上述之良率下降問題。第一次導電層蝕刻 步驟中，較佳地利用整體蝕刻處方去蝕刻導電層而獲得高 蝕刻率（藉以獲得高晶圓產能）和/或大體上非等方向性 之鈾刻效應。第二次導電層蝕刻步驟中，利用蝕刻處方蝕 刻導電層之其餘厚度，該蝕刻處方被配置成在最終之導電 形貌中形成傾斜之蝕刻足部。 若例如因製程中之公差導致蝕刻之導電形貌未與介層 排列成行，則橫斷剖面大於導電層之非等方向性較高之蝕 刻部^ (該非等方向性較高之蝕刻部分在即爲第一次蝕刻 步驟的整體導電性蝕刻步驟期間成形）1的傾斜蝕刻足部可 更有效率地覆置在介層內之易受損之黏劑層上。依此方式 ，本發明有利地協助增加對底層之介層黏劑層和/或底層 之導電層中之形貌的保護而‘無需在設計規則中作伴隨物之 增加，即，無需藉著特定之較寬之光阻光罩形貌以便在整 體蝕刻步驟期間蝕刻較厚之導電形貌。 本發明之導電層鈾刻技術可在任意已知之電漿處理裝 本纸張尺度適用中國國家標準（CNS )74规^格（210X297公釐） _12- ---------裝-- * t 丨· (請先閲讀背面之注意事項再填寫本頁) 訂- - 46 8226 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（1〇) 置內實施，該電漿處理室所含者係用來作乾式蝕刻、電漿 蝕刻、活性離子蝕刻（R I E )、磁性加強活性離子蝕刻 (MERIE)、電子迴旋加速共振（ECR)等等。欲 進一步竭力完成，則在適用於乾式蝕刻之典型之電漿處理 室內利用電漿處理晶圓。該處理室含有入口，經由該入口 將處理蝕刻劑來源氣體供應至室內°適切之R F能量來源 被施加於與處理室相聯之電極以便在蝕刻劑來源氣體中感 應導致電漿。能量本身可如已知地以感應方式或電容方式 維持電漿。然後從蝕刻劑來源氣體中成形出樣品而與層疊 反應且晶圓層疊之電漿接觸區域則被鈾除。接著經由出口 排放副產品，該副產品可具有揮發性。 與電漿蝕刻有關之情況中，晶圓之處理期間內晶圓被 定位在陽極、或接地電極處。反之，與活性離子蝕刻（ R I E〕有.關之情況中，處理期間之晶圓被定位在陰極、 或動力電極處。磁性加強活性離子蝕刻（Μ E R I E )代 表R I Ε反應器幾何之變化例，其中施加之磁場被用來減 小磁性電子在反應器壁表面上之損失。據發現某些情況下 之ME R I Ε反應器能增加電漿中之電極與電極間之能量 轉換之效率。 可以預想的是可在任一上述之皮應器以及其他適切之 電漿處理反應器內實施本發'明。應注意的是無論藉由何種 方式將能量遞送至電漿，上述所言皆真，該遞送方式包括 電容式聯接之平行電極板、E C R微波電漿來源、或諸如 螺旋體、螺旋共振器、及與變壓器聯接之電漿（無論是否 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐) .13 - ' (請先閲讀背面之注意事項再填寫本頁) -裝. 訂_ A7 B7 d6 8226 五、發明説明（11 ) 爲平面式）等感應式聯接之RF來源。其中E C R和 T C P T M (與變壓器聯接之電.發）處理系統爲商場上立即 可獲得之者》例如可從加州Fremont之Lam硏究公司得到 T C Ρ τ μ系統。 雖然如前所提地可廣爲使用任何習用和適切之電漿處 理系統，但較佳之實施例中，係在T C Ρ τ μ 9 6 0 0 S Ε電漿反應器中應用本發明，該反應器可得自 Lam硏究公司。第3圖顯示TCPTM 9 6 0 0 SE電漿 反應器之簡化示意圖，其中含有底基3 5 0與範例性之積 體電路晶片3 5 2，依照本發明之蝕刻方式作蝕刻且在習_ 用之後蝕刻步驟中處理該底基以後便從底基3 5 0中切下 模具並利用該模具製造該晶片。應謹記於心的是雖然I C 晶圓在此爲容易討論之便而做爲舉例，本發明之蝕刻方法 實可用來蝕刻任何底基.，例如平坦之顯示器面板。 參照第3圖，反應器3 0 0含有'電漿處理室3 0 2 = 室3 0 2上方設置有電極3 0 3，其設置可藉第3圖之例 中之線圈完成。RF產生器3 0 5經由配合網路（第3圖 中未顯示）使線圏303通電。. 室3 0 2內設置有沖洗頭3 0 4 ,該沖洗頭較隹地含 有眾多孔洞，該孔洞使例如蝕刻劑來源氣體等氣相來源材 料釋入沖洗頭3 0 4與底基'3 5 0之間的R F感應電漿區 域內。亦可從建造於室本身之壁部中的口道或設置於室內 之氣體環件（可成環形）處釋出氣相來源材料。底基 3 5 0被引入室3 0 2內且被裝設在夾頭3 1 0上，該夾 (請先鬩讀背面之注意事項再填寫本頁) 裝· *?τ 經 濟 部 中 央 Η 準 貝 i 消 費 合 作 社 .印 製 本紙張尺度適用中國國家橾準（CNS ) A4現格（210X 297公釐） -14 - 468226 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（12) 頭之作用如同第二電極且較佳地被無線電頻產生器3 2 0 (亦典型地經由配合網路）偏壓。 含氦之冷卻氣體以加壓方式被引至夾頭310與底基 3 5 0之間做爲熱傳介質以便在處理期間準確地控制底基 溫度而確保均勻和可重覆之蝕刻結果。電漿蝕刻期間，經 由口道3 6 0抽取氣體便可調節室3 0 2內之壓力。可設 置眾多加熱器（第3圖中省略以便簡化圖示）以維持蝕刻 所需之適當室溫。欲提供接地之電路，則典型地將室. 3 0 2之室壁接地。 依照本發明之一方面而言，在蝕刻之導電形貌中特意 感應出傾斜之蝕刻足部便可如先前所提及地以有利之方式 減小導電插塞與氧化物層內之介層壁部之'間的黏劑層之受 損（可導致諸如第2圖之形貌2 0 6等底層之金屬層內之 形貌.受損）。即若蝕刻之導電形貌與底層之介層之間發生 某些公差導致之偏斜時，在導電層與絕緣層相交之處的定 點具有較大之足印的餓刻之導電形貌之傾斜蝕刻足部仍能 利地增加之機率係蝕刻之導電形貌將更完整地覆置在絕 _層中之介層上。因此，屬於曝置在（蝕刻覆置之導電層 所用的）蝕刻製程中的介層內之黏劑層之環形環件的區域 之機率便有利地減至最小，黏劑層和/或底層之導電層形 貌的受損機率亦隨之減至最小。 應注意的是本發明之導電蝕刻技術在實施例中減小黏 劑層和/或底層之導電形貌之受損的可能性，其減小受損 之方式係在整體蝕刻步驟以後進行非明顯之蝕刻步驟，該 本紙張尺度適用中國國家楳準（CNS ) A4規格（210X297公釐） --|5 - m — - - . II _ - I I .\ I /. * t ,./ .. (請先閲讀背面之注意事項再填寫本頁) 訂
I d 4-6 322 ^ A7 __B7_ .五、發明説明（13 ) 非明顯之蝕刻步驟有意地產生導電形貌之傾斜蝕刻足部。 此有意之引入傾斜蝕刻足部與現行之蝕刻設計中之努力相 反，現行之蝕刻設計致力於在蝕刻形貌上達成較非等方向 性之蝕刻，即，從蝕刻形貌之頂部至蝕刻形貌之底部有大 體上鉛垂之側壁。. ' 如所提及者，致力於鉛垂之蝕刻側壁的現代蝕刻方法 中典型地不合需要的傾斜蝕刻足部在此案例中有利地加強 黏劑層之保護而不需要使導電形貌之頂部加大。既然導電 形貌之頂部的尺度維持不變，則經由成型以促進從覆置之 導電層蝕刻出導電形貌的光阻形貌便仍可利用現存之光阻 成型工具加以成型。有利的是 '達成本發明所提供之改進 良率並不需要改變光阻成型工具和/或光阻圖型。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項.再填寫本頁) 爲了促進本發明之優點和特色的討論，第4圖依照本 發明之實施例地描述導電形貌4 2 ,該導電形貌含有依照 本發明之蝕刻技術所成形之傾斜蝕刻足部。第4圖中，底 基100、底層之導電層102、絕緣層104、阻障層 1 0 8、插塞1 1 4和黏劑層1 1 6皆大體上與第1圖和 第2圖中具有類似之參考數字的結構相類似。被顯示成其 上仍設置有成型之光阻部分1 1 8的導電型貌4 0 2含有 傾斜之足部4 0 4 ( a )和4 0 4 ( b )。 如於第4圖中所示地，'導電層4 0 2之頂部4 0 6之 寬度d1由成型之光阻部分118之寬度決定之。有利的 是，可藉由現存/習用之光阻成型工具和/或光阻設計規 則成形出具有形貌寬度d 1之光阻光罩。例如，寬度d 1 ^氏張尺度適用中國國家標準（CNS > A4规格（210X297公釐） .16 - ' 468226 A7 B7 五、發明説明（14 ) 可（但並非必定）窄於其上設置有導電形貌4 0 2的介層 之直徑。頂部4 0 6代表導電層之一部分，此部分較佳地 藉蝕刻方法作整體蝕刻，該飩刻方法具有最佳化之快速蝕 刻率和/或大體上成鉛垂之側壁。 典型地含有至少一部分之阻障層1Ό 8的導電形貌 4 0 2之底部4 0 8所具有之寬度d 2有利地寬於寬度 d 1以便提供較大之保護予黏劑層1 16和/或底層之導 電層1 0 2中之形貌。底部4 0 8之蝕刻輪廓較佳地異於 頂部之蝕刻輪廓。例如，實施例中之頂部可具有大體上非 等方向性之蝕刻輪廓而第二蝕刻部分可較傾斜，即，具有 加大較多之足印。 經 濟 部 中 央 標 準 局 員 工 消 f 合 作 社 製. (請先閲讀背面之注意事項再填寫本頁) 實施例中，寬度d 2較佳地大於其上設置有導電形貌 4 0 2之介層的直徑。然而寬度d 2不應大到造成相鄰之 形貌不合宜地短路在一起。如可認知地，寬度d 1和d 2 之正確尺度可隨著不同裝置和不同方法而變化。如所示地 ，即若例如成型和/或製造方法中之公差導致導電形貌 4 0 2成爲相對於絕緣層1 0 4中之介層地偏斜，底部 4 0 8 .(具有其傾斜之足部4 0 4 ( a )和4 0 4 ( b ) )仍提供較有效率之保護予黏劑層1 1 5。 如先前所提及者，導電形貌4 0 2之底部4 0 8可含 有至少一部分之阻障層1 04。當然若導電層不需要阻障 層時，底部4 0 8可簡單地代表全部導電層之一部分。實 施例中若有阻障層1 0 8的話，則成形出頂部4 0 6的整 體蝕刻步驟在抵達互連層1 1 0與阻障層1 0 8之間的界 本紙浪尺度適用中國國家棵準（CNS ) A4規格（210X297公釐） -17- 4 6 822 6 Δ7 Α7 Β7 五、發明説明（15 ) 面以前便可終止。換言之，底部4 0 8可含有至少一部分 之互連層1 1 0和全部之阻障層1 〇 8。另一實施例中， 底部408僅含有阻障層1〇8，即，成形出頂部406 之整體蝕刻步驟可在互連層1 1 0與阻障層1 0 8之間的 界面處絡止。又另一實施例中，底部4 0 8可僅含有一部 分之阻障層10 8，即，容許成形出頂部4 06之整體蝕 刻步驟前進超過互連層1 1 0與阻障層1 0 8之間的界面 而進入至少一部分之阻障層。應認知的是整體蝕刻之正確 深度（與伴隨地底部4 0 8之正確厚度）視所需之寬度 d 2和傾斜部分4 0 2 ( a )與/ 4 0 2 ( b )之斜率而 定。 .. 經濟部中央標準局舅工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 實施例中，可藉單一蝕刻步驟實行使底部4 0 8成形 的蝕刻步驟（即，整體蝕刻步驟以後實行之蝕刻步驟）。 另一實施例中*使底部4 0 8成形之蝕刻步驟可含有多重 步驟"例如，其中之一餓刻步驟可被用來蝕穿互連層 1 1 0之其餘部分，而另一蝕刻步驟則可被用來既蝕穿阻 障層1 0 8又實行穿過阻障層之過蝕刻步驟。過蝕刻爲技 術熟練人員所熟知之槪念且其歸屬之蝕刻所實行之方式可 確保導電和/或阻障材料在其不需要之處（即，無保護性 光阻所在之處）的軌跡能被充分地移除。如進一步之例地 ，其中之一蝕刻步驟可被用‘來蝕穿互連層11〇之其餘部 分，另一蝕刻步驟可被用來蝕穿阻障層1 0 8，而又另一 蝕刻步驟則可被用來實行穿過阻障層的過蝕刻步驟。 依照本發明之一方面而言，縱然爲了導致傾斜之蝕刻 本紙張尺度適用中國國家標準（CNS ) Α4规格（2丨οχ2打公釐） _ 18 - A7 d 6 822 β ___B7 五、發明説明（16 ) 足部而改變一項或更多項蝕刻處.方之變數，仍可使用與整 體蝕刻處方類似的處方去成形出導電形貌4 0_ 2之傾斜蝕 刻足部。例如，可降低整體蝕刻處方之蝕刻率而促進蝕刻 足部之成形。當不希望受到理論束縛時，據信導電層之蝕 刻將隨著時間經過而侵蝕保護性之光阻形貌，例如，第4 圖之光阻形貌1 1 8。有些被侵鞞之光阻材料在蝕刻期間 會沿著成形之導電形貌，例如導電形貌4 0 2，的側壁而 聚合。若穿過導電形貌4 0 2之鉛垂蝕刻率減小，則聚合 物會有較多時間建立於，例如，角落處，此角落爲進行鈾 刻之導電形貌之側壁與部分蝕刻之導電層之表面的相交之 處。側向聚合物沉積之增加將在此區域中增加導電層之保 護，因而使得導電層在進行蝕刻時依非等_方向性較低之方 式被蝕刻，即，當蝕刻向下前進至穿過導電層時便成形出 導電蝕刻足部。 因有可替代或添加之機制，故可降低其上設置有底基 的電極之溫度。同樣地，當不希望被理論束縛時，據信電 極溫度之降低（與伴隨地進行蝕刻之底基的溫度）會增加 聚合物粒子的凝結速率或底基上之沉澱物。聚合物凝結之 增加會增加聚合物沉積，因而有助於以與先前涉及降低蝕 刻率之說明的類似方式使蝕刻足部成形。例如在實施例中 增加氦之背側冷卻壓力可降’低底基溫度，於是增加進行處 理之底基與夾頭之間的熱傳速率。 又因有另一可替代或添加之機制，故可增加其上設置 有底基的電極之D C偏壓而促進蝕刻足部之成形。增加較 ---------「裝— ' * (請先閱讀背面之注意事項再填窝本頁) 訂 m 經濟部中央標準局員工消費合作社印製 本紙張尺度適用令國國家榇準（CNS ) A4規格（210 X 297公釐） -19- 經濟部中央標隼局貝工消費合作社印黎 46 822 6 A7 ____ B7 五、發明説明（17) 低電極之偏壓的效應爲增加鈾刻之噴濺組件，於是增加光 阻侵蝕之速率並增加聚合物沉積之速率。 依照本發明之實施例地，第5晴顯示使傾斜之蝕刻足 .部成形的本發明之蝕刻技術。步驟5 0 2中，以整體蝕刻 處方去蝕刻覆置之導電層，例如第1圖之導電層1 1 6， 的至少一部分。如先前所提及地，整體蝕刻處方較佳地被 配置成使穿過導電層之蝕刻率最大以便增加底基產能。有 些案例中，整體蝕刻步驟可藉添加或可替代之方式被配置 爲成形出具有大體上非等方向性之蝕刻形貌，即，大體上 鉛垂之蝕刻側壁。步驟5 0 4中，利用被配置成導致傾斜 蝕刻足部的處方去蝕刻導電層之其餘部分。舉例之中，在 蝕穿互連層，例如第1圖之互連層1 1 0，以前步驟 5 0 2便終止。另一例中，步驟5 0 2可被用來大體上蝕 穿互連層，例如第1圖之互連層li〇，且步驟5〇4可 被用來蝕穿阻障層，例如第1圖之阻障層1 0 8，並當作 過蝕刻步驟。 實施例中，雖然改變一項或多項整體蝕刻變數，但步 驟5 0 4中所用的處方大體上類似步驟5 0 2中所用的處 方。如先前提及者，當穿過導電層之蝕刻率降低、其上設 置有底基之電極的溫度降低、且/或較低電極之D C偏壓 增加時便可成形出傾斜之蝕刻足部。整體蝕刻步驟5 0 2 中所用之變數中可變動其他變數以便獲得傾斜之蝕刻足部 〇 如於先前所提地，單一或較多分開之蝕刻步驟中可含 本紙張尺度適用中國國家標準{ CNS ) A4規格（210X297公釐〉 (請先閲讀背面之注意事項再填寫本頁)
-20- 經濟部中央標準局員工消費合作社印製
46 822 B A7 ____B7 _ 五、發明説明（18) 有被配置成導致傾斜之蝕刻足部的蝕刻步驟。例如，完成 整體蝕刻以後，可用分開之蝕刻處方蝕穿互連層，例如第 1圖之互連層1 1 〇，的其餘部分。另一阻障物蝕刻處方 可被用來蝕穿阻障層，例如第1圖之阻障層1 0 8，並被 用來當作過蝕刻處方。第6圖顯示此實施例，其中在兩個 分開之蝕刻步驟6 0 2和6 0 4中完成第5圖之傾斜蝕刻 足部的蝕刻步驟504。第6圖中，步驟602和步驟 6 0 4可較佳地代表被配置成導致傾斜蝕刻足部的蝕刻步 驟。 又另一實施例中，可用另一蝕刻處方進行過蝕刻步驟 。第7圖顯示可替代之實施例，其中以三個分開之步驟完 成第5圖之傾斜蝕刻足部的蝕刻步驟5 0 4。步驟7 ◦ 2 中，較佳地利用被配置成使傾斜之蝕刻足部成形的處方去 蝕刻互連層之其餘部分（在完成第5圖之步驟5 0 2以後 所留置者）’。 步驟7 0 4中，利用阻障物蝕刻處方去蝕刻阻障層， 例如第1圖之阻障層1 0 8。既然步驟7 0 2已可使傾斜 蝕刻足部成形，則使步驟7 0 4中所用之阻障物蝕刻處方 被配置成導致阻障層內之傾斜蝕刻形貌並非全然必要。尤 爲真實的是層疊之阻障層可極薄。然而，步驟7 0 4中所 用之阻障物蝕刻處方在實施例中可被配置成進一步加大或 大體上維持傾斜之蝕刻足部。步驟7 0 6中，可用分開之 過蝕刻處方淸除導電材料之任何軌跡，該軌跡所在之區域 內，例如蝕刻形貌之間和開放之場域中，不需要導電材料 本紙張尺度適用中國國家標準（CNS } A4規格（210X297公釐） {請先閲讀背面之注意事項再填寫本頁) 訂 -21 - 46 822 6 A7 ___B7 五、發明説明（19 )
Q 下列章節中，掲示適合在蝕刻之導電形貌上導致傾斜 之蝕刻足部所用的變數之近似範圍。這些變數範圍被預期 能適於蝕刻鋁合金導電層，該導電層可設置包含T i、 T i N >或T i W等之阻障層。氟化學之案例中，可選擇 之阻障層可包含例如W、或T i W。雖然下文中揭示之適 當範圍與TCP 9 6 0 0 S E電漿反應器中之1 0 Omm 和2 0 0 m m晶圓有關，這些範圍應被用來當作導引以便 使得技術熟練人員能採用揭示之蝕刻技術於具有其他尺度 和/或其他蝕刻反應器（無論是否涉及電漿）的晶圓。 利用TCP9 6 00 S E電漿反應器中之氯化學蝕刻的 1 0 Q m m晶圓 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 對利用氯化學蝕刻的1 Ο 0 m m晶圓而言，蝕刻劑來 源氣體之總流量介於約4 0標準立方公分/分鐘（ s c cm)至約1 5 0 s c cm之間1而較佳地介於約 40 s c cm至約2 0 ◦ s c cm之間，且較佳地爲約 70sccm°Cl2比BC13之比率介於約0 _ 25至 約2 . 0之間，而較佳地介於約0 . 5至約1 . 3之間， 且較佳地爲約1 . 0。 TCP動力可介於約2 0 0瓦（w)至約5 0 0W之 間，而較佳地介於約3 5 0W至約4 5 0W之間，且較佳 地爲約4 7 5W。T C P動力比底部電極動力之比率可介 於約1 . 15至約3 . 0之間，而較佳地介於約1 . 2至 本紙張尺度適用中國國家標準（CNS ) A4規格{ 210X297公潑Ί -22 - 4 6 82 2 6 A7 , B7 五、發明説明（2〇 ) 約1 . 45之間，且最佳地爲約1 . 35。 室內之壓力，單位爲毫托（mT)，介於約4mT至 約2 5mT之間，而較佳地介於約8mT至約1 5mT之 間，且最佳地爲約1 0 m T。背側氦之冷卻壓力，單位爲 托（T) ，可介於〇托（T)至約2 0 T之間，而較佳地 介於約8 T至約1 2 T之間，且最佳地爲約1 0 T。 此外，可設置聚合物沉積加強氣體。實施例中，以約 3 s c c m至約2 5 s c c m之間的範圍供應氮（N 2 ) 經濟部中央標準局員工消費合作社印製 {請先閲讀背面之注項再填商本頁) (單位爲s c cm)，而較佳地介於約5 s c cm至約 1 0 s c cm之間，且最佳地爲約5 s c cm。可選擇性 地以添加或可替代之方式設置氧（〇2)，其設置範圍介於 約3 s c cm至約1 5 s c cm之間，而較佳地介於約3 s c cm至約5 s c cm之間，且最佳地爲約4 s c cm 。再者，可依添加或可替代之方式添加（單位爲s c cm )氟碳氣體，例如任何氟氯烷氣體，其添加之範圍介於約 3 s c cm至約1 5 s c cm之間，而較佳地介於約3 s c cm至約1 〇 s c cm之間，且最佳地爲約5 s c c m。此外，可依添加或可替代之方式添加碳氫氣體 ，例如甲烷，其添加之範圍介於約3 s c c m至約1 5 s c c m之間，而較佳地介於約3 s c c m至約1 〇 s c cm之間，且最佳地爲約4 s c cm。 利用TCP9600SE電漿.反應器中之氟化舉鈾刻的 1 0 0 m m晶圓 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) -23 - d6 822 6 A7 B7 五、發明説明（21 ) 實施例中，可依可替代或添加之方式利用氟化學。若 利用氟化學的話，可應用早先提及之與氯化學有關之變數 (例如室壓）、背側氦冷卻壓力、與聚合物沉積加強氣體 。然而，氟化學所需之RF動力可介於約200W至約 6 0 0W之間，而較佳地介於約4 0 0W至約5 0 0W之 .間，且最佳地爲約5 0 0 W。 T C P動力比底部電極動力的比率可介於約2至約 24之間，而較佳地介於約2.5至約6之間，且最佳地 爲約3。蝕刻劑氣體之總量（單位爲s c c m )可介於約 3 0 s c cm至約100 s c cm之間，而較佳地介於約 40 s c cm至約6 0 s c cm之間，且最佳地爲約5 0 sc cm。SFdbBC 13的比率可介於約〇 · 5至約 4 · 0之間，而較佳地介於約1 . 〇至約3 . 0之間，且 最佳地爲約1 . 2。有選擇性的是，氯（C 1 2 )可添加之 範圍爲介於約1 %至約6 0 %之間，而較佳地介於約1 0 %至約3 0 %之間，且最佳地爲約2 0 %的總氣體流量。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 亦可設置聚合物沉積加強氣聽。例如，可設置之氮（N 2 ) 的範屬爲介於約5 s c cm至釣1 〇 s c cm之間，且較 佳地爲約5 s c cm。 利用TC P 9 6 0 0 S E電漿反應器中之氯化學蝕刻的 2 0 0 m m晶圓 實施例中，TCP, RF動力可介於約2 5 0W至約 7 0 0W之間，而較佳地介於約4 0 0W至約5 5 0W之 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公f ) -24- A7 46 8226 B7___ 五、發明説明（22 ) (請先閱讀背面之注意事項再填寫本頁) 間，且最佳地爲約4 5 0 W。T C P電極動力比底部電極 動力的比率可介於約1 . 1 5至約3 . 0之間，而較佳地 介於約1 . 2至約1 . 4 5之間，且最佳地爲約1 · 2。 蝕刻劑來源氣體之總量可介於約4 0 s c c m至約 4 0 0 s c cm之間，而較佳地介於約40 s c cm至約 200 s c cm之間，且最佳地爲約100 s c cm。 C 1 2比B C 1 3的比率可介於約0 . 2 5至約2 . 0之間 ，而較佳地介於約0 . 5至約1 . 3之間，且最佳地爲約 0 . 6。室內壓力可介於約4毫托（mT)至約2 5m 丁 之間，而較佳地介於約8mT至約1 5mT之間，且，最佳 地爲約1 0 m T。背側氦冷卻壓力可介於約〇 T至約2 0 T之間，而較佳地介於約8 T至約1 2 T之間，且最佳地 爲約1 2 T。 亦可設置聚合物沉積加強氣體。例如，可設置氮（N )之範圍爲介於約5 s c cm至約1 〇 s c cm之間，且 較佳地爲約5 s c c m* 經濟部中央標準局員工消費合作社印製 利用TCP 9 6 0 0 S E電漿反應器中之氟化學蝕刻的 2 0 0 m m晶圓
如於1 0 〇m晶圓之例中，可依取代或添加於氯化學 蝕刻步驟之方式利用氟化學。氟化學之案例中，可利用與 2 0 0 m m晶圓之氯蝕刻例相關聯之某些變數，例如室內 壓力和背側氦冷卻壓力。然而，RF TC P動力可介於 約2 0 0W至約7 0 0W之間，而較佳地介於約4 〇 〇W 本紙張尺度適用中國國家標準{ CNS ) A4規格（210X297公釐) -25- 46 822 6 A7 B7 五、發明説明（23) (請先閱讀背面之注意事項再填寫本頁} 至約6 0 0 W之間，且最佳地爲約6 0 OW。TC P動力 比底部電極動力的比率可介於約2至約2 4之間，而較佳 地介於約2 . 5至約6之間，且最佳地爲約3。 蝕刻劑來源氣體之總量可介於約5 0 s c c m至約 1 5 ◦ s c cm之間，而較佳地介於約6 0 s c cm至約 100s ccm之間1且最佳地爲約80s ccm" SFe 比B C 1 3的比率可介於約0 · 0 5至約4 . 0之間，而較 佳地介於約1 . 0至約3 · 0之間，且最佳地爲約2 . 2 。可選擇的是，C 1 2可添加之範圍爲介於約1 s c cm至 約2 5 s c cm之間，而較佳地介於約1 s c cm至約 15s c cm之間，且最佳地爲約10 s c cm。 亦可設置聚合物沉積加強氣體。例如，可設置氮（N2 )之範圍爲介於約3 s c cm至約2 5 s c cm之間，而 較佳地介於約5 s c c m至約1 5 s c c m之間，且最佳 地爲約1 0 s c cm。可依可替代或添加之方式添加氧（ 經濟部中央標準局員工消費合作社印製 〇2)之範圍爲介於約3 s c cm至約1 5 s c cm之間， 而較佳地介於約5 s c c m至約1 0 s c c m之間。具有 選擇性之氟氯烷和碳氫化合物中存有類似之數字範圍，其 他聚合物沉積加強氣體可依可替代或添加之方式利用該數 字範圍（例如，介於約3 s c cm至約1 5 s c cm之間 且較佳地介於約5s c cm至約10s c cm之間）。 就氟化學之案例而言，室壓可介於約4毫托（mT) 至約2 5 m T之間，而較佳地介於約8mT至約1 5mT 之間，且最佳地爲約1 2 m T。背側氦冷卻壓力可介於約 -26- 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公t ) 經濟部中央標準局員工消費合作社印製 46 822 6 μ A7 B7 五、發明説明（24) Ο T至約2 Ο T之間，而較佳地介於約8 T至約12 T之 間，且最佳地爲約1 2 T。 舉例 例1 樣品蝕刻中，在TCP 9 6 0 0 SE電漿反應器中處 理2. 〇 〇mm晶圓，該晶圓上具有1 5 0 0 angstrom (埃） 之TiW作阻障層、包含5500埃之Al— Si— Cu 的覆置之互連層、與包含2 5 0埃之T i N的覆置之抗反 射覆層（ARC)。整體蝕刻中所用之化學含有<：12和 B C 1 3。傾斜之飩刻足部的蝕刻步驟中所用之化學進一步 含有S F 6和N 2。 安定化之步驟中，室內壓力約爲1 2毫托且背側氦壓 力約爲5托。C 1 2和B C 1 3蝕刻劑來源氣體分別以約 80 s c cm和約40 s c cm之方式流動。當電發反應 器內之壓力（室壓和/或背側冷卻壓力）與氣流條件安定 化以後，安定化之步騾便停止。 穿透與鋁之整體蝕刻步驟中，反應器室內之壓力（約 1 2毫托）的維持方式與背側氦冷卻壓力（.約5托）之者 相同。頂部T C P電極動力爲約5 0 0W且底部動力爲約 3 5 0 W。C 1 2和B C 1 3氣體之流動分別爲約8 〇 s c cm和約40 s c cm。當例如監視2 6 1mm之光 學發射而檢測出鋁之終點時|此穿透和鋁之整體蝕刻步驟 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) 訂 -27- 46822 6 A7 B7 Μ濟部中央標準局員工消費合作社印製 五、 發明説明 (25) i 便 .停 止 0 1 1 接 著 以 相 同 之 內 部 室 壓（ 約 1. 2 毫托 )和相同之 R F 1 l 動 力 ( T C P 動 力 和 底 部 電極 動 力 分 別爲 約 5 0 0 W 和約 請 1 先 i 3 5 0 W ) 去使 用 鋁 之 過 蝕刻 及 淸 除 步驟 。此鋁之過 蝕刻 間 讀 1 1 / 淸 除 步 ESC 驟 中 之 C 1 2和 B C 1 氣流爲各約5 O s C cm 背 Λ 之 1 0 背 側 氦 冷卻 m 力 爲 約 1 2托 過 蝕 刻步 驟爲8 0 % 之過 注 意 事 1 蝕 刻 即 此 過 蝕 刻 之 蝕 刻步 驟 的 經 過時 間爲穿透和 鋁之 項 再 填 1 ') 整 體 m 刻步 驟 之 經 適 時 間 的約 8 0 % 0 本 頁 裝 1 欲 在 T i W 阻 障 層 中 製出 傾 斜 之 蝕刻足部，則改 變 1 1 I R F 動 力 以 及 C 1 2和 B C 1 之氣流。 例如，傾斜蝕刻 1 ] I _足部 之 蝕 刻 中 T C P 動 力和 底 部 電 極動 力分別爲約 1 1 6 0 0 W 和約 2 0 0 W 〇 C 1 2和 B C 1 氣流分別烏 ，約 訂 I 1 0 S C C m 和 約 2 5 S C C m 〇 此 外， 亦設置有約 5 5 I | S C C m 之 S F S氣流 。聚合物沉積加強之N 2以約1 0 1 I S C C m 之 方式 流 動 〇 背 側氦 冷卻 壓 力被 維持成約1 2托 1 \ 且 室 內 壓 力 爲 約 1 2 毫 托 。當 例如 監 視7 ◦ 3 m m 之 光學 、丄 1 發 射 而 檢 測 出 鶴 之 終 點 時 ，傾 斜 蝕 刻足部 之蝕刻步驟 便停 1 1 止 0 Ί 亦 進 行 的 是 T 1 W 之 過蝕 刻 和 淸 除蝕 刻（1 0 0 %過 1 蝕 刻 ) P 此 T i W 之 過 蝕 刻步 驟 中 將內 部之室壓維 持成 1 1 約 1 2 毫 托 而背 側 氦 冷卻壓 力 爲 約 5托 。R F動力 維持 I [ 相 同 即 T C P 動 力 和 底 部電 極 動 力 分別 爲約6 0 0 W和 1 1 2 0 0 W 〇 實 際 上 T i W之 過 蝕 刻 步驟 中無氯氣流 動。 1 I 然 而 T i W 之 過 蝕 刻步 驟期 間 有 約 2 5 s c c m 之 1 1 本紙張尺度適用中國國家標準（CNS ) Α4既格（210Χ297公釐） -28- 6 經濟部中央標準局員工消費合作社印製 A7 B7 五、發明説明（26) BC 13和約80 s c cm之SFs流入室內。 例2 另一樣品蝕刻中，在TC P 9 6 0 0 S E電漿反應器 中處理2 0 0mm晶圓，該晶圓上具有1 〇 〇 〇埃之 TiN作阻障層、包含7500埃之Al — S i— Cu的 覆置之互連層、與包含2 5 0埃之T i N的覆置之抗反射 覆層（A R C )。 , 安定化之步驟中，室內壓力約爲1 0毫托。C 1 2流和 B C 1 3流分別爲約9 0 s c c m和約6 0. s c c m。背側 氦壓力爲約5托。當電漿反應器內之壓力（室壓和/或背 側冷卻壓力）與氣流條件安定化以後，安定化之步驟便停 止。.. 另一蝕刻步驟被用來穿透ARC層並進行鉅之整體蝕 刻。此穿透和鋁之整體蝕刻步驟中，室內壓力爲約1 〇毫 托。頂部T C P電極和底部電極所需之RF動力分別爲約 5 0 0瓦和3 5 0瓦。氯和B C 1 3蝕刻劑來源氣體之流動 分別爲約9 0 s c c m和約6 0 s c c 背側氣冷卻壓 力爲約5托。當檢測出鋁蝕刻步驟之終點時，穿透和鋁整 體鈾刻便停止。 另一蝕刻步驟中，使用蝕刻處方去製出傾斜蝕刻足部 並進行過蝕刻步驟。此步驟中，室內壓力爲約1 〇毫托。 T C P電極和底部電極之R F動力設定分別爲約4 5 0W 和約3 7 5 W。C 1 2和B C 1 3之蝕刻劑來源氣流分別爲 本紙張尺度適用中國國家標準（CNS ) A4規格（2!0X297公釐） (請先閲讀背面之注$項再填寫本頁) ''裝' ，丁 -29- Λ6822 6 A? ____B7____;_ 五、發明説明（27) 約40 s c cm和約6 0 s c cm。背側氦冷卻壓力爲約 1 2托。當達成1 Ο 0%之過蝕刻時，此蝕刻步驟便停止 0 雖然已根據數個較佳之實施例去說明本發明，仍有本 發明之範疇以內的替代例、置換例、和對等例。應注意的 是，有許多可替代之方式去履行本發明之方法和裝置。因 此有意的是下列隨附之申請專利範圍被解釋爲含有屬於本 發明之真實精神與範疇以內的全部該種替代例、置換例、 和對等例。 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局負工消費合作社印製 適 .度 尺 張 紙 本 準 標 家 國 國 讀 -30-

Claims (1)

  1. d6 8226 B| D8 六、申請專利範圍 1. 一種在底基處理室中藉由蝕刻穿過導電層而形成 導電形貌的方法，該導電層設置於半導體底基上，該方法 包含： 利用第一鈾刻處方至少部分地蝕刻穿過該導電層以便 形成該導電形貌之頂部：與 接著利用異於該第一蝕刻處方的第二蝕刻處方至少部 分地蝕刻穿過該導電層之其餘厚度以便形成該導電彤貌之 底部，該底部設置在該頂部之底下，該第二蝕刻處方被配 置成在該導電形貌之該底部中產生傾斜之蝕刻足部。 2. 申請專利範圍第1項之方法，其中該第一蝕刻處 方被配置成所獲得之穿過該導電層的蝕刻率高於該第二蝕 刻處方所獲得的蝕刻率》 3 .申請專利範圍第2項之方法，其中該第一蝕刻處 方被配置成獲得最大之穿過該導電層的蝕刻率。 4.申請專利範圍第1項之方法/其中該底基處理室 代表電漿處理室》 經濟部中央標準局貝工消費合作社印裝 (請先閲面之注意事項再填寫本頁) 5 ·申請專利範圍第4項之方法，其中該電漿處理室 代表聯接有變壓器的電漿蝕刻室。 6 .申請專利範圍第5項之方法，其中利用氯化學蝕 刻該導電形貌》 7 .申請專利範圍第5項之方法，其中利用氟化學蝕 刻該導電形貌。 8 .申請專利範圍第5項之方法，其中該聯接有變壓 器的電漿處理室含有裝設在該底基底下之較低電極，當蝕 本紙張尺度適用中國國家揉準（CNS ) A4規格（210X297公釐） -31 - A8 B8 C8 D8 16 8226 t、申請專利範圍 刻該導電形貌之該底部時的該較低電極之D C 形成該導電形貌之該頂部時的該較低電極之D 9 .申請專利範圍第1項之方法，其中當 形貌之該底部時所維持之該底基之溫度低於當 形貌之該頂部時的該底基之溫度。 1 〇 .申請專利範圍第1項之方法，其中 設置在絕緣層中所成形之介層的上方，該絕綠 導電層底下，該導電形貌之該頂部的寬度小於 徑，該導電形貌之該底部至少與位於界面處之 直徑同寬，該界面位於該導電形貌之該底部與 偏壓高於當 c偏.壓" 蝕刻該導電 形成該導電 該導電形貌 層設置在該 該介層之直 該介層之該 該介層之間 ----t----^---裝-- (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工济費合作社印製 1 1，申請 設置於其間之導 1 2 .申請 有設置於該導電 1 3 .申請 與下層導電形貌 底下。 1 4 申請 底基代表製造積 15. 件，包含： 種 專利範圍第1 電插塞，該導 專利範圍第1 插塞與該介層 專利範圍第1 成導電接觸， 專利範圍第1 體電路所使用 積體電路，真 蝕刻第一導電層而得的第 設置在該半導體底基上； 項之方法*其中該介層含有 電插塞包含鈦。 1項之方法，其中該介層含 之內壁之間的層部。 2項之方法，其中導電插塞 該導電形貌設置在該絕緣層 3項之方法，其中該半導體 的半導體底基。 有成形於半導體底基上之組 導電形貌，該第一導電層 -32- 本紙張尺度逋用中國國家標準（CNS > A4規格（210X297公釐） 6 2 2 B 6 Hr 8 88 8 ABCD 經濟部中央標隼局員工消費合作社印裝 、申請專利把圍 設置在該第一導電形貌上方的絕緣層，該絕緣層之中 具有介層； 設置在該介層內的導電插塞，該導電插塞以導電方式 聯接至該第一導電形貌；與 設置在該介層上方的第二導電形貌，飩刻設置在該絕 緣層上方之第二導電層便得到該導電形貌，該導電形貌以 導電方式聯接於該介層中所設置之該導電插塞且含有： 具有第一蝕刻輪廓和第一寬度的頂部；與 設置在該頂部底下的底部，該底部所具有之第二蝕刻 輪廓異於該第一蝕刻輪廓，該底部所具有之第二寬度大於 該第一寬度。 1 6 .申請專利範圍第1 5項之積體電路，其中該導 電插塞包含鎢。 1 7 .申請專利範圍第1 6項之積體電路，其中該第 一蝕刻輪廓之非等方向性更甚於該第二蝕刻輪廓。 1 8 .申請專利範圍第1 5項之積體電路，其中該第 二寬度大於該介層直徑。 1 9，申請專利範圍第1 8項之積體電路，其中該第 —寬度小於該介層之該直徑。 2 0 .申請專利範圍第1 8項之積體電路，進一步包 含介於該導電插塞與該介層內壁之間的層部。 21 . —種電漿處理室中的方法，甩來當以覆置之導 電層成形出覆置之導電彤貌時防止底層之導電形貌受到損 傷，該覆置之導電層藉絕緣層之助與該底層之導電形貌分 本紙浪尺度適用中國國家標準（CNS > A4规格（210 X 297公釐）. -33 - (請先閲讀背面之注意事項再填窝本頁) 訂 經濟部中央標準局身工消費合作社印策 4 6 822 δ as D8六、申請專利範圍 開，該絕緣層中具有設置於介層內的導電插塞，該導電插 塞以經由絕緣層之方式聯接於該覆置之導電形貌和該底層 之導電層，該方法包含： 利用第一蝕刻處方至少部分地蝕刻穿過該覆置之導電 層以便形成頂部，該頂部具有第一寬度；與 利用異於該第一蝕刻處方的第二蝕刻處方至少部分地 蝕刻穿過該覆置之導電層之其餘厚度以便形成該覆置之導 電形貌之底部，該底部所具有之第二寬度大於該介層之直 徑和該第一寬度。 2 2 .申請專利範菌第2 1項之方法，其中該第一蝕 刻處方被配置成具有高於該第二蝕刻處方的蝕刻率。 2 3 .申請專利範圍第2 1項之方法，其中該頂部之 非等方向性甚於該底部》 2 4 .申請專利範圍第2 1項之方法，進一步包含利 用異於該第一蝕刻處方和該第二蝕刻處方的第三蝕刻處方 蝕刻穿過該導電層之阻障層。 2 5 .申請專利範圍第2 4項之方法，進一步包含在 蝕刻穿過該覆置之導電層之該其餘厚度以後實施過鈾刻步 驟- I 裝 訂 - - / , :' (請先鬩讀背面之注意事項再填寫本貢) 本紙張尺度逋用中國國家標準（CNS ) Α4規格（210X297公嫠） -34-
TW087104088A 1997-03-19 1998-03-19 Improved methods and apparatus for etching a conductive layer to improve yield TW468226B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/820,533 US5849641A (en) 1997-03-19 1997-03-19 Methods and apparatus for etching a conductive layer to improve yield

Publications (1)

Publication Number Publication Date
TW468226B true TW468226B (en) 2001-12-11

Family

ID=25231067

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087104088A TW468226B (en) 1997-03-19 1998-03-19 Improved methods and apparatus for etching a conductive layer to improve yield

Country Status (8)

Country Link
US (1) US5849641A (zh)
EP (1) EP1010203B1 (zh)
JP (1) JP4451934B2 (zh)
KR (1) KR100493486B1 (zh)
AT (1) ATE252275T1 (zh)
DE (1) DE69819023T2 (zh)
TW (1) TW468226B (zh)
WO (1) WO1998042020A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6159861A (en) * 1997-08-28 2000-12-12 Nec Corporation Method of manufacturing semiconductor device
KR100257080B1 (ko) * 1997-09-26 2000-05-15 김영환 반도체소자의제조방법
US6077762A (en) * 1997-12-22 2000-06-20 Vlsi Technology, Inc. Method and apparatus for rapidly discharging plasma etched interconnect structures
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
US5939335A (en) 1998-01-06 1999-08-17 International Business Machines Corporation Method for reducing stress in the metallization of an integrated circuit
US6106663A (en) * 1998-06-19 2000-08-22 Lam Research Corporation Semiconductor process chamber electrode
US6248252B1 (en) * 1999-02-24 2001-06-19 Advanced Micro Devices, Inc. Method of fabricating sub-micron metal lines
TW573369B (en) * 1999-03-31 2004-01-21 Lam Res Corp Improved techniques for etching an aluminum neodymium-containing layer
US6383931B1 (en) * 2000-02-11 2002-05-07 Lam Research Corporation Convertible hot edge ring to improve low-K dielectric etch
US6387820B1 (en) * 2000-09-19 2002-05-14 Advanced Micro Devices, Inc. BC13/AR chemistry for metal overetching on a high density plasma etcher
DE10149736C1 (de) * 2001-10-09 2003-04-17 Infineon Technologies Ag Verfahren zum Ätzen eines Metallschichtsystems
US7244671B2 (en) * 2003-07-25 2007-07-17 Unitive International Limited Methods of forming conductive structures including titanium-tungsten base layers and related structures
KR100831572B1 (ko) * 2005-12-29 2008-05-21 동부일렉트로닉스 주식회사 반도체 소자의 배선 형성방법
JP2007214171A (ja) * 2006-02-07 2007-08-23 Hitachi High-Technologies Corp エッチング処理方法
US20100003828A1 (en) * 2007-11-28 2010-01-07 Guowen Ding Methods for adjusting critical dimension uniformity in an etch process with a highly concentrated unsaturated hydrocarbon gas
US8409937B2 (en) * 2011-01-07 2013-04-02 Eastman Kodak Company Producing transistor including multi-layer reentrant profile
CN106158724B (zh) * 2015-03-24 2019-03-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3994793A (en) * 1975-05-22 1976-11-30 International Business Machines Corporation Reactive ion etching of aluminum
FR2312114A1 (fr) * 1975-05-22 1976-12-17 Ibm Attaque de materiaux par ions reactifs
DE3071299D1 (en) * 1979-07-31 1986-01-30 Fujitsu Ltd Dry etching of metal film
US4373990A (en) * 1981-01-08 1983-02-15 Bell Telephone Laboratories, Incorporated Dry etching aluminum
JPS57170534A (en) * 1981-04-15 1982-10-20 Hitachi Ltd Dry etching method for aluminum and aluminum alloy
US4370196A (en) * 1982-03-25 1983-01-25 Rca Corporation Anisotropic etching of aluminum
JPS63238288A (ja) * 1987-03-27 1988-10-04 Fujitsu Ltd ドライエツチング方法
US4838992A (en) * 1987-05-27 1989-06-13 Northern Telecom Limited Method of etching aluminum alloys in semi-conductor wafers
JPS6432633A (en) * 1987-07-29 1989-02-02 Hitachi Ltd Taper etching method
NL8902744A (nl) * 1989-11-07 1991-06-03 Koninkl Philips Electronics Nv Werkwijze voor het aanbrengen van sporen uit aluminium of een aluminiumlegering op een substraat.
DE3940083A1 (de) * 1989-12-04 1991-06-13 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnen in integrierten halbleiterschaltungen
JP2673380B2 (ja) * 1990-02-20 1997-11-05 三菱電機株式会社 プラズマエッチングの方法
JP3170791B2 (ja) * 1990-09-11 2001-05-28 ソニー株式会社 Ａｌ系材料膜のエッチング方法
US5211804A (en) * 1990-10-16 1993-05-18 Oki Electric Industry, Co., Ltd. Method for dry etching
US5185058A (en) * 1991-01-29 1993-02-09 Micron Technology, Inc. Process for etching semiconductor devices
DE4107006A1 (de) * 1991-03-05 1992-09-10 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen
US5126008A (en) * 1991-05-03 1992-06-30 Applied Materials, Inc. Corrosion-free aluminum etching process for fabricating an integrated circuit structure
EP0535540A3 (en) * 1991-10-02 1994-10-19 Siemens Ag Etching process for aluminium-containing coatings
DE4136178A1 (de) * 1991-11-02 1993-05-06 Deutsche Thomson-Brandt Gmbh, 7730 Villingen-Schwenningen, De Schaltung zur kontinuierlichen zoom-einstellung der bildbreite in einem fernsehempfaenger
JPH06108272A (ja) * 1992-09-30 1994-04-19 Sumitomo Metal Ind Ltd プラズマエッチング方法
JP3449741B2 (ja) * 1992-11-26 2003-09-22 東京エレクトロン株式会社 プラズマエッチング方法
US5387556A (en) * 1993-02-24 1995-02-07 Applied Materials, Inc. Etching aluminum and its alloys using HC1, C1-containing etchant and N.sub.2
JP3317582B2 (ja) * 1994-06-01 2002-08-26 菱電セミコンダクタシステムエンジニアリング株式会社 微細パターンの形成方法
US5783101A (en) * 1994-09-16 1998-07-21 Applied Materials, Inc. High etch rate residue free metal etch process with low frequency high power inductive coupled plasma

Also Published As

Publication number Publication date
DE69819023T2 (de) 2004-04-22
EP1010203B1 (en) 2003-10-15
ATE252275T1 (de) 2003-11-15
KR100493486B1 (ko) 2005-06-03
JP4451934B2 (ja) 2010-04-14
DE69819023D1 (de) 2003-11-20
JP2001517367A (ja) 2001-10-02
US5849641A (en) 1998-12-15
KR20000076337A (ko) 2000-12-26
WO1998042020A1 (en) 1998-09-24
EP1010203A1 (en) 2000-06-21

Similar Documents

Publication Publication Date Title
KR100451487B1 (ko) 반도체웨이퍼에칭방법
TW468226B (en) Improved methods and apparatus for etching a conductive layer to improve yield
JP4454148B2 (ja) 改良式の酸化層エッチング方法
US6090717A (en) High density plasma etching of metallization layer using chlorine and nitrogen
TW546737B (en) Method of plasma etching organic antireflective coating
JP2915807B2 (ja) 六弗化イオウ、臭化水素及び酸素を用いる珪化モリブデンのエッチング
TW529105B (en) Etching method of organic based insulating film and dual damascene process
JP2002510146A (ja) 異方性プラチナプロファイルのエッチング方法
JP2005508078A (ja) 高アスペクト比形態のエッチング方法
WO1997045866A1 (en) Mechanism for uniform etching by minimizing effects of etch rate loading
JP4638030B2 (ja) セルフアライメントコンタクトホールを形成するためのエッチング方法
KR100743873B1 (ko) 플라즈마 처리 챔버 내에서의 에칭을 개선하기 위한 기술
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
JP3862035B2 (ja) 半導体装置およびその製造方法
US20030077905A1 (en) Novel post etching treatment process for high density oxide etcher
TW400571B (en) Self-aligned contacts for semiconductor device
US7709343B2 (en) Use of a plasma source to form a layer during the formation of a semiconductor device
JP3358179B2 (ja) ポリシリコン層のプラズマ・エッチング方法
JP2003163205A (ja) 酸化膜エッチング方法
JPH0786249A (ja) ドライエッチング方法
TW556285B (en) Etching method
JPH0513775A (ja) 半導体集積回路装置の製造方法
JP2003526194A (ja) 集積回路導体の形成方法
JPH11243083A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent