JP3358179B2 - ポリシリコン層のプラズマ・エッチング方法 - Google Patents
ポリシリコン層のプラズマ・エッチング方法Info
- Publication number
- JP3358179B2 JP3358179B2 JP2000209480A JP2000209480A JP3358179B2 JP 3358179 B2 JP3358179 B2 JP 3358179B2 JP 2000209480 A JP2000209480 A JP 2000209480A JP 2000209480 A JP2000209480 A JP 2000209480A JP 3358179 B2 JP3358179 B2 JP 3358179B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- sio
- polysilicon
- cap
- heo
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 75
- 229920005591 polysilicon Polymers 0.000 title claims description 75
- 238000000034 method Methods 0.000 title claims description 63
- 238000001020 plasma etching Methods 0.000 title description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 75
- 238000009616 inductively coupled plasma Methods 0.000 claims description 37
- 238000005530 etching Methods 0.000 claims description 31
- 125000006850 spacer group Chemical group 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- 230000001681 protective effect Effects 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 2
- 230000001131 transforming effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 97
- 239000007789 gas Substances 0.000 description 21
- 230000015572 biosynthetic process Effects 0.000 description 17
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 12
- 239000010409 thin film Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- 230000003628 erosive effect Effects 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 3
- 101100260048 Arabidopsis thaliana TCP9 gene Proteins 0.000 description 2
- -1 HBr compound Chemical class 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000003796 beauty Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000013386 optimize process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、半導体集積回路
(IC)の製造に関し、より具体的には、薄いSiO2
層の上にあるポリシリコン層をパターン形成されたSi
O2層を介してプラズマ・エッチングする方法の改良に
関する。生み出されるポリシリコン線は、ウェーハ製造
の以降の処理段階で非常に望ましい垂直プロファイルを
有する。
(IC)の製造に関し、より具体的には、薄いSiO2
層の上にあるポリシリコン層をパターン形成されたSi
O2層を介してプラズマ・エッチングする方法の改良に
関する。生み出されるポリシリコン線は、ウェーハ製造
の以降の処理段階で非常に望ましい垂直プロファイルを
有する。
【0002】
【従来の技術】先進の半導体IC、特にDRAMチップ
の製造では、絶縁ゲート電界効果トランジスタ(IGF
ET)が広く使用されている。DRAMチップのワンデ
バイス・メモリ・セルは、IGFETおよび記憶コンデ
ンサから成る。それぞれのIGFETのソース/ドレイ
ン領域との金属接点からゲート導体を分離するスペーサ
の形成が特に重要である。図1ないし図6に、窒化シリ
コン(Si3N4)絶縁スペーサ形成プロセスの必須段階
ごとの構造を示す(図の縮尺は一定でないことを指摘し
ておく)。図1の構造は、形成プロセスの最初の段階の
シリコン・ウェーハの一部である。次に図1について説
明する。構造10は、厚さ5.2nmの酸化シリコン
(SiO2)層12によってコーティングされたシリコ
ン基板11を含み、その上にいわゆるGCスタック13
が形成されている。当業者には周知のとおり、この薄い
SiO2層12がIGFETのゲート誘電体を形成す
る。以下この層をSiO2ゲート層12と称する。GC
スタック13は一般に、重ね合わされた複数の層、すな
わち、厚さ250nmの非ドープ底部ポリシリコン層1
4、厚さ50nmのSiO2キャップ層15、および厚
さ57nmの誘電体反射防止コーティング(SixOyN
z)層16から成る。GCスタック13の上には、厚さ
0.5μmのポジ型フォトレジスト材料の層17が標準
的に形成される。
の製造では、絶縁ゲート電界効果トランジスタ(IGF
ET)が広く使用されている。DRAMチップのワンデ
バイス・メモリ・セルは、IGFETおよび記憶コンデ
ンサから成る。それぞれのIGFETのソース/ドレイ
ン領域との金属接点からゲート導体を分離するスペーサ
の形成が特に重要である。図1ないし図6に、窒化シリ
コン(Si3N4)絶縁スペーサ形成プロセスの必須段階
ごとの構造を示す(図の縮尺は一定でないことを指摘し
ておく)。図1の構造は、形成プロセスの最初の段階の
シリコン・ウェーハの一部である。次に図1について説
明する。構造10は、厚さ5.2nmの酸化シリコン
(SiO2)層12によってコーティングされたシリコ
ン基板11を含み、その上にいわゆるGCスタック13
が形成されている。当業者には周知のとおり、この薄い
SiO2層12がIGFETのゲート誘電体を形成す
る。以下この層をSiO2ゲート層12と称する。GC
スタック13は一般に、重ね合わされた複数の層、すな
わち、厚さ250nmの非ドープ底部ポリシリコン層1
4、厚さ50nmのSiO2キャップ層15、および厚
さ57nmの誘電体反射防止コーティング(SixOyN
z)層16から成る。GCスタック13の上には、厚さ
0.5μmのポジ型フォトレジスト材料の層17が標準
的に形成される。
【0003】GCスタック13のデリニエーション(de
lineation)・プロセスは、フォトレジスト層17にパ
ターンを形成し所望のマスクを製作することから始ま
る。次いで、フォトレジスト・マスク17を使用して、
下にあるSixOyNz層16およびSiO2キャップ層1
5の露出部分をツーステップ・プロセスで順番に選択エ
ッチングする。エッチングは、CHF3ベースの化学反
応および以下のプロセス・パラメータを用いてMark
II RIEエッチャ内で実行することができる。M
ark II RIEエッチャは、米カリフォルニア州
サンタクララのアプライド・マテリアルズ(Applied Ma
terials)社から販売されているツールである。
lineation)・プロセスは、フォトレジスト層17にパ
ターンを形成し所望のマスクを製作することから始ま
る。次いで、フォトレジスト・マスク17を使用して、
下にあるSixOyNz層16およびSiO2キャップ層1
5の露出部分をツーステップ・プロセスで順番に選択エ
ッチングする。エッチングは、CHF3ベースの化学反
応および以下のプロセス・パラメータを用いてMark
II RIEエッチャ内で実行することができる。M
ark II RIEエッチャは、米カリフォルニア州
サンタクララのアプライド・マテリアルズ(Applied Ma
terials)社から販売されているツールである。
【0004】SixOyNzエッチング CHF3流量:60sccm O2流量:10sccm 圧力:約2.67Pa(20mTorr) 電力:200W 時間:105s 上記「sccm」は、立方センチメートル/分(標準状
態)(standard cubic centimeters per minute)を表
す。
態)(standard cubic centimeters per minute)を表
す。
【0005】エッチング終点は、386.5nm放射
(CN)に調整した光学分光計で検出する。ただし、全
体的な安全性を考えて約15%のオーバエッチ(約20
s)が実施される。
(CN)に調整した光学分光計で検出する。ただし、全
体的な安全性を考えて約15%のオーバエッチ(約20
s)が実施される。
【0006】SiO2エッチング CHF3流量:30sccm Ar流量:60sccm 圧力:約2.67Pa(20mTorr) 電力:200W 時間:90s
【0007】エッチング終点は、475.5nm放射
(CO)に調整した光学分光計によって検出する。同様
に、全体的な安全性を考えて約30sのオーバエッチが
実施される。得られる構造を図2に示す。
(CO)に調整した光学分光計によって検出する。同様
に、全体的な安全性を考えて約30sのオーバエッチが
実施される。得られる構造を図2に示す。
【0008】次いで、オゾン中でのアッシングによって
フォトレジスト・マスク17を剥離し、構造10を標準
的に洗浄する。
フォトレジスト・マスク17を剥離し、構造10を標準
的に洗浄する。
【0009】次に、同じMark II RIEリアク
タ内で、SixOyNz層16を以下の操作条件で剥離す
る。 SixOyNz剥離 CHF3流量:60sccm O2流量:10sccm 圧力:2.67Pa(20mTorr) 電力:200W 時間:80s
タ内で、SixOyNz層16を以下の操作条件で剥離す
る。 SixOyNz剥離 CHF3流量:60sccm O2流量:10sccm 圧力:2.67Pa(20mTorr) 電力:200W 時間:80s
【0010】エッチング終点は、386.5nm放射
(CN)に調整した光学分光計で検出する。オーバエッ
チは実施しない。得られる構造を図3に示す。図3から
分かるとおり、ポリシリコン層14はパターン形成され
たSiO2キャップ層15によってマスクされている。
(CN)に調整した光学分光計で検出する。オーバエッ
チは実施しない。得られる構造を図3に示す。図3から
分かるとおり、ポリシリコン層14はパターン形成され
たSiO2キャップ層15によってマスクされている。
【0011】次の段階では、パターン形成されたSiO
2キャップ層15をin-situのハード・マスクとして使用
してポリシリコン層14の露出部分をエッチングする。
この段階は、2つのRFジェネレータを備える高密度L
AM TCP9400プラズマ・リアクタ内でHBrベ
ースの化学反応を用いて標準的に実行される。このツー
ルは、米カリフォルニア州フリーモントのラム・リサー
チ(LAM Research)社から販売されている。
2キャップ層15をin-situのハード・マスクとして使用
してポリシリコン層14の露出部分をエッチングする。
この段階は、2つのRFジェネレータを備える高密度L
AM TCP9400プラズマ・リアクタ内でHBrベ
ースの化学反応を用いて標準的に実行される。このツー
ルは、米カリフォルニア州フリーモントのラム・リサー
チ(LAM Research)社から販売されている。
【0012】ウェーハを、前記プラズマ・エッチャの真
空チャンバの静電チャックの上に置き、以下の操作条件
を適用する。 HBr流量:210sccm HeO2流量:15sccm 圧力:約0.8Pa(6mTorr) TCP電力:125W バイアス電力:77W RF周波数:13.56MHz
空チャンバの静電チャックの上に置き、以下の操作条件
を適用する。 HBr流量:210sccm HeO2流量:15sccm 圧力:約0.8Pa(6mTorr) TCP電力:125W バイアス電力:77W RF周波数:13.56MHz
【0013】光学分光計でこの段階を監視し、ポリシリ
コン層14/薄いSiO2ゲート層12界面(405n
m放射)を標準的に検出する。
コン層14/薄いSiO2ゲート層12界面(405n
m放射)を標準的に検出する。
【0014】得られる構造10を図4に示す。この段階
中に、SiOx材料の薄膜18が構造10の表面全体に
形成される。ポリシリコン・エッチング段階中に構造1
0の表面に再付着するこの薄いSiOx膜は、HeO2ガ
ス・フロー中の酸素分子によって生成される。この薄膜
は、シリコン基板を保護するスクリーンとして使用され
る。ポリシリコン層14の残存部分は、ほぼ線の形状を
呈する。以下、これらの線をGC線と称し、符号はその
まま14とする。
中に、SiOx材料の薄膜18が構造10の表面全体に
形成される。ポリシリコン・エッチング段階中に構造1
0の表面に再付着するこの薄いSiOx膜は、HeO2ガ
ス・フロー中の酸素分子によって生成される。この薄膜
は、シリコン基板を保護するスクリーンとして使用され
る。ポリシリコン層14の残存部分は、ほぼ線の形状を
呈する。以下、これらの線をGC線と称し、符号はその
まま14とする。
【0015】次いでウェーハをDHF溶液中で標準的に
洗浄し、薄膜18のSiOx材料およびGC線14の上
に残ったキャップ層15のSiO2材料を除去する。図
4から分かるとおり、GC線14の上には薄くなりコー
ナが丸くなったSiO2キャップ15が残っている。S
i3N4スペーサ形成プロセスのこの段階での構造を図5
に示す。
洗浄し、薄膜18のSiOx材料およびGC線14の上
に残ったキャップ層15のSiO2材料を除去する。図
4から分かるとおり、GC線14の上には薄くなりコー
ナが丸くなったSiO2キャップ15が残っている。S
i3N4スペーサ形成プロセスのこの段階での構造を図5
に示す。
【0016】最後に、GC線14の側面を覆うSi3N4
スペーサを形成する。そのため、LPCVDリアクタ内
でNH3/DCS(ジクロロシラン)化学反応を使用し
て構造10の上に厚さ75nmのSi3N4側壁保護層を
コンフォーマルに付着させる。例えば、SVG VTR
7000+リアクタ(米カリフォルニア州サンホゼのS
VGサムコ(SVG−THERMCO)社から販売)を
使用し、以下の操作条件を用いる。 NH3流量:200sccm DCS流量:40sccm 圧力:約14.67Pa(110mTorr) 温度:720℃
スペーサを形成する。そのため、LPCVDリアクタ内
でNH3/DCS(ジクロロシラン)化学反応を使用し
て構造10の上に厚さ75nmのSi3N4側壁保護層を
コンフォーマルに付着させる。例えば、SVG VTR
7000+リアクタ(米カリフォルニア州サンホゼのS
VGサムコ(SVG−THERMCO)社から販売)を
使用し、以下の操作条件を用いる。 NH3流量:200sccm DCS流量:40sccm 圧力:約14.67Pa(110mTorr) 温度:720℃
【0017】次いでこの構造を、先に述べたAME52
00RIEリアクタ内で異方性エッチングし、光学式エ
ッチング終点システムを使用してSiO2ゲート層12
の露出(386.5nm放射)を検出する。
00RIEリアクタ内で異方性エッチングし、光学式エ
ッチング終点システムを使用してSiO2ゲート層12
の露出(386.5nm放射)を検出する。
【0018】適当な操作条件は以下の通りである。 CHF3流量:100sccm HeO2流量:14sccm 圧力:約13.32Pa(100mTorr) 電力:500W RF周波数:13.56MHz
【0019】このエッチング段階で、図6に符号19で
示した絶縁Si3N4スペーサの形成は終了である。
示した絶縁Si3N4スペーサの形成は終了である。
【0020】パターン形成されたSiO2キャップ層1
5を介し、これをin situのハード・マスクとして使用
してポリシリコンを異方性エッチングする段階は最も重
要かつ決定的である。第1に、SiO2ゲート層12の
厚さを完全なままに維持し、これによってHBr化合物
によって生成された水素原子がシリコン基板11中に注
入されるのを防ぐSiOxの薄膜がこの段階中に形成さ
れるため、これは肯定的な側面を有する。残念なこと
に、この段階では、IGFET速度の電気パラメータを
決定する適当なSi3N4スペーサを形成する以降の処理
段階に必要な所望の垂直プロファイルを有するGC線1
4を作り出すことができない。この段階中にSiO2キ
ャップ層15の重大なエロージョンが起こり、これによ
って層14のポリシリコン材料の側壁侵食が誘発され、
図4に示すような典型的なGC線14のプロファイルが
生じる。実際、層15のコーナのSiO2材料が部分的
に除去されるため、層14のポリシリコン材料がそのエ
ッチング中に保護されず、寄生ポリシリコン・エッチン
グが誘発され、図4に示す典型的なペデスタル(pedest
al)を有するテーパのついたGC線が作り出される。こ
の現象は、約4:1という、このエッチング段階の不十
分なポリシリコン:キャップSiO2選択性(ポリシリ
コンとSiO2のエッチング・レートの比)によって説
明される。さらに、図5に関して、GC線14の側面と
基板表面とによって定義される角θが満足のゆくもので
はなく、以降のウェーハ処理段階、具体的には、拡散
(ソース/ドレイン)領域を画定するためのイオン注入
段階に必要な所望の垂直プロファイルからはほど遠いと
いうことを理解されたい。
5を介し、これをin situのハード・マスクとして使用
してポリシリコンを異方性エッチングする段階は最も重
要かつ決定的である。第1に、SiO2ゲート層12の
厚さを完全なままに維持し、これによってHBr化合物
によって生成された水素原子がシリコン基板11中に注
入されるのを防ぐSiOxの薄膜がこの段階中に形成さ
れるため、これは肯定的な側面を有する。残念なこと
に、この段階では、IGFET速度の電気パラメータを
決定する適当なSi3N4スペーサを形成する以降の処理
段階に必要な所望の垂直プロファイルを有するGC線1
4を作り出すことができない。この段階中にSiO2キ
ャップ層15の重大なエロージョンが起こり、これによ
って層14のポリシリコン材料の側壁侵食が誘発され、
図4に示すような典型的なGC線14のプロファイルが
生じる。実際、層15のコーナのSiO2材料が部分的
に除去されるため、層14のポリシリコン材料がそのエ
ッチング中に保護されず、寄生ポリシリコン・エッチン
グが誘発され、図4に示す典型的なペデスタル(pedest
al)を有するテーパのついたGC線が作り出される。こ
の現象は、約4:1という、このエッチング段階の不十
分なポリシリコン:キャップSiO2選択性(ポリシリ
コンとSiO2のエッチング・レートの比)によって説
明される。さらに、図5に関して、GC線14の側面と
基板表面とによって定義される角θが満足のゆくもので
はなく、以降のウェーハ処理段階、具体的には、拡散
(ソース/ドレイン)領域を画定するためのイオン注入
段階に必要な所望の垂直プロファイルからはほど遠いと
いうことを理解されたい。
【0021】下表Iに角θの値を、GC線14が、ウェ
ーハの端に位置するのかまたは中央に位置するのか、お
よび孤立した領域に位置するかまたはネストされた(ne
sted)領域に位置するのかに基づいて示す。
ーハの端に位置するのかまたは中央に位置するのか、お
よび孤立した領域に位置するかまたはネストされた(ne
sted)領域に位置するのかに基づいて示す。
【表1】
【0022】所望のSiOx保護層を生成するのに適当
な先のHBr/HeO2ベースのプロセスは、所望の垂
直プロファイルを有するGC線を作り出さず、受け入れ
がたい。
な先のHBr/HeO2ベースのプロセスは、所望の垂
直プロファイルを有するGC線を作り出さず、受け入れ
がたい。
【0023】現在までに、キャップ層15のSiO2材
料に関してポリシリコン材料をエッチングするいくつか
の異なる化学反応が開発されてきたが、これらの全て
が、SiOx薄膜18の形成および/またはGC線の垂
直プロファイルに関してなんらかの懸念材料を有してい
る。
料に関してポリシリコン材料をエッチングするいくつか
の異なる化学反応が開発されてきたが、これらの全て
が、SiOx薄膜18の形成および/またはGC線の垂
直プロファイルに関してなんらかの懸念材料を有してい
る。
【0024】
【発明が解決しようとする課題】したがって本発明の主
な目的は、パターン形成されたSiO2キャップ層を介
して薄いSiO2層の上のポリシリコン層を、高密度プ
ラズマ・エッチャ内でHBr/HeO2混合ガスを用い
てプラズマ・エッチングする方法の改良であって、TC
P/バイアス電力比およびHBr/HeO2ガス比が最
適化された方法を提供することにある。
な目的は、パターン形成されたSiO2キャップ層を介
して薄いSiO2層の上のポリシリコン層を、高密度プ
ラズマ・エッチャ内でHBr/HeO2混合ガスを用い
てプラズマ・エッチングする方法の改良であって、TC
P/バイアス電力比およびHBr/HeO2ガス比が最
適化された方法を提供することにある。
【0025】本発明の他の目的は、パターン形成された
SiO2キャップ層を介して薄いSiO2層の上のポリシ
リコン層をプラズマ・エッチングする方法の改良であっ
て、ポリシリコン:キャップSiO2選択性が10:1
よりも大きくなる方法を提供することにある。
SiO2キャップ層を介して薄いSiO2層の上のポリシ
リコン層をプラズマ・エッチングする方法の改良であっ
て、ポリシリコン:キャップSiO2選択性が10:1
よりも大きくなる方法を提供することにある。
【0026】本発明の他の目的は、パターン形成された
SiO2キャップ層を介して薄いSiO2層の上のポリシ
リコン層をプラズマ・エッチングする方法の改良であっ
て、作り出されるポリシリコン線が垂直プロファイルを
有する方法を提供することにある。
SiO2キャップ層を介して薄いSiO2層の上のポリシ
リコン層をプラズマ・エッチングする方法の改良であっ
て、作り出されるポリシリコン線が垂直プロファイルを
有する方法を提供することにある。
【0027】本発明の他の目的は、パターン形成された
SiO2キャップ層を介して薄いSiO2層の上のポリシ
リコン層をプラズマ・エッチングする方法の改良であっ
て、絶縁スペーサ形成プロセスにおいて広く応用するこ
とができる方法を提供することにある。
SiO2キャップ層を介して薄いSiO2層の上のポリシ
リコン層をプラズマ・エッチングする方法の改良であっ
て、絶縁スペーサ形成プロセスにおいて広く応用するこ
とができる方法を提供することにある。
【0028】
【課題を解決するための手段】本発明に基づいて、下に
ある薄いSiO2層の上に形成されたポリシリコン層を
所定のパターンに従ってドライ・エッチングする方法を
説明する。この方法は、前記所定のパターンに従ってパ
ターン形成されたSiO2キャップ層を前記ポリシリコ
ン層の上に形成し、in-situのハード・マスクとする段
階、得られた構造を、TCP(トランスフォーマ・カッ
プルド・プラズマ)およびバイアス電力を供給する2つ
のRFジェネレータを備えた高密度プラズマ・エッチャ
の真空チャンバの静電チャックの上に置く段階、および
ポリシリコン層の露出領域を、パターン形成されたSi
O2キャップ層を通して下にある薄いSiO2層まで、H
Br/HeO2ベースの化学反応を用いて異方性エッチ
ングする段階であって、TCP/バイアス電力比が1.
9よりも大きく、かつHBr/HeO2ガス流量比が2
0よりも大きく、その結果、ポリシリコン:キャップS
iO2選択性が10:1よりも大きくなり、実質的に垂
直なプロファイルを有するポリシリコン線が生み出され
る段階を含む。
ある薄いSiO2層の上に形成されたポリシリコン層を
所定のパターンに従ってドライ・エッチングする方法を
説明する。この方法は、前記所定のパターンに従ってパ
ターン形成されたSiO2キャップ層を前記ポリシリコ
ン層の上に形成し、in-situのハード・マスクとする段
階、得られた構造を、TCP(トランスフォーマ・カッ
プルド・プラズマ)およびバイアス電力を供給する2つ
のRFジェネレータを備えた高密度プラズマ・エッチャ
の真空チャンバの静電チャックの上に置く段階、および
ポリシリコン層の露出領域を、パターン形成されたSi
O2キャップ層を通して下にある薄いSiO2層まで、H
Br/HeO2ベースの化学反応を用いて異方性エッチ
ングする段階であって、TCP/バイアス電力比が1.
9よりも大きく、かつHBr/HeO2ガス流量比が2
0よりも大きく、その結果、ポリシリコン:キャップS
iO2選択性が10:1よりも大きくなり、実質的に垂
直なプロファイルを有するポリシリコン線が生み出され
る段階を含む。
【0029】さらに本発明に基づいて、ポリシリコン線
に窒化シリコン・スペーサを形成する方法を説明する。
この方法は、薄いゲートSiO2層でコーティングされ
たシリコン基板の上に、ポリシリコン層およびパターン
形成されたSiO2キャップ層を形成する段階と、基板
を、TCP(トランスフォーマ・カップルド・プラズ
マ)およびバイアス電力を供給する2つのRFジェネレ
ータを備えた高密度プラズマ・エッチャの真空チャンバ
の静電チャックの上に置く段階と、ポリシリコン層の露
出領域を、パターン形成されたSiO2キャップ層を通
して下にあるSiO2ゲート層まで、HBr/HeO2ベ
ースの化学反応を用いて異方性エッチングする段階であ
って、TCP/バイアス電力比が1.9よりも大きく、
かつHBr/HeO2ガス流量比が20よりも大きく、
その結果、ポリシリコン:キャップSiO2選択性が1
0:1よりも大きくなり、実質的に垂直なプロファイル
を有するポリシリコン線が生み出される段階と、パター
ン形成された層のキャップSiO2材料および前記エッ
チング段階中に構造の表面全体に形成された薄い保護S
iOx層を除去する段階と、構造の上にSi3N4材料の
ブランケット層を付着させ、この層を異方性ドライ・エ
ッチングして、ポリシリコン線の側壁に所望のSi3N4
スペーサを形成する段階とを含む。
に窒化シリコン・スペーサを形成する方法を説明する。
この方法は、薄いゲートSiO2層でコーティングされ
たシリコン基板の上に、ポリシリコン層およびパターン
形成されたSiO2キャップ層を形成する段階と、基板
を、TCP(トランスフォーマ・カップルド・プラズ
マ)およびバイアス電力を供給する2つのRFジェネレ
ータを備えた高密度プラズマ・エッチャの真空チャンバ
の静電チャックの上に置く段階と、ポリシリコン層の露
出領域を、パターン形成されたSiO2キャップ層を通
して下にあるSiO2ゲート層まで、HBr/HeO2ベ
ースの化学反応を用いて異方性エッチングする段階であ
って、TCP/バイアス電力比が1.9よりも大きく、
かつHBr/HeO2ガス流量比が20よりも大きく、
その結果、ポリシリコン:キャップSiO2選択性が1
0:1よりも大きくなり、実質的に垂直なプロファイル
を有するポリシリコン線が生み出される段階と、パター
ン形成された層のキャップSiO2材料および前記エッ
チング段階中に構造の表面全体に形成された薄い保護S
iOx層を除去する段階と、構造の上にSi3N4材料の
ブランケット層を付着させ、この層を異方性ドライ・エ
ッチングして、ポリシリコン線の側壁に所望のSi3N4
スペーサを形成する段階とを含む。
【0030】TCP/バイアス電力比およびHBr/H
eO2ガス流量比がそれぞれ約2.45および28であ
り、その結果、ポリシリコン:キャップSiO2選択性
が約20:1となることが好ましい。
eO2ガス流量比がそれぞれ約2.45および28であ
り、その結果、ポリシリコン:キャップSiO2選択性
が約20:1となることが好ましい。
【0031】バイアス電力を低くすることによって、T
CP/バイアス電力比が大きくなり、したがってポリシ
リコン:キャップSiO2選択性、およびポリシリコン
・エッチング段階の終わりに所望の垂直プロファイルお
よび直角のコーナを有するGC線を作り出すのに必要な
エッチング異方性が増大する。HeO2ガス流量を低く
することによって、HBr/HeO2ガス流量比が大き
くなり、ウェーハ全面にわたって前記プロファイルの垂
直性が向上する。
CP/バイアス電力比が大きくなり、したがってポリシ
リコン:キャップSiO2選択性、およびポリシリコン
・エッチング段階の終わりに所望の垂直プロファイルお
よび直角のコーナを有するGC線を作り出すのに必要な
エッチング異方性が増大する。HeO2ガス流量を低く
することによって、HBr/HeO2ガス流量比が大き
くなり、ウェーハ全面にわたって前記プロファイルの垂
直性が向上する。
【0032】
【発明の実施の形態】図4に関して先に説明したポリシ
リコンを異方性エッチングする段階は、肯定的な側面と
否定的な側面を有する。先に述べたとおり、水素原子の
注入から基板を保護するSiOx薄膜が形成されること
はかなりのプラス要因であるが、ペデスタルおよびテー
パのついたプロファイルを有するGC線14が形成され
ることは満足のゆくものではない。本発明者は、それぞ
れのプロセス・パラメータの影響を判定するため、プロ
セス・パラメータを単独でまたは組合せて考慮したいく
つかの実験を実施した。目的は、全く新しいプロセスを
開発することではなく、先に説明した従来技術のエッチ
ング・プロセスを最適化することができるかどうか判定
することにあった。実験では、2組のプロセス・パラメ
ータの比、すなわちTCP/バイアス電力比およびHB
r/HeO2ガス流量比がこの点に関して最も重要であ
ることが分かった。
リコンを異方性エッチングする段階は、肯定的な側面と
否定的な側面を有する。先に述べたとおり、水素原子の
注入から基板を保護するSiOx薄膜が形成されること
はかなりのプラス要因であるが、ペデスタルおよびテー
パのついたプロファイルを有するGC線14が形成され
ることは満足のゆくものではない。本発明者は、それぞ
れのプロセス・パラメータの影響を判定するため、プロ
セス・パラメータを単独でまたは組合せて考慮したいく
つかの実験を実施した。目的は、全く新しいプロセスを
開発することではなく、先に説明した従来技術のエッチ
ング・プロセスを最適化することができるかどうか判定
することにあった。実験では、2組のプロセス・パラメ
ータの比、すなわちTCP/バイアス電力比およびHB
r/HeO2ガス流量比がこの点に関して最も重要であ
ることが分かった。
【0033】2つのRFジェネレータ、すなわちTCP
(トランスフォーマ・カップルド・プラズマ:transfor
mer coupled plasma)電力を発生させるジェネレータと
バイアス電力を発生させるジェネレータがある。TCP
電力は、高密度プラズマ・リアクタ内に導入されたさま
ざまなガスに基づく化学種を生成するのに使用される。
したがってTCP電力は、エッチング・レートおよび均
一性を調整するプラズマの化学活性化を決定する。バイ
アス電力は、プラズマをよりイオン化しプラズマ密度を
増大させる。この場合、プラズマはより指向性となるの
で、その低いポリシリコン:キャップSiO2選択性の
結果として、パターン形成されたSiO2キャップ層1
5をより高速にエッチングしてしまう。一方、HBr/
HeO2化学反応では、HBrが、層14のポリシリコ
ンをエッチングして除去するのに使用される。HeO2
は、構造10の上面、具体的には、薄いSiO2ゲート
層12の厚さを完全なままに維持するSiOx薄膜18
の形成に必要な酸素分子を発生させるのに使用される。
SiOx薄膜18は、HBrの解離によって作り出され
る水素イオンが引き起こすシリコン基板の損傷を防ぐ。
先に説明した従来技術のポリシリコン・エッチング段階
では、TCP/バイアス電力比がプラズマ密度を高める
ため約1.62であり、HBr/HeO2ガス流量比が
約14であって、この化学反応を非常に活発にする。実
際、これらの操作条件のため、図4から明らかなよう
に、パターン形成されたSiO2キャップ層15の厚さ
は主にキャップのコーナ部分で薄くなる。
(トランスフォーマ・カップルド・プラズマ:transfor
mer coupled plasma)電力を発生させるジェネレータと
バイアス電力を発生させるジェネレータがある。TCP
電力は、高密度プラズマ・リアクタ内に導入されたさま
ざまなガスに基づく化学種を生成するのに使用される。
したがってTCP電力は、エッチング・レートおよび均
一性を調整するプラズマの化学活性化を決定する。バイ
アス電力は、プラズマをよりイオン化しプラズマ密度を
増大させる。この場合、プラズマはより指向性となるの
で、その低いポリシリコン:キャップSiO2選択性の
結果として、パターン形成されたSiO2キャップ層1
5をより高速にエッチングしてしまう。一方、HBr/
HeO2化学反応では、HBrが、層14のポリシリコ
ンをエッチングして除去するのに使用される。HeO2
は、構造10の上面、具体的には、薄いSiO2ゲート
層12の厚さを完全なままに維持するSiOx薄膜18
の形成に必要な酸素分子を発生させるのに使用される。
SiOx薄膜18は、HBrの解離によって作り出され
る水素イオンが引き起こすシリコン基板の損傷を防ぐ。
先に説明した従来技術のポリシリコン・エッチング段階
では、TCP/バイアス電力比がプラズマ密度を高める
ため約1.62であり、HBr/HeO2ガス流量比が
約14であって、この化学反応を非常に活発にする。実
際、これらの操作条件のため、図4から明らかなよう
に、パターン形成されたSiO2キャップ層15の厚さ
は主にキャップのコーナ部分で薄くなる。
【0034】本発明者は思いがけなく、TCP/バイア
ス電力比およびHBr/HeO2ガス流量比を、先に説
明した従来技術のエッチング段階よりもかなり高くする
と、ウェーハ全面にわたって一様に、パターン形成され
たSiO2キャップ層15の厚さが完全なままに維持さ
れ、この段階が相当に改善されることを認めた。HeO
2ガス流量が低下する結果、プラズマによって生成され
る酸素分子の数が低減するが、対応するバイアス電力の
低下のためにSiOx薄膜18は依然として形成され
る。本発明によれば、本発明の改良ポリシリコン・エッ
チング・プロセスでは、バイアス電力パラメータおよび
HeO2ガス・パラメータの重要性が増す。最終的な結
果として、ウェーハの端に位置するか、または中央に位
置するかに関わらず、孤立した領域とネストされた領域
の両方でGC線14'のテーパはなくなり、プロファイ
ルは実質的に垂直となる。
ス電力比およびHBr/HeO2ガス流量比を、先に説
明した従来技術のエッチング段階よりもかなり高くする
と、ウェーハ全面にわたって一様に、パターン形成され
たSiO2キャップ層15の厚さが完全なままに維持さ
れ、この段階が相当に改善されることを認めた。HeO
2ガス流量が低下する結果、プラズマによって生成され
る酸素分子の数が低減するが、対応するバイアス電力の
低下のためにSiOx薄膜18は依然として形成され
る。本発明によれば、本発明の改良ポリシリコン・エッ
チング・プロセスでは、バイアス電力パラメータおよび
HeO2ガス・パラメータの重要性が増す。最終的な結
果として、ウェーハの端に位置するか、または中央に位
置するかに関わらず、孤立した領域とネストされた領域
の両方でGC線14'のテーパはなくなり、プロファイ
ルは実質的に垂直となる。
【0035】最初の構造は、図3の構造までは全ての点
で同一である。本発明の方法は、比較のため先に述べた
同じLAM TCP9400エッチャを用い、以下の操
作条件で実施するようにまとめられている。 HBr流量:250sccm HeO2流量:9sccm 圧力:約0.8Pa(6mTorr) TCP電力:135W バイアス電力:55W RF周波数:13.56MHz
で同一である。本発明の方法は、比較のため先に述べた
同じLAM TCP9400エッチャを用い、以下の操
作条件で実施するようにまとめられている。 HBr流量:250sccm HeO2流量:9sccm 圧力:約0.8Pa(6mTorr) TCP電力:135W バイアス電力:55W RF周波数:13.56MHz
【0036】上述の最適化されたプロセスのケースで
は、TCP/バイアス電力比およびHBr/HeO2ガ
ス流量比がそれぞれ約2.45および28であり、その
結果、ポリシリコン:キャップSiO2選択性は約2
0:1となる。しかし、最低限のポリシリコン:キャッ
プSiO2選択性値10:1を得る、より一般的なケー
スでは、電力比およびガス流量比をそれぞれ1.9およ
び20よりも大きくしなければならない。
は、TCP/バイアス電力比およびHBr/HeO2ガ
ス流量比がそれぞれ約2.45および28であり、その
結果、ポリシリコン:キャップSiO2選択性は約2
0:1となる。しかし、最低限のポリシリコン:キャッ
プSiO2選択性値10:1を得る、より一般的なケー
スでは、電力比およびガス流量比をそれぞれ1.9およ
び20よりも大きくしなければならない。
【0037】得られる構造を図7に示す。図7から分か
るとおり、ここで得られるSiO2キャップ15'は、そ
れらの元の厚さを実質的に維持しコーナが直角になって
いる。構造10'の表面全体を覆う保護SiOx薄膜18
の存在も見られる。
るとおり、ここで得られるSiO2キャップ15'は、そ
れらの元の厚さを実質的に維持しコーナが直角になって
いる。構造10'の表面全体を覆う保護SiOx薄膜18
の存在も見られる。
【0038】下表IIに、表Iにまとめた従来技術のエ
ッチング段階の対応する角度に比較して、本発明の方法
を用いて得られる劇的な改良を示す。
ッチング段階の対応する角度に比較して、本発明の方法
を用いて得られる劇的な改良を示す。
【表2】
【0039】表IIから分かるとおり、全ての角度が9
0゜に近くなっている。新たな電力比およびガス流量比
が、パターン形成されたキャップSiO2層15'のエロ
ージョンを劇的に制限して所望の垂直プロファイルを有
するGC線14'を作り出し、一方で限界寸法を保証す
るSiOx薄膜を依然として維持することが分かった。
最終的な結果として、先に述べたGC線の望ましくない
テーパやペデスタルはもはや存在しない。
0゜に近くなっている。新たな電力比およびガス流量比
が、パターン形成されたキャップSiO2層15'のエロ
ージョンを劇的に制限して所望の垂直プロファイルを有
するGC線14'を作り出し、一方で限界寸法を保証す
るSiOx薄膜を依然として維持することが分かった。
最終的な結果として、先に述べたGC線の望ましくない
テーパやペデスタルはもはや存在しない。
【0040】Si3N4スペーサ形成プロセスは、図5お
よび図6に関して先に説明したのと同一のプロセスを用
いて図8および図9に示すように続行される。図6の段
階の構造10と図9の段階の構造10'の比較は、全て
の点で例証となる。図9では、GC線14'の垂直プロ
ファイルおよびSi3N4スペーサ構造19'が、以降の
製造段階に対して非常に満足のゆくものとなっている。
よび図6に関して先に説明したのと同一のプロセスを用
いて図8および図9に示すように続行される。図6の段
階の構造10と図9の段階の構造10'の比較は、全て
の点で例証となる。図9では、GC線14'の垂直プロ
ファイルおよびSi3N4スペーサ構造19'が、以降の
製造段階に対して非常に満足のゆくものとなっている。
【0041】本発明を、特にその好ましい実施形態に関
して説明してきたが、当業者は、本発明の趣旨および範
囲から逸脱することなしに、以上およびその他の形式お
よび細部の変更を実施することができることを理解され
たい。例えば、本発明の方法は、先に開示したようにL
AM TCP9400エッチャを用いて開発したもので
あるが、2つのRF発生源を備える他の高密度プラズマ
・エッチャに装置の範囲を広げることができる。
して説明してきたが、当業者は、本発明の趣旨および範
囲から逸脱することなしに、以上およびその他の形式お
よび細部の変更を実施することができることを理解され
たい。例えば、本発明の方法は、先に開示したようにL
AM TCP9400エッチャを用いて開発したもので
あるが、2つのRF発生源を備える他の高密度プラズマ
・エッチャに装置の範囲を広げることができる。
【0042】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0043】(1)下にある薄いSiO2層の上に形成
されたポリシリコン層を所定のパターンに従ってエッチ
ングする方法において、前記所定のパターンに従ってパ
ターン形成されたSiO2キャップ層を前記ポリシリコ
ン層の上に形成する段階と、得られた構造を、TCP
(トランスフォーマ・カップルド・プラズマ)電力およ
びバイアス電力を供給する2つのRFジェネレータを備
えた高密度プラズマ・エッチャの真空チャンバ中に置く
段階と、前記ポリシリコン層の露出領域を、パターン形
成された前記SiO2キャップ層を通して下にある前記
薄いSiO2層まで、HBr/HeO2ベースの化学反応
を用いて異方性エッチングする段階であって、TCP/
バイアス電力比が1.9よりも大きく、かつHBr/H
eO2ガス流量比が20よりも大きく、その結果、ポリ
シリコン:キャップSiO2選択性が10:1よりも大
きくなり、実質的に垂直なプロファイルを有するポリシ
リコン線が形成される段階とを含む方法。 (2)前記エッチング段階中に、構造の表面全体を覆う
薄い保護SiOx層が形成される、上記(1)に記載の
方法。 (3)TCP/バイアス電力比およびHBr/HeO2
ガス流量比がそれぞれ約2.45および28であり、そ
の結果、ポリシリコン:キャップSiO2選択性が約2
0:1となる、上記(1)に記載の方法。 (4)前記高密度プラズマエッチャがLAM TCP9
400エッチャであり、その操作条件が、 HBr流量:250sccm HeO2流量:9sccm 圧力:6mTorr TCP電力:135W バイアス電力:55W RF周波数:13.56MHz である、上記(1)に記載の方法。 (5)ポリシリコン線上に窒化シリコン・スペーサを形
成する方法において、薄いSiO2層でコーティングさ
れたシリコン基板の上に、ポリシリコン層およびパター
ン形成されたSiO2キャップ層を形成する段階と、前
記基板を、TCP(トランスフォーマ・カップルド・プ
ラズマ)電力およびバイアス電力を供給する2つのRF
ジェネレータを備えた高密度プラズマ・エッチャの真空
チャンバ中に置く段階と、前記ポリシリコン層の露出領
域を、パターン形成された前記SiO2キャップ層を通
して下にある前記薄いSiO2層まで、HBr/HeO2
ベースの化学反応を用いて異方性エッチングする段階で
あって、TCP/バイアス電力比が1.9よりも大き
く、かつHBr/HeO2ガス流量比が20よりも大き
く、その結果、ポリシリコン:キャップSiO2選択性
が10:1よりも大きくなり、実質的に垂直なプロファ
イルを有するポリシリコン線が形成される段階と、パタ
ーン形成された前記層のキャップSiO2材料および前
記エッチング段階中に構造の表面全体に形成された薄い
保護SiOx層を除去する段階と、前記構造の上にSi3
N4材料のブランケット層を付着させ、この層を異方性
ドライ・エッチングして、前記ポリシリコン線の側壁に
所望のSi3N4スペーサを形成する段階とを含む方法。 (6)TCP/バイアス電力比およびHBr/HeO2
ガス流量比がそれぞれ約2.45および28であり、そ
の結果、ポリシリコン:キャップSiO2選択性が約2
0:1となる、上記(5)に記載の方法。 (7)前記高密度プラズマエッチャがLAM TCP9
400エッチャであり、その操作条件が、 HBr流量:250sccm HeO2流量:9sccm 圧力:6mTorr TCP電力:135W バイアス電力:55W RF周波数:13.56MHz である、上記(5)に記載の方法。
されたポリシリコン層を所定のパターンに従ってエッチ
ングする方法において、前記所定のパターンに従ってパ
ターン形成されたSiO2キャップ層を前記ポリシリコ
ン層の上に形成する段階と、得られた構造を、TCP
(トランスフォーマ・カップルド・プラズマ)電力およ
びバイアス電力を供給する2つのRFジェネレータを備
えた高密度プラズマ・エッチャの真空チャンバ中に置く
段階と、前記ポリシリコン層の露出領域を、パターン形
成された前記SiO2キャップ層を通して下にある前記
薄いSiO2層まで、HBr/HeO2ベースの化学反応
を用いて異方性エッチングする段階であって、TCP/
バイアス電力比が1.9よりも大きく、かつHBr/H
eO2ガス流量比が20よりも大きく、その結果、ポリ
シリコン:キャップSiO2選択性が10:1よりも大
きくなり、実質的に垂直なプロファイルを有するポリシ
リコン線が形成される段階とを含む方法。 (2)前記エッチング段階中に、構造の表面全体を覆う
薄い保護SiOx層が形成される、上記(1)に記載の
方法。 (3)TCP/バイアス電力比およびHBr/HeO2
ガス流量比がそれぞれ約2.45および28であり、そ
の結果、ポリシリコン:キャップSiO2選択性が約2
0:1となる、上記(1)に記載の方法。 (4)前記高密度プラズマエッチャがLAM TCP9
400エッチャであり、その操作条件が、 HBr流量:250sccm HeO2流量:9sccm 圧力:6mTorr TCP電力:135W バイアス電力:55W RF周波数:13.56MHz である、上記(1)に記載の方法。 (5)ポリシリコン線上に窒化シリコン・スペーサを形
成する方法において、薄いSiO2層でコーティングさ
れたシリコン基板の上に、ポリシリコン層およびパター
ン形成されたSiO2キャップ層を形成する段階と、前
記基板を、TCP(トランスフォーマ・カップルド・プ
ラズマ)電力およびバイアス電力を供給する2つのRF
ジェネレータを備えた高密度プラズマ・エッチャの真空
チャンバ中に置く段階と、前記ポリシリコン層の露出領
域を、パターン形成された前記SiO2キャップ層を通
して下にある前記薄いSiO2層まで、HBr/HeO2
ベースの化学反応を用いて異方性エッチングする段階で
あって、TCP/バイアス電力比が1.9よりも大き
く、かつHBr/HeO2ガス流量比が20よりも大き
く、その結果、ポリシリコン:キャップSiO2選択性
が10:1よりも大きくなり、実質的に垂直なプロファ
イルを有するポリシリコン線が形成される段階と、パタ
ーン形成された前記層のキャップSiO2材料および前
記エッチング段階中に構造の表面全体に形成された薄い
保護SiOx層を除去する段階と、前記構造の上にSi3
N4材料のブランケット層を付着させ、この層を異方性
ドライ・エッチングして、前記ポリシリコン線の側壁に
所望のSi3N4スペーサを形成する段階とを含む方法。 (6)TCP/バイアス電力比およびHBr/HeO2
ガス流量比がそれぞれ約2.45および28であり、そ
の結果、ポリシリコン:キャップSiO2選択性が約2
0:1となる、上記(5)に記載の方法。 (7)前記高密度プラズマエッチャがLAM TCP9
400エッチャであり、その操作条件が、 HBr流量:250sccm HeO2流量:9sccm 圧力:6mTorr TCP電力:135W バイアス電力:55W RF周波数:13.56MHz である、上記(5)に記載の方法。
【図1】従来のSi3N4スペーサ形成プロセスの最初の
必須段階である積層プロセスを実施した後の半導体構造
を示す図である。
必須段階である積層プロセスを実施した後の半導体構造
を示す図である。
【図2】従来のSi3N4スペーサ形成プロセスの図1の
段階に続く必須段階であるデリニエーション・プロセス
を実施した後の半導体構造を示す図である。
段階に続く必須段階であるデリニエーション・プロセス
を実施した後の半導体構造を示す図である。
【図3】従来のSi3N4スペーサ形成プロセスの図2の
段階に続く必須段階を実施した後のパターン形成された
SiO2キャップ層によってマスクされたポリシリコン
層を含む半導体構造を示す図である。
段階に続く必須段階を実施した後のパターン形成された
SiO2キャップ層によってマスクされたポリシリコン
層を含む半導体構造を示す図である。
【図4】従来のSi3N4スペーサ形成プロセスの図3の
段階に続く必須段階であるポリシリコン層異方性エッチ
ング・プロセスを実施した後の半導体構造を示す図であ
る。
段階に続く必須段階であるポリシリコン層異方性エッチ
ング・プロセスを実施した後の半導体構造を示す図であ
る。
【図5】従来のSi3N4スペーサ形成プロセスの図4の
段階に続く必須段階であるSiO2キャップ層の除去プ
ロセスを実施した後の半導体構造を示す図である。
段階に続く必須段階であるSiO2キャップ層の除去プ
ロセスを実施した後の半導体構造を示す図である。
【図6】従来のSi3N4スペーサ形成プロセスの図5の
段階に続く必須段階であるSi 3N4スペーサの形成プロ
セスを実施した後の半導体構造を示す図である。
段階に続く必須段階であるSi 3N4スペーサの形成プロ
セスを実施した後の半導体構造を示す図である。
【図7】本発明の方法に従って、図3の構造に、ポリシ
リコン層の異方性エッチング(図4に対応する)を実施
した後の半導体構造を示す図である。
リコン層の異方性エッチング(図4に対応する)を実施
した後の半導体構造を示す図である。
【図8】本発明の方法に従って、図7の構造に、SiO
2キャップ層除去(図5に対応する)を実施した後の半
導体構造を示す図である。
2キャップ層除去(図5に対応する)を実施した後の半
導体構造を示す図である。
【図9】本発明の方法に従って、図8の構造に、Si3
N4スペーサ形成(図6に対応する)を実施した後の半
導体構造を示す図である。
N4スペーサ形成(図6に対応する)を実施した後の半
導体構造を示す図である。
10、10' 構造 11 シリコン基板 12 薄い酸化シリコン(SiO2)層 13 GCスタック 14、14' 非ドープのポリシリコン層 15、15' SiO2キャップ層 16 誘電体反射防止コーティング(SixOyNz)
層 17 ポジ型フォトレジスト層 18 SiOx薄膜 19、19' 絶縁窒化シリコン(Si3N4)スペーサ
層 17 ポジ型フォトレジスト層 18 SiOx薄膜 19、19' 絶縁窒化シリコン(Si3N4)スペーサ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−89310(JP,A) 特開 平10−258227(JP,A) 特開 平8−45902(JP,A) 特開 平8−186091(JP,A) 特開 平9−293689(JP,A) 特開 平2−125425(JP,A) 特開 平2−224241(JP,A) 特開 平11−135478(JP,A) 特開 平11−135489(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/8242 H01L 27/108
Claims (7)
- 【請求項1】下にある薄いSiO2層の上に形成された
ポリシリコン層を所定のパターンに従ってエッチングす
る方法において、 前記所定のパターンに従ってパターン形成されたSiO
2キャップ層を前記ポリシリコン層の上に形成する段階
と、 得られた構造を、TCP(トランスフォーマ・カップル
ド・プラズマ)電力およびバイアス電力を供給する2つ
のRFジェネレータを備えた高密度プラズマ・エッチャ
の真空チャンバ中に置く段階と、 前記ポリシリコン層の露出領域を、パターン形成された
前記SiO2キャップ層を通して下にある前記薄いSi
O2層まで、前記SiO 2 キャップ層の厚さを維持し、H
Br/HeO2ベースの化学反応を用いて異方性エッチ
ングする段階であって、ポリシリコン:キャップSiO
2 選択性が10:1より大きく、TCP/バイアス電力
比が1.9よりも大きく、かつHBr/HeO2ガス流
量比が20よりも大きい条件下で、ポリシリコン線が形
成される段階とを含む方法。 - 【請求項2】形成されたポリシリコン線は実質的に垂直
なプロファイルを有する、請求項1に記載の方法。 - 【請求項3】前記エッチング段階中に、構造の表面全体
を覆う薄い保護SiOx層が形成される、請求項1に記
載の方法。 - 【請求項4】HBr/HeO2ガス流量比およびTCP
/バイアス電力比がそれぞれ28および2.45であ
り、その結果、ポリシリコン:キャップSiO2選択性
が20:1となる、請求項1に記載の方法。 - 【請求項5】ポリシリコン線上に窒化シリコン・スペー
サを形成する方法において、 薄いSiO2層でコーティングされたシリコン基板の上
に、ポリシリコン層およびパターン形成されたSiO2
キャップ層を形成する段階と、 前記基板を、TCP(トランスフォーマ・カップルド・
プラズマ)電力およびバイアス電力を供給する2つのR
Fジェネレータを備えた高密度プラズマ・エッチャの真
空チャンバ中に置く段階と、 前記ポリシリコン層の露出領域を、パターン形成された
前記SiO2キャップ層を通して下にある前記薄いSi
O2層まで、前記SiO 2 キャップ層の厚さを維持し、H
Br/HeO2ベースの化学反応を用いて異方性エッチ
ングする段階であって、ポリシリコン:キャップSiO
2 選択性が10:1より大きく、TCP/バイアス電力
比が1.9よりも大きく、かつHBr/HeO2ガス流
量比が20よりも大きい条件で、ポリシリコン線が形成
される段階と、 パターン形成された前記層のキャップSiO2材料およ
び前記エッチング段階中に構造の表面全体に形成された
薄い保護SiOx層を除去する段階と、 前記構造の上にSi3N4材料のブランケット層を付着さ
せ、この層を異方性ドライ・エッチングして、前記ポリ
シリコン線の側壁に所望のSi3N4スペーサを形成する
段階とを含む方法。 - 【請求項6】形成されたポリシリコン線は実質的に垂直
なプロファイルを有する、請求項5に記載の方法。 - 【請求項7】HBr/HeO2ガス流量比およびTCP
/バイアス電力比がそれぞれ28および2.45であ
り、その結果、ポリシリコン:キャップSiO2選択性
が20:1となる、請求項5に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP99480061.3 | 1999-07-13 | ||
EP99480061 | 1999-07-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001044182A JP2001044182A (ja) | 2001-02-16 |
JP3358179B2 true JP3358179B2 (ja) | 2002-12-16 |
Family
ID=8242451
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000209480A Expired - Fee Related JP3358179B2 (ja) | 1999-07-13 | 2000-07-11 | ポリシリコン層のプラズマ・エッチング方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP3358179B2 (ja) |
FR (1) | FR2797715B1 (ja) |
TW (1) | TW478064B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8202783B2 (en) * | 2009-09-29 | 2012-06-19 | International Business Machines Corporation | Patternable low-k dielectric interconnect structure with a graded cap layer and method of fabrication |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5835221A (en) * | 1995-10-16 | 1998-11-10 | Lucent Technologies Inc. | Process for fabricating a device using polarized light to determine film thickness |
US6379575B1 (en) * | 1997-10-21 | 2002-04-30 | Applied Materials, Inc. | Treatment of etching chambers using activated cleaning gas |
US6136211A (en) * | 1997-11-12 | 2000-10-24 | Applied Materials, Inc. | Self-cleaning etch process |
-
2000
- 2000-05-25 FR FR0006683A patent/FR2797715B1/fr not_active Expired - Fee Related
- 2000-06-07 TW TW089111050A patent/TW478064B/zh not_active IP Right Cessation
- 2000-07-11 JP JP2000209480A patent/JP3358179B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
FR2797715B1 (fr) | 2006-08-25 |
JP2001044182A (ja) | 2001-02-16 |
FR2797715A1 (fr) | 2001-02-23 |
TW478064B (en) | 2002-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7368392B2 (en) | Method of fabricating a gate structure of a field effect transistor having a metal-containing gate electrode | |
US6090717A (en) | High density plasma etching of metallization layer using chlorine and nitrogen | |
JP3957319B2 (ja) | 半導体ウェーハをエッチングするための方法 | |
US5256245A (en) | Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device | |
KR101476435B1 (ko) | 다중-레이어 레지스트 플라즈마 에치 방법 | |
US6074959A (en) | Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide | |
US6107172A (en) | Controlled linewidth reduction during gate pattern formation using an SiON BARC | |
US5883007A (en) | Methods and apparatuses for improving photoresist selectivity and reducing etch rate loading | |
KR20030066673A (ko) | 반도체 구조에서 텅스텐 또는 질화 텅스텐 전극 게이트식각 방법 | |
WO2003007344A2 (en) | Etch pattern definition using a cvd organic layer as an anti-reflection coating and hardmask | |
US5994234A (en) | Method for dry-etching a polycide film | |
US20040009634A1 (en) | Method for fabricating a gate structure | |
US5167762A (en) | Anisotropic etch method | |
US6955964B2 (en) | Formation of a double gate structure | |
KR100316028B1 (ko) | 메모리소자의 메탈 전극 형성방법 | |
US6372634B1 (en) | Plasma etch chemistry and method of improving etch control | |
US5837615A (en) | Integrated circuit device fabrication by plasma etching | |
US6117764A (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
US6066567A (en) | Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process | |
US7709343B2 (en) | Use of a plasma source to form a layer during the formation of a semiconductor device | |
JP2822952B2 (ja) | 半導体装置の製造方法 | |
US6207580B1 (en) | Method of plasma etching the tungsten silicide layer in the gate conductor stack formation | |
KR100669560B1 (ko) | 반도체 소자의 도전 배선 형성 방법 | |
JP3358179B2 (ja) | ポリシリコン層のプラズマ・エッチング方法 | |
JP2006080355A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |