JP2002510146A - 異方性プラチナプロファイルのエッチング方法 - Google Patents

異方性プラチナプロファイルのエッチング方法

Info

Publication number
JP2002510146A
JP2002510146A JP2000540575A JP2000540575A JP2002510146A JP 2002510146 A JP2002510146 A JP 2002510146A JP 2000540575 A JP2000540575 A JP 2000540575A JP 2000540575 A JP2000540575 A JP 2000540575A JP 2002510146 A JP2002510146 A JP 2002510146A
Authority
JP
Japan
Prior art keywords
layer
platinum
platinum electrode
etching
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000540575A
Other languages
English (en)
Inventor
ジェン, エイチ. ワン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2002510146A publication Critical patent/JP2002510146A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23FNON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F4/00Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 約0.3μm以下の距離だけ離され、約85°以上のプラチナプロファイルを有する複数の電極を含む半導体デバイスを形成するために、基板上に配置されたプラチナ電極をエッチングする方法を提供する。この方法は、基板を約150℃を超える温度まで加熱する方法と、塩素、アルゴンおよび任意にBCl3、HBrおよびそれらの混合物からなる群から選択されたガスからなるエッチャントガスの高密度誘導結合プラズマを用いて、プラチナ電極層をエッチングする方法を備える。基板と、基板により支持された複数のプラチナ電極を有する半導体デバイスを提供する。プラチナ電極は、約0.3μm以下の値を含む寸法(例えば、幅)と約85°以上のプラチナプロファイルを有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】
本発明は、プラチナのプラズマエッチングに関する。さらに詳しくは、本発明
は、プラチナ電極を含む半導体集積回路を形成するためにプラチナをプラズマエ
ッチングする方法を提供する。
【0002】
【従来の技術】
ディジタル情報の記憶および検索の実行は、現代のディジタルエレクトロニク
スに共通した応用である。メモリサイズおよびアクセス時間は、コンピュータ技
術の進歩を示す一つの目安となる。メモリアレイ要素として蓄電コンデンサが採
用されている場合が非常に多い。最新技術が進歩するにつれ、特徴サイズが小さ
い高密度ダイナミックランダムアクセスメモリ(DRAM)デバイスには、高誘
電率材料を有する静電容量の大きな蓄電コンデンサが必要となる。高誘電率材料
または強誘電性材料は、主として燒結された金属酸化物からなり、かなりの量の
強反応性酸素を含む。このような強誘電性材料やフィルムでコンデンサを形成す
るには、蓄電コンデンサの静電容量を下げることがある電極の酸化を防ぐために
、反応度が最小の材料からなるものでなければならない。したがって、高密度D
RAMのコンデンサを製造する際に用いる金属として、プラチナ(Pt)、パラ
ジウム(Pd)などの貴金属が好ましい。
【0003】 コンデンサの電極として使用可能な貴金属の中では、酸化に対する不活性さと
、RuO2やPdなどの他の電極よりも漏れ電流(<10-9アンペア/cm2)が
低いものとして知られている点で、プラチナは好適な候補である。また、プラチ
ナは高導電率でもある。
【0004】 従来の技術では、王水を用いたウェットエッチングなどの等方性エッチングか
、またはArガスや他の手段を用いたイオンミリングなどの等方性エッチングに
より、プラチナエッチングが行われてきた。等方性エッチングの性質から、王水
を用いたウェットエッチングを使用すると、処理精度が劣化する原因となる。等
方性エッチングの精度の度合いは、微細パターン処理には不十分なものである。
したがって、この等方性の性質により、プラチナ電極のサブミクロンのパターニ
ングを実行することは困難である。さらに、イオンミリング(すなわち、異方性
エッチング)も、電極を形成するためのプラチナのエッチング速度が大量生産を
行うには非常に低速であるために問題がある。
【0005】 これまで、特にエッチャントガス(例えば、Cl2、HBr、O2など)を用い
るドライエッチング処理によるプラチナのエッチング分野において、プラチナを
エッチングする際の処理精度を上げるための研究および開発がかなり盛んに行わ
れてきた。以下に示す従来の技術は、エッチングガスのプラズマを用いたプラチ
ナのエッチングに関する最新技術の代表的なものである。
【0006】 Matsumoto等の米国特許第5,492,855号公報には、半導体デ
バイスの製造方法が開示されており、この方法では、絶縁層、ボトム電極Pt層
、誘電フィルムおよびトップ電極Pt層が、すでに回路要素および配線の形成が
完了した基板上面に設けられ、トップ電極Pt層と誘電フィルムを選択的にドラ
イエッチングした後、ボトム電極Pt層を選択的にドライエッチングすることに
よってコンデンサが形成される。この製造方法では、Ptエッチングのエッチン
グガスとしてS成分を含有するガスか、または添加ガスとしてS成分を含有する
ガスが使用され、またPtのドライエッチング処理を行う前に、イオン打ち込み
によりSをPt層内に打ち込んで、SとPtの混合物を構成した後、このように
構成されたPt化合物をドライエッチングする。
【0007】 Matsumoto等の米国特許第5,527,729号公報には、回路要素
と配線などがすでに形成された基板上に、絶縁層、第1の金属層、誘電フィルム
および第2の金属層を形成する処理工程が開示されている。第2の金属層と誘電
フィルムをドライエッチングすることにより、トップ電極とコンデンサフィルム
が形成される。第1の金属層をドライエッチングすることにより、ボトム電極が
形成される。第2の金属層をドライエッチングするためのエッチングガスは、ハ
ロゲン化水素(例えば、HBr)と酸素とを含有する混合ガスであり、ハロゲン
化水素と酸素の全量に対して酸素の比率が約10%から35%のものである。ま
た、エッチングガスは、クロロホルムなどの炭化水素を含有するガスとしても教
示されている。Matsumoto等は、基板上の絶縁層としてシリコン酸化層
を用い、第1の金属層および第2の金属層としてプラチナ層またはパラジウム層
を用いている。第2の金属層および誘電フィルムのドライエッチングは、約5P
a以下の低圧領域内で行われ、エッチング速度は速い。さらに、Matsumo
to等は、ハロゲン化水素と酸素の混合ガスがエッチングガスとして使用される
場合、シリコン酸化層のエッチング速度は、プラチナ層またはパラジウム層で形
成された第2の金属層のエッチング速度と比較してかなり低いものであることを
教示している。このように、第1の金属層の下地のシリコン酸化層を過剰にエッ
チングすることがなくなり、シリコン酸化層の下側にある回路要素および配線な
どにダメージを与えないようにすることが可能になる。さらに、Matsumo
to等によると、プラチナと絶縁材料のレジストに対するエッチング速度の比率
は、レジストのエッチング速度を低くすることにより増大させることができる。
したがって、プラチナと誘電材料のエッチングは、従来の厚みのある層のレジス
ト(約3μm以上)を用いずに、通常の層の厚さのレジスト(一般には、約1.
2μmから約2.0μmの厚さ)のマスクを使用して行ってもよい。
【0008】 Chou等は「マイクロ波酸素プラズマ内でのプラチナ金属エッチング(Pl
atinum Metal Etching in a Microwave
Oxygen Plasma)」と題する論文(J.Appln.Phys.6
8(5)、1990年9月1日、第2415から2423頁)において、プラズ
マおよび化学装置の両方の装置での金属のエッチングを理解するための研究を開
示している。この研究により、フロー型のマイクロ波装置内で発生した酸素プラ
ズマ内でプラチナ薄片がエッチングされ、低パワー入力(200W)であっても
非常に急速なエッチング(〜6Å/s)が起こることが見出された。酸素原子密
度、イオン密度および電子温度を含む主なプラズマパラメータが、Chou等に
よってマイクロ波結合器の下の距離の関数として測定された。これらは薄片のエ
ッチング速度と相関しており、結合器からの距離が増加すると減少した。これら
の相関関係に基づいて、Chou等は簡単な機械的モデルを公式化した。さらに
、Chou等による研究によって、酸素プラズマジェット内でのプラチナエッチ
ングは、酸素原子と高エネルギー電子の同時に起こる作用の結果であることが見
出された。
【0009】 Nishikawa等は「RFマグネトロンおよび電子サイクロトロン共鳴プ
ラズマでのプラチナエッチングおよびプラズマ特性(Platinum Etc
hing and Plasma Characteristics in R
F Magnetron and Electron Cyclotron R
esonance Plasmas)」と題する論文(Jpn.J.Appl.
Phys.、Vol.34(1995)、第767から770頁)において、r
fマグネトロンと電子サイクロトロン共鳴(ECR)プラズマを共に使用したプ
ラチナエッチングの特性を、プラズマパラメータ(ニュートラル密度、プラズマ
密度など)の測定と共に調査した研究について開示している。Nishikaw
a等は、Cl2プラズマ内において圧力0.4から50mTorrで実験を行っ た。rfマグネトロンプラズマ内において、基板の温度が20から160℃で、
Ptのエッチング速度は一定であった。エッチング速度とプラズマ電子密度は、
ガス圧力が50から5mTorrに減少すると増加した。Nishikawa等
は、rfパワーが300WのECRプラズマにおいて、ガス圧力が5から0.4
mTorrに減少するとPtのエッチング速度はほとんど一定(から100nm
/分)であるが、プラズマ電子密度はガス圧力が減少すると次第に増加すること
を見出だした。Nishikawa等による研究では、これらの実験結果を、エ
ッチング量と基板に入るニュートラルなCl2の流れとイオンの流れの比率との 間の関係について論じている。
【0010】 Yokoyama等は「高密度ECRプラズマによるPZT/Pt/TiN構 造の高温エッチング(High−Temperature Etching o
f PZT/Pt/TiN Structure by High−Densi
ty ECR Plasma)」と題する論文(Jpn.J.Appl.Phy
s.、Vol.34(1995)、第767から770頁)において、高密度の
電子サイクロトロン共鳴(ECR)プラズマと300℃を超える基板温度を用い
て、スピンオングラス(SOG)マスク使用したPZT/Pt/TiN/Ti構
造のサブミクロンパターンニング技術を説明した研究に関して開示している。ジ
ルコン酸チタン酸鉛(PZT)フィルムをエッチングするのに、30%のCl2 /Arガスが使用された。堆積物が残余することなく、80゜を超えるエッチン
グプロファイルが達成された。Ptフィルムをエッチングするのに、40%のO 2 /Cl2ガスが使用された。Ti層でエッチングは完全に停止された。30nm
厚の堆積物が側壁に残った。それらは塩酸に浸漬された後、Yokoyama等
によって除去された。Ptフィルムのエッチングプロファイルは80゜よりも大
きかった。Ti/TiN/Ti層が純粋なCl2ガスでエッチングされた。SO Gマスクからのサイズのずれは0.1μmより小さかった。Yokoyama等
は、透過電子顕微鏡およびエネルギー分散X線分光(TEM−EDX)分析によ
って、SOGとPZTとの間にいかなる相互拡散も検出しなかった。
【0011】 Yoo等は「Ar/Cl2/O2プラズマ内でのPtエッチング中のエッチイン
グ傾斜の制御(Control of Etch Slope During
Etching of Pt in Ar/Cl2/O2 Plasmas)」と
題する論文(Jpn.J.Appl.Phys.、Vol.35(1996)、
第2501から2504頁)において、磁気強化反応エッチャ(MERIE)を
用いた、20℃で、0.25μmの設計ルールのPtパターンのエッチングを教
示している。Yoo等は、MERIEによるエッチングの主な問題点はエッチン
グ生成物のパターン側壁への再堆積であり、これがパターンサイズの縮小を困難
にしていることを見いだした。両方の場合で、フォトレジストマスクと酸化物マ
スクを別々に使用して、Cl2をArへ添加することによって、エッチングされ た斜面は45゜まで低減されたが、エッチング生成物の側壁への再堆積も低減さ
れた。再堆積物はHClのクリーニングプロセスで除去された。
【0012】 Koteckiによる「DRAMコンデンサのための高K誘電材料(High
−K Dielectric Materials for DRAM Cap
acitors)」と題する論文(Semiconductor Intern
ational、1996年11月、第109から116頁)において、ダイナ
ミックランダムアクセスメモリ(DRAM)の蓄電コンデンサ内に高誘電材料を
組み込む潜在的な利点が記述され、ギガビット世代に適した簡単な積層コンデン
サ構造での使用に関するものとして高誘電層への要求が検討されている。Kot
eckiは、積層コンデンサ構造に高誘電材料を使用する場合を考慮する場合、
以下の点を考慮する必要があることを教示している。すなわち、電極パターンニ
ング、高誘電材料/バリヤの相互作用、電極/高誘電材料の相互作用、表面粗さ
(例えば、ハイロッキングなど)、ステップカバレッジ、高誘電材料の均一性(
例えば、厚さ、組成、粒サイズ/配向など)およびバリヤ(例えば、O2および Siの拡散、導電率、接触抵抗および相互作用など)である。貴金属(すなわち
、Pt、Ir、Pd)および導電性金属酸化物(すなわち、IrO2およびRu O2)を含むペロブスカイト誘電材とともに使用するための様々な材料および材 料の組合わせが、Koteckiにより研究された。これらの材料の仕事関数、
ドライエッチングによりパターン化される能力、表面粗さに関する表面の安定性
および半導体製造での適性が、Koteckiによって以下の表1に列挙されて
いる。
【0013】 Koteckiはさらに、「DRAMコンデンサのための高K誘電材料(Hi
gh−K Dielectric Materials for DRAM C
apacitors)」と題する論文において、コンデンサを使用してDRAM
チップを製造する際に克服しなければならないひとつの主たる問題点は、電極の
パターンニングの問題であることを教示している。Pt、Ru、PdおよびIr
などの貴金属電極ドライエッチング中に、微量の揮発性種が生成される。RIE
プロセス中でさえも、エッチングのメカニズムが主として物理的スパッタリング
によるものであるため、通常、フォトレジストの側部にフェンスが形成される。
フェンス形成の問題点を解消するため、エッチングプロセス中にフェンス層をエ
ッチングしてフォトレジストの側部を浸食することが可能である。これにより「
クリーンな」金属構造となるが、側壁の角度を緩やかになり、臨界特徴サイズの
制御性を損う。特徴の寸法が0.18μm以下に縮小されると、側壁角度の限ら
れたテーパー部だけが許容され得る。Koteckiは、以下の表2において、
DRAMのコンデンサでの使用に考えられてきたいくつかの高誘電材料、膜形成
のために使用することができるさまざまな方法、および報告された誘電率の範囲
を示している。
【0014】 Milkove等による「フェンスのないパターン化されたプラチナ構造の反
応性イオンエッチングへの新しい洞察(New Insight into t
he Reactive Ion Etching of Fence−Fre
e Patterned Platinum Structures)」と題す
る論文(43rd Symposium of AVS、1996年10月、P
hiladelphia、PA)の報告によると、フェンスのないパターン化構
造の反応性イオンエッチング(RIE)中のPtエッチングプロセスの進行時間
の特性を表す調査を行った。Milkove等による実験では、フォトレジスト
(PR)マスクの厚さは違えて、同一の厚さ2500ÅのPtフィルム層を有す
る2枚の酸化されたSiウェハ処理を同時に行う。エッチングは、走査形電子顕
微鏡(SEM)による分析用にウェハを小片に割るために、全エッチングプロセ
スの20、40、60および80%で一時的に停止された。Milkove等は
、2,500Åの厚さのフィルム層に対してフェンスのないエッチングを行うと 知られているCl2系のRIE条件を用いて、エッチングプロセス中の最初の2 0%でかなりのフェンスが実際にPRマスクを被覆することを発見した。エッチ
ングを続けていくとフェンス構造の成長が変化し、高さと幅が最大になった後、
プロセス終了点に達する前に完全に消滅するまで後退が進行する。Milkov
e等のデータは、エッチングされたPt構造の最終プロファイルが、Pt層の最
初の厚さと共にPRマスクの最初の厚さと傾斜の関数となっていることを示して
いる。Milkove等は、「フェンスのないパターン化されたプラチナ構造の
反応性イオンエッチングへの新しい洞察(New Insight into
the Reactive Ion Etching of Fence−Fr
ee Patterned Platinum Structures)」と題
する論文で、過渡的なフェンスの観察された作用によって、ハロゲン系プラズマ
内のPtフィルムのRIEに関連した化学的に促進された物理的スパッタリング
の構成要素の存在を支持する時を定める最も強力な証拠が得られたことをさらに
報告した。
【0015】 Keil等は、「PZT系の強誘電デバイス用プラチナ電極のエッチング(T
he Etching of Platinum Electrodes fo
r PZT Based Ferroelectric Device)と題す
る論文(Electrochemical Society Proceedi
ngs、Vol.96から12(1996)、第515から520頁)において
、プラチナPtエッチングを用いてコンデンサを製造する上での技術的な困難さ
は、スパッタリングプロセスによって占められていることがもっとも多いことを
教示している。酸素および/またはさまざまなガス塩化物またはフッ化物が、化
学的にエッチングプロセスの能力を高めるために使用されるが、両方のエッチン
グメカニズムの生成物は通常低揮発性であって、ウェハ上に再堆積する傾向があ
る。エッチング後、大きな壁状構造がPt領域の縁から上に延びる。これらの壁
状構造は、「隠蔽部(veil)」または「フェンス」または「兎の耳」として
呼ばれることが多く、それらが付いているPtフィルムの厚さの2倍よりも大き
い長さに達し得る。このような構造があるとPZT層は有効に堆積できなくなる
。Keil等は、小さな「コブ(nub)」状の特徴部だけが存在するところま
で再堆積を弱めることができたとしても、このような「コブ」に形成する高電場
が、絶縁のブレークダウンの可能性を高めることをさらに教示している。再堆積
が少なくまたはさらに再堆積がないプロセス条件を見いだすことはできるが、そ
れらは多くの場合、許容できないテーパ状のプラチナプロファイル角度も与える
。Keli等は、プロセス条件を垂直な側壁を増加するようにすると、再堆積が
より厳しくなることを観察した。エッチング後の溶剤浴のウェット洗浄が使用さ
れることが多いが、垂直な側壁の追求に伴った厳しい再堆積によって、このアプ
ローチの効果が最小にされる。
【0016】 前述の従来技術は、一般に、クリーンな垂直の密な領域のプロファイルとエッ
チングのプロファイルのCD(臨界寸法)制御が、プラチナ電極を有する1Gビ
ット(およびそれ以上)のDRAM強誘電性デバイスのプラズマエッチングを成
功させるための重大な要素であることを示している。再堆積とプロファイル制御
は密接に関連していることが見出だされた。プロファイル角度と再堆積との両方
を最適化するには、2つの間でトレードオフをする必要がある。激しいエッチン
グ後のクリーニング(例えば、酸によるウェットクリーニング、機械的研磨など
)が、堆積のないプラズマエッチングを達成する必要性をいくらか低減すること
ができるが、このようなエッチング後のクリーニングは、プラチナ電極自体に要
求されるような精度を有しておらず、現在知られているエッチング後のクリーニ
ング方法により通常は浸食されおよび/または衰退する。
【0017】 したがって、必要とされ本発明で発明されたものは、プラチナ電極層をエッチ
ングして、プラチナプロファイルの異方性の角度が大きい(すなわち、≧85°
)プラチナ電極を有する高密度集積回路半導体デバイスを形成するための方法で
ある。さらに必要とされ本発明で発明したものは、約85°以上の大きさのプラ
チナプロファイルを有し、約0.3μm以下の臨界寸法(例えば、幅)を有する
各電極を約0.3μm以下の距離だけ引き離した複数のプラチナ電極を含む半導
体デバイスである。
【0018】
【課題を解決するための手段】
本発明の所望の目的を達成するために、 a)プラチナ層を支持する基板を設ける工程と、 b)工程(a)の基板を約150℃よりも高い温度まで加熱する工程と、 c)ハロゲン含有ガス(例えば、塩素などのハロゲン)と希ガス(例えば、ア
ルゴン)からなるエッチャントガスの高密度プラズマを用いて、少なくとも1つ
のエッチングされたプラチナ層を支持する基板を形成することを含むプラチナ層
をエッチングする工程とを含む、基板上に配置されたプラチナ層のエッチング方
法を概して提供する。
【0019】 プラチナ層は、プラチナ電極層であることが好ましい。エッチャントガスの高
密度プラズマは、イオン密度が約109/cm3よりも高く、さらに好ましくは約
1011/cm3よりも高いエッチャントガスプラズマである。また、エッチャン トガスは、BCl3、HBrおよびそれらの混合物からなる群から選択されたガ スを含んでもよい。上述した工程(a)のプラチナ層は、上述した工程(c)中
にプラチナ層を選択的に保護するために、プラチナ層の選択された部分上に配置
されたマスク層をさらに備えてもよい。マスク層は、エッチング工程(c)の最
中またはその後に除去されてもよい。工程(a)のプラチナ層はまたマスク層お
よびプラチナ層関の選択された部分増に配置する保護層を更に含んでも良い。同
様に、保護層もエッチング工程(c)の最中またはその後に除去されてもよい。
プラチナ層はプラチナウェハの一部かまたはそれに含まれるものであり、プラチ
ナ層をエッチングする方法は、コイルインダクタおよびウェハ台を有する高密度
プラズマチャンバにおいて工程(a)のプラチナ層を含むプラチナウェハを配置
する工程と、以下のプロセス条件下で高密度プラズマチャンバにおいてエッチン
グ工程(c)を実行する工程とをさらに含む。
【0020】 エッチングされたプラチナ層は、約85°以上、より好ましくは約87°以上
、最も好ましくは88.5°以上のプラチナプロファイルを含む。上記のプロセ
ス条件のエッチャントガスは、この替わりとして、約10から約90体積%のハ
ロゲン(例えば、Cl2)、約5から80体積%の希ガス(例えば、アルゴン) および約4から約25体積%のHBrおよび/またはBCl3からなるものであ ってよい。
【0021】 本発明の所望の目的を達成するために、 a)プラチナ電極層と前記プラチナ電極層の選択された部分上に配置された少
なくとも1つのマスク層を支持する基板を設ける工程と、 b)工程(a)の基板を約150℃よりも高い温度まで加熱する工程と、 c)ハロゲン(例えば、塩素)と希ガス(例えば、アルゴン)からなるエッチ
ャントガスのプラズマを用いて、少なくとも1つのプラチナ電極を有するコンデ
ンサ構造を形成することを含むプラチナ電極層をエッチングする工程とを含む、
プラチナ電極を含むコンデンサ構造の形成方法を概して提供する。
【0022】 少なくとも1つのマスク層は、上記のエッチング工程(c)の最中かまたはそ
の後に除去される。上記の工程(a)のプラチナ電極層は、マスク層とプラチナ
電極層の間にあるプラチナ電極層の選択された部分上に配置された保護層をさら
に備えてもよい。上記のエッチング工程(c)で形成されたエッチングされたプ
ラチナ電極層は、約85°以上、より好ましくは87°以上、最も好ましくは8
8.5°以上のプラチナプロファイルを含む。工程(c)のプラズマのエッチャ
ントガスは、さらに詳しく言えば、ハロゲン(例えば、塩素)、希ガス(例えば
、アルゴン)およびHBr、BCl3およびそれらの混合物からなる群から選択 されたガスを含む。プラチナ電極層は、プラチナ電極ウェハの一部かそれに含ま
れ、プラチナ電極層を含むコンデンサ構造を形成するための方法は、エッチング
工程(c)の前に、コイルインデクタとウェハ台を有する高密度プラズマチャン
バにおいてプラチナ電極ウェハを配置する工程と、以下の前述したプロセス条件
下で高密度プラズマチャンバにおいてエッチング工程(c)を実行する工程とを
さらに含む。
【0023】 形成したプラチナ電極は、0.3μm以下の寸法を有する距離または間隔で分
離される。プラチナ電極のそれぞれは、約0.6μm以下、好ましくは約0.3
μm以下の値を有する寸法を有する。プラチナ電極のそれぞれは、約0.3μm
以下の幅と、約0.6μm以下の長さと、約0.6μm以下の高さを有するもの
がより好ましい。エッチャントガスのプラズマは、高密度誘電結合プラズマから
なる。エッチャントガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノ
ン、ラドンおよびそれらの混合物からなる群から選択された希ガスからなるもの
が好ましい。希ガスはアルゴンのものがより好ましい。前述したように、高密度
誘電結合プラズマのエッチャントガスは、塩素、アルゴンおよびBCl3および /またはHBrからなるものが最も好ましく、またはそれらのみからなるかもし
くは主としてそれらからなるものが好ましい。
【0024】 本発明の所望の目的をさらに達成するために、 a)パターン化されたレジスト層、マスク層およびプラチナ電極層を上部に回
路要素を有する基板上に形成する工程と、 b)プラチナ電極層からマスク層の一部を貫通して除去するためにエッチング
ガスのプラズマを用いて、パターン化されたレジスト層、マスク層およびプラチ
ナ電極層を支持する基板を形成することを含むマスク層の一部をエッチングする
工程と、 c)工程(b)のレジスト層を除去して、残留マスク層とプラチナ電極層を支
持する前記基板を形成する工程と、 d)工程(c)の基板を約150℃よりも高い温度まで加熱する工程と、 e)ハロゲンガス(例えば、塩素)と希ガス(例えば、アルゴン)からなるエ
ッチャントガスの高密度プラズマを用いて、少なくとも1つのプラチナ電極を有
する半導体デバイスを形成する工程を含む工程(d)のプラチナ電極層をエッチ
ングする工程とを備える半導体デバイスの製造方法を概して提供する。
【0025】 本発明の所望の目的をさらに達成するために、 a)プラチナ電極層、プラチナ電極層上の保護層、保護層上のマスク層および
マスク層上のパターン化されたレジスト層を支持する基板を設ける工程と、 b)プラチナ電極層からマスク層の一部を貫通して除去するためにエッチング
ガスのプラズマを用いて、保護層部分を露出し、プラチナ電極層、プラチナ電極
層上の保護層、プラチナ電極層上の残留マスク層および残留マスク層上のパター
ン化されたレジスト層を支持する基板を形成する工程を含むマスク層の一部をエ
ッチングする工程と、 c)工程(b)の残留マスク層からパターン化されたレジスト層を除去して、
プラチナ電極層、プラチナ電極層上の保護層、保護層上の残留マスク層を支持す
る基板を形成する工程と、 d)工程(c)の基板を約150℃よりも高い温度まで加熱する工程と、 e)保護層の露出された部分をエッチングして、プラチナ電極層部分を露出さ
せ、プラチナ電極層、プラチナ電極層上の残留保護層、残留保護層上の残留マス
ク層を支持する基板を形成する工程と、 f)ハロゲンガス(例えば、塩素)と希ガス(例えば、アルゴン)からなるエ
ッチャントガスの高密度プラズマを用いて、残留保護層を有するエッチングされ
たプラチナ電極層と残留保護層上の残留マスク層を支持する基板を形成する工程
を含む工程(e)のプラチナ電極層の露出部分をエッチングする工程と備える基
板上に配置されたプラチナ電極層のエッチング方法を概して提供する。
【0026】 パターン化されたレジスト層は、高温ではレジスト層が破壊されてしまうため
、基板を約150℃を超える温度まで加熱する前に残留マスク層から除去される
。残留マスク層は、基板を約150℃を超える温度まで加熱する前もしくは後か
、プラチナエッチング工程の最中かもしくはその後のいずれかにプラチナ電極層
から除去されてもよい。プラチナ電極層は、プラチナ電極ウェハの一部からまた
はそれに含まれる。保護層の使用目的は、マスク層とプラチナ層との間を確実に
付着させることと、特に本発明のプラチナエッチングプロセスの最中にプラチナ
電極層のプラチナプロファイルを維持することである。残留保護層は、プラチナ
エッチング工程後はエッチングされたプラチナ電極から除去されることが好まし
い。
【0027】 前述したように、本発明のプラチナ電極を形成するためのプラチナ電極層のエ
ッチングは、高密度プラズマチャンバにおいて実行される。プラチナエッチング
工程は、ハロゲンガス(例えば、塩素)、希ガス(すなわち、アルゴン)および
HBrおよび/またはBCl3からなるかもしくは主としてそれらからなるもの が好ましいエッチャントガスの高密度プラズマを用いる。高密度プラズマチャン
バは、イオン流速の個別制御およびイオンエネルギーの個別制御を行う。前述し
たように、高密度プラズマチャンバにおける高密度プラズマのイオン密度は、約
109/cm3よりも高いものである。
【0028】 半導体デバイスの製造方法および基板上に配置するプラチナ電極層のエッチン
グ方法で用いる高密度プラズマチャンバは、コイルインダクタとウェハ台を含み
、これらの方法の両方においてプラチナエッチング工程は、以下の前述したプロ
セス条件下で高密度プラズマチャンバで実行される。
【0029】 本発明の所望の目的をさらに達成するために、基板と、基板により支持された
少なくとも2つのプラチナ電極とからなる半導体デバイス、さらに詳しく言えば
、コンデンサ構造を概して提供する。プラチナ電極は、約85°以上、好ましく
は約87°以上、より好ましくは約88.5°以上のプラチナプロファイルを有
する。プラチナ電極は、約0.3μm以下の寸法を有する距離または間隔だけ分
離される。プラチナ電極のそれぞれは、約0.6μm以下、好ましく約0.3μ
m以下の値を有する寸法を含む。プラチナ電極のそれぞれは、約0.3μm以下
の幅と、約0.6μm以下の長さと、約0.6μm以下の高さを有することがよ
り好ましい。
【0030】 したがって、本発明の目的は、基板上に配置されたプラチナ層をエッチングす
るための方法を提供することである。
【0031】 本発明の別の目的は、半導体デバイスの製造方法を提供することである。
【0032】 本発明のさらなる別の目的は、コンデンサ構造の製造方法を提供することであ
る。
【0033】 本発明のさらなる別の目的は、コンデンサ構造を提供することである。
【0034】 本発明のさらなる別の目的は、半導体デバイスを提供することである。
【0035】 上記目的および特徴と共にさまざまな付随的目的および特徴は、以下の記載に
より当業者には明らかになるものであり、これらの新規な方法、半導体デバイス
、添付の図面を参照して例示的目的のみに示したこれらの好適な実施形態により
得られるものである。
【0036】
【発明の実施の形態】
本発明の同様な部分を同一の参照符号によって示した図面を参照して詳細に述
べる。図1には、概して符号12で示した半導体基板を有する概して符号10で
示したウェハを示す。半導体基板12は、回路要素領域を含んでおり、それは図
面には示されていないが、当業者には周知のものである。バリヤ層14が半導体
基板12上に配置されており、概して符号15で示したプラチナ層がバリヤ層1
4上に配置されている。プラチナ層15は、図1に示すように、プラチナ電極層
16である。プラチナ電極層16は好適なプラチナ層15であるため、本発明の
異化の記載では、本発明を記載するさいに「プラチナ電極層16」という用語の
みを用いる。しかしながら、以下「プラチナ電極層16」と記載されていても、
本発明では「プラチナ層15」と同等の意味をもつものであることを理解された
い。
【0037】 プラチナ電極層16が半導体基板12内にある特定の要素(例えば、ポリシリ
コンプラグ)と容易に拡散または反応するため、プラチナ電極層16と半導体基
板12の間にバリヤ層14を設ける必要がある。バリヤ層14はまた、半導体基
板12とプラチナ電極層16とを結合する接着剤としても機能する。マスクがプ
ラチナ電極層16上に配置され、概して符号20で示したパターン化されたレジ
スト(すなわち、フォトレジスト)がマスク層18上に選択的に配置されており
、これらを図1に最良に示す。図1に最良に示されているように、パターン化さ
れたレジスト20は、複数のレジスト部材20a、20b、20c、20dを含
む。図2に示すように、本発明の別の実施形態では、保護層22がプラチナ電極
層16とマスク層18の間に配置されている。
【0038】 バリヤ層14は、プラチナ電極層16に対して拡散バリヤおよび接着剤として
の二重の機能を有することが可能であればいかなるバリヤ層であってもよい。バ
リヤ層14は適切であればいかなる厚さのものであってもよい。好ましくは、バ
リヤ層14はチタンおよび/またはTiNなどのチタン合金からなり、約50Å
から約600Åの厚さを有し、より好ましくは約200Åから400Åであり、
最も好ましくは約300Åである。バリヤ層14は、RFマグネトロンスパッタ
リング法によって半導体基板12上に配置されることが好ましい。
【0039】 プラチナ電極層16は、後続の高温の高誘電率強誘電材料の堆積プロセスで起
る傾向がある酸化に対して不活性であるため、電極材料として使用される。プラ
チナ電極層16はまた、プラチナは良好な導電体であるため、電極材料としても
使用される。プラチナ電極層16の厚さは、プラチナ電極層16を含む半導体ま
たはコンデンサデバイスの最終用途に応じたものとなる。通常、プラチナ電極層
16の厚さは、約500Åから4,000Åであり、より好ましくは約1,000
Åから3,000Åで、最も好ましくは約2,000Åである。プラチナ電極は、
RFマグネトロンスパッタリング法によってバリヤ層14上に配置されることが
好ましい。
【0040】 マスク層18は、パターン化されたレジスト20の下側に残るマスク層18の
部分(以下「18a」、「18b」、「18c」、「18d」として示す)以外
の全てのマスク層18の痕跡がプラチナ電極層16の表面からほぼ除去されるよ
うな後述する手順に従ってエッチングされることが可能であれば、いかなる好適
な絶縁層または金属層であってもよい。マスク層18は、適切ならばいかなる厚
さであってもよい。好ましくは、マスク層18は、二酸化シリコン(SiO2) および/または窒化シリコン(Si34)かまたは適切な他のあらゆる誘電材料
からなる。マスク層18の好適な厚さは、約1,000Åから約9,000Åで、
より好ましくは約3,000Åから約7,000Åで、最も好ましくは約5,00 0Åである。マスク層18は、化学気相成長法によってプラチナ電極層16上に
配置されることが好ましい。
【0041】 パターン化されたレジスト20(すなわち、レジスタ部材20a、20b、2
0c、20dを含むフォトレジスト20)は、下地にある全ての材料(例えば、
マスク層18)を本発明のエッチングプロセス中のエッチングから保護すること
ができれば、いかなる好適な材料の層であってもよい。パターン化されたレジス
ト20として好適な材料は、ノボラック樹脂および光活性のある溶解阻止剤(全
てSussの発見に基づく)からなるレジストシステムを含む。レジスト20に 適した他の材料は、Hiroshi Itoによる「遠紫外線レジスト:展開と
現状(Deep−UV Resists:Evolution and Sta
tus)」と題する論文(1996年7月版、Solid State Tec
hnology)に列挙されている。パターン化されたレジスト20は適切なら
ばいかなる厚さを有してもよいが、好ましくは約0.3μmから約1.40μm
で、より好ましくは約0.5μmから1.2μmで、最も好ましくは約0.8μ
mである。パターン化されたレジスト20は、スピンコーティング法によってマ
スク層18上に配置されることが好ましい。
【0042】 図2に描かれた本発明の実施形態の保護層22は、エッチングされたプラチナ
電極層(以下「16e」として示す)の角部(以下「16g」として概して示す
)を本発明のオーバーエッチングプロセス中に保護するためのものである。保護
層27の別の目的は、マスク層18とプラチナ電極層16とを良好に接着させる
ことである。保護層22は、チタンおよび/または窒化チタンなどの適切であれ
ばいかなる材料または化学薬品を含んでもよく、RFマグネトロンスパッタリン
グ法などによってプラチナ電極層16の表面上に適切に配置されてもよい。保護
層22の厚さは適切ならばいかなる厚さであってもよいが、好ましくは約50Å
から約1,000Åで、より好ましくは約100Åから約600Åで、最も好ま しくは約300Åである。
【0043】 半導体デバイスまたはコンデンサデバイスを図1または図2の多層構造から
形成または製造するために、初めに多層構造が好適なプラズマ処理装置内に配置
され、プラチナ電極層16の表面から、レジスト部材20a、20b、20c、
20dの下にそれぞれあるマスク層18a、18b、18c、18d以外のマス
ク層18が貫通および除去またはエッチング除去される。図2に示す本発明の実
施形態を用いた場合、図5に最良に示されるように、または図6に最良に示され
るようになる。
【0044】 適切な従来技術のプラズマエッチング処理装置が図3に示されており、さらに
Babie等の米国特許第5,188,704号公報に記載されており、この内
容全体を本願明細書に引用したものとし、以下に逐語的に繰返す。図3のプラズ
マ処理装置は、概して符号30で示すプラズマリアクタと、反応チャンバ32を
形成しかつ収容するための概して符号31で示した壁とを含み、この中には中性
(n)粒子、正(+)粒子、および負(−)粒子のプラズマ33が見られる。壁
31は円筒状の壁54とカバー56とを含む。プラズマ処理ガスは入口34−3
4を通してリアクタチャンバ32内へ導入される。プラズマエッチングガスは入
口34−34を通してチャンバ32内に導入される。水冷カソード36は、13
.56MHzのRF電源38に接続されている。アノード39は、ライン40に
よって接地された壁31に接続されている。ヘリウムガスはカソード36を貫通
する通路50を通され、周囲がリップシール52によって支持されたウェハ10
の下の空間に供給されることにより、ヘリウムガスがウェハ10を冷却するよう
になっている。ウェハ10は、ウェハ支持体46によって支持されており、この
支持体は、複数のクランプ(図示せず)を含み、当業者に高地であるように、ウ
ェハ10の上面を周辺部で押さえつけている。一対のヘルムホルツ型の電磁コイ
ル42および43によって、チャンバ32内にN極およびS極が発生され、縦型
シリンダ壁54と壁31の両端に配置されている。電磁コイル42および43は
、N極とS極が左右にある横向きの磁場を提供し、ウェハ10の表面と平行な水
平な磁場軸を提供する。横向きの磁場は、ウェハ10に向って動くにつれて磁場
によって放射状に加速される電子の垂直速度を遅くするのに適用される。したが
って、プラズマ33内の電子の量は、横向きの磁場により増加させられ、プラズ
マ33は当業者に周知のように強化される。
【0045】 磁場を提供する電磁コイル42および43は独立に制御されて、均一な磁場強
度の向きを発生する。磁場は、電磁コイル42および43の付勢を連続して回転
することによって、ウェハ10のまわりに角度方向に工程させることができる。
電磁コイル42および43によって提供される横向きの磁場の方向は、プラズマ
33によって処理されるウェハ10の表面と平行に向けられ、プラズマリアクタ
30のカソード36によってプラズマ33内の電子のイオン化効率が増加される
。これによって、カソード36のシースを横切るポテンシャル落差を減少させる
ことができ、ウェハ10の表面上にあるイオン電流の流量を増加させることがで
きるため、高エッチング速度を達成するために必要であった高いイオンエネルギ
ーを用いずに、高いエッチング速度が達成され得る。
【0046】 本発明を実行する際に用いられる磁場強化反応性イオンエッチャ(MERIE
)を達成するために用いられる好適な磁気源は、ヘルムホルツの形状に配置した
電磁コイル42および43によって提供される可変の回転磁場である。電磁コイ
ル42および43は3相のAC電流によって駆動される。磁束Bの磁場はウェハ
10と平行で、図4に示すように、電場と垂直である。図4を参照すると、磁束
Bを発生する磁場Hのベクトルは、電磁コイル42および43を通って流れる電
流の位相を通常0.01から1Hz、特に0.5Hzの回転周波数で変化させる
ことによって、電場の中心軸線を中心として回転している。磁束Bの強さは、通
常0ガウスから約150ガウスまで変化し、電磁コイル42および43に供給さ
れる電流の量によって決定される。図3は、マスク層18(マスク層18a、1
8b、18c、18Dを除く)を除去するための一つの好適なプラズマ処理装置
を示しているが、電子サイクロトロン共鳴(ECR)、ヘリコン波共鳴または誘
導結合プラズマ(ICP)、トライオード型エッチャなどの他の反応性イオンエ
ッチャを用いてもよいことは理解されたい。
【0047】 プラズマ33は、図5および図6に最良に示すように、レジスト部材20a、
20b、20c、20dの下側にそれぞれあるマスク層18a、18b、18c
、18dを除いたマスク層18を貫通(すなわち、清浄化およびエッチング除去
)するために適していれば、いかなるエッチャントガスを用いてもよい。例えば
、マスク層18が二酸化シリコンを含むときは、適切なエッチャントガスは、フ
ッ素含有ガス(例えば、CHF3、SF6、C26、NF3など)、臭素含有ガス (例えば、HBrなど)、塩素含有ガス(例えば、CHCl3など)、希ガス( 例えば、アルゴンなど)およびこれらの混合物からなる群から選択されてよい。
エッチャントは、酸素などの酸化体を含まないものが好ましい。なぜならこの工
程の目的は、マスク層18(レジスト部材20a、20b、20c、20dによ
ってそれぞれが保護されているマスク層18a、18b、18c、18dを除く
)を除去することであって、パターン化されたレジスト20を除去することでは
ないからである。より好ましくは、エッチャントガスは、約20体積%から約4
0体積%のCHF3および約60体積%から約80体積%のアルゴンからなる。 マスク層18(マスク層18a、18b、18c、18dを除く)を除去する際
の好適なプラズマ処理装置(図3のプラズマ処理装置など)用の好適なリアクタ
条件を以下に示す。
【0048】 マスク層18/パターン化されたレジスト20の選択比は、マスク層18およ
びパターン化されたレジスト20に用いる材料に左右されるが、3:1より良好
である。
【0049】 より一般的には、適切なプラズマ処理装置(図3のプラズマ処理装置など)内
でマスク層18を除去するための処理パラメータは、以下の表3に列挙した範囲
に入っており、ガスCHF3およびArもまた以下の表3に列挙された流速に基 づく。
【0050】 保護層22が、プラチナ電極層16の上にありマスク層18とプラチナ電極層
16との間に配置されている図2に示す本発明の実施形態では、保護層22はプ
ラチナ電極層16を露出するようにマスク層18の除去後に除去またはエッチン
グされなければならない。保護層22は、好適なものであればいかなる方法を用
いてエッチングおよび除去してもよく、および/または、好適なものであれば、
マスク層18a、18b、18c、18dの直下にそれぞれがある保護層22a
、22b、22c、22dを除いた保護層22(図6および8参照)を貫通およ
びエッチング除去するために好適なエッチャントガスを用いるプラズマ33を含
むいかなるプラズマ処理装置(図3のプラズマ処理装置など)を用いてエッチン
グおよび除去してもよい。例えば、TiNが保護層22として使用されたときに
は、適切なエッチャントガスはCl2、HBr、BCl3、希ガス(例えば、Ar
)およびこれらの混合物からなる群から選択されてもよい。より好ましくは、本
発明の一実施形態では、保護層22a、22b、22c、22dを除いた保護層
22を貫通およびエッチング除去するためのエッチャントガスは、約20体積%
から約60体積%のCl2、約20体積%から約60体積%のBCl3、および好
ましくはArである約10体積%から約30体積%の希ガスからなる。保護層2
2(保護層22a、22b、22c、22dを除く)を除去するための適切なプ
ラズマ処理装置(図3のプラズマ処理装置など)用の好適なリアクタ条件は、前
述したマスク層18(マスク層18a、18b、18c、18dを除く)を除去
するためのリアクタ条件と同じものであってよい。保護層22を除去するために
、ECR、ICP、ヘリコン波共鳴などの他のプラズマエッチャを用いてもよい
ことを理解されたい。以下にさらに説明されるように、保護層22a、22b、
22c、22dは、本発明のエッチング処理中にエッチングされたプラチナ電極
層(以下概して「16e」として示す)の角(以下「16g」として示す)を保
護するためのものである。保護層22a、22b、22c、22dは、エッチン
グ処理中にエッチングされたプラチナ電極層の角を保護するだけでなく、存在す
るプラチナプロファイルを維持しやすくなり、および/または、プラチナプロフ
ァイルを改善すると信じられている。
【0051】 本発明の別の実施形態では、保護層22(保護層22a、22b、22c、2
2dを除く)は、本発明のプラチナエッチング処理で用いられる高温およびエッ
チャントガスによってエッチングおよび除去されてもよい。さらに詳しく言えば
、以下にさらに説明するように、プラチナ電極層16が、高密度誘導結合プラズ
マを含む高密度プラズマチャンバにおいて以下のプロセス条件下でエッチングさ
れることが好ましいため、保護層22は、同じ前述の条件下でエッチングおよび
除去されてもよい。
【0052】 したがって、同じ装置およびプロセス条件を用いて、保護層22の選択部分を
エッチングおよび除去し、さらにプラチナ電極層16をエッチングしてもよい。
本発明の別の実施形態では、以下にさらに説明するように、保護層22およびプ
ラチナ電極層16は、以下のプロセス条件下で高密度誘導結合プラズマを含む高
密度プラズマチャンバにおいてそれぞれ除去およびエッチングされてもよい。
【0053】 マスク層18の選択部分がプラチナ電極層16の表面からエッチングされて、
この電極を露出し、マスク層18の残りの部分がレジスト部材20a、20b、
20c、20dの直下にそれぞれあるマスク層18a、18b、18c、18d
になった後、レジスト部材20a、20b、20c、20dは除去される。レジ
スト部材20a、20b、20c、20dは、適切であればいつでも除去しても
よいが、プラチナ電極層16のエッチングを行う前と半導体基板12を約150
℃を超える温度まで加熱する前に行うことが好ましい。同じことが、図2、6、
8に示した本発明の実施形態にも当てはまり、保護層22の選択部分がプラチナ
電極層16の表面からエッチング除去されて、この層を露出し、保護層22の残
りの部分がマスク層18a、18b、18c、18dの直下にそれぞれあるレジ
スト部材20a、20b、20c、20dになった後、レジスト部材20a、2
0b、20c、20dは除去される。しかしながら、本発明のこの実施形態に関
しては、レジスト部材20a、20b、20c、20dは、保護層22の選択部
分をエッチング除去する前に除去されてもよい。この替わりに、レジスト部材2
0a、20b、20c、20dは、プラチナ電極層16をエッチングするために
、保護層22の選択部分の除去後(または除去の最中に同時に)および半導体基
板12を約150℃を超える温度まで加熱する前に除去されてもよい。通常、レ
ジスト部材20a、20b、20c、20dの少なくとも一部が、保護層22が
エッチング除去されている間に除去されて、保護層22a、22b、22c、2
2dと重畳しないプラチナ電極層16を露出する。
【0054】 レジスト部材20a、20b、20c、20dは、例えば、当業者に周知であ
る酸素プラズマアッシングを用いることによって、適切なものであればいかなる
方法を用いて除去されてもよい。レジスト部材20a、20b、20c、20d
は、図3に示したプラズマ処理装置など、適切なものであればいかなるプラズマ
処理装置用いてもよく、さらに酸素からなるエッチャントガスを含むプラズマを
用いてマスク層18a、18b、18c、18dからそれぞれが剥されてもよい
。レジスト部材20a、20b、20c、20dは、アプライドマテリアルズ社
(Applied Materials, Inc.)(3050 Bower s Avenue、Santa Clara、CA 95054−3299)の
「metal etch MxP Centura」という商標名で販売されて
いるプラズマ処理装置のアドバンスドストリップパッシベーション(ASP)チ
ャンバ内で、マスク層18a、18b、18c、18dからそれぞれ除去された
。レジスト部材20a、20b、20c、20dをマスク層18a、18b、1
8c、18dからそれぞれ剥す際に、ASPチャンバは、以下の処方でマイクロ
波ダウンストリームO2/N2プラズマを用いられてもよい:120秒、250℃
、1,400W、3,000ccO2,300ccN2、2Torr。
【0055】 図7および図8に示すように、プラチナ電極層16は露出された後に、エッチ
ングされて、プラチナプロファイルにサブミクロンパターニングを行う。以下に
さらに記載するように、プラチナ電極層16がエッチングされる前、プラチナ電
極層16を支持する半導体基板12は、約150℃を超える温度、好ましくは約
150℃から約500℃、さらに好ましくは約200℃から約400℃、最も好
ましくは約250℃から約350℃の温度まで加熱される。半導体基板12は、
プラチナエッチング処理中、ウェハ10を支持する台により加熱される。
【0056】 プラチナ電極層16は、例えば、AME8100Etch(登録商標)、Pr
ecision Etch5000(登録商標)、もしくはPrecision
Etch8300(登録商標)の商標名はすべて、アプライドマテリアルズ社
(Applied Materials Inc.)(3050 Bowers
Avenue、Santa Clara、CA 95054−3299)が所
有する登録商標であり、これらの商標名で販売されている反応性イオンエッチン
グ(RIE)プラズマ処理装置など、適切であればいかなるプラズマ処理装置で
エッチングしてもよい。プラチナ電極層16をエッチングするための別の適切な
プラズマ処理装置は、アプライドマテリアルズ社所有のMetal Etch
DPS Centura(登録商標)という商標名で販売されているプラズマ処
理装置である。ECR、ICP、ヘリコン波共鳴などの他のプラズマエッチャを
使用してもよいことも理解されたい。
【0057】 プラチナ電極層16をエッチングするための適切なプラズマ処理装置は、エッ
チャントガスのプラズマを使用することにより、良好なプラチナプロファイル(
例えば、約85度以上、好ましくは約87度以上、より好ましくは約88.5度
以上のプラチナプロファイル)を形成することができる。エッチャントガスは、
概して、ハロゲンガス(例えば、フッ素、塩素、臭素、ヨウ素、アスタチン)な
どのハロゲン含有ガスおよびヘリウム、ネオン、アルゴン、クリプトン、キセノ
ン、ラドンなどの希ガスからなる。エッチャントガスは、ハロゲン(好ましくは
塩素)およびヘリウム、ネオン、アルゴンからなる群から選択された希ガスから
なるか、それらのみからなるか、または主としてそれらからなることが好ましい
。希ガスは、アルゴンであることが好ましい。エッチャントガスは、さらに詳し
く言えば、約20体積%から約95体積%のハロゲンガス(すなわち、塩素)と
、約5体積%から約80体積%の希ガス(すなわち、アルゴン)からなることが
好ましく、約40体積%から約80体積%のハロゲンガス(すなわち、塩素)と
、約20体積%から約60体積%の希ガス(すなわち、アルゴン)からなること
がさらに好ましく、約55体積%から約65体積%のハロゲンガス(すなわち、
塩素)と、約35体積%から約45体積%の希ガス(すなわち、アルゴン)から
なることが最も好ましい。
【0058】 本発明の別の実施形態では、エッチャントガスは、ハロゲン(すなわち、塩素
)、希ガス(すなわち、アルゴン)およびHBr、BCl3およびこれらの混合 物からなる群から選択されるガスからなるか、それらのみからなるか、または主
としてそれらからなることが好ましい。エッチャントガスは、さらに詳しく言え
ば、約10体積%から約90体積%のハロゲンガス(すなわち、塩素)と、約5
体積%から約80体積%の希ガス(すなわち、アルゴン)と、約4体積%から約
25体積%のHBrおよび/またはBCl3からなるか、それらのみからなるか 、または主としてそれらからなり、約40体積%から約70体積%のハロゲンガ
ス(すなわち、塩素)と、約25体積%から約55体積%の希ガス(すなわち、
アルゴン)と、約5体積%から約20体積%のHBrおよび/またはBCl3か らなるか、それらのみからなるか、または主としてそれらからなることが好まし
く、約50体積%から約60体積%のハロゲンガス(すなわち、塩素)と、約3
5体積%から約45体積%の希ガス(すなわち、アルゴン)と、約5体積%から
約15体積%のHBrおよび/またはBCl3からなるか、それらのみからなる か、または主としてそれらからなることがより好ましい。エッチャントガスの流
速は、約50sccmから約500sccmの範囲のものである。HBrおよび
/またはBCl3は、プラチナ電極層16のエッチング中に残留したプラチナを 除去するたものものである。プラズマ含有アルゴンは、高エネルギーのイオン濃
度を有するものとして知られており、物理的スパッタリングで使用されることが
多い。イオンによるスパッタリング効果は、プラズマと試料間にある加速ポテン
シャルの作用である。
【0059】 プラチナ電極層16をエッチングする際、例えば、図3のプラズマ処理装置な
どの適切なプラズマ処理装置のリアクタ条件は以下の通りである。
【0060】 プラチナ電極層16/マスク18の選択比は、マスク層18に用いる材料に左
右されるが、2:1より良好である。
【0061】 より一般的には、適切なプラズマ処理装置(図3のプラズマ処理装置など)内
でプラチナ電極層16をエッチングするための処理パラメータは、以下の表4に
列挙した範囲に入っており、以下の表4にも列挙されたエッチャントガスの流速
に基づく。
【0062】 前述したように、プラチナ電極層16をエッチングするためのより好適なエッ
チャントガスは、塩素とアルゴンの混合物か、もしくは塩素、アルゴンおよびH
Brおよび/またはBCl3の混合物である。エッチャントガスが、塩素とアル ゴンの混合物(すなわち、約20体積%から約95体積%の塩素と約5体積%か
ら約80体積%のアルゴン)か、もしくは塩素、アルゴンおよびHBrおよび/
またはBCl3(すなわち、約10体積%から約90体積%の塩素と、約5体積 %から約80体積%のアルゴンと、約4体積%から約25体積%のHBrおよび
/またはBCl3)である場合と、半導体基板12が約150℃を超える温度、 好ましくは約150℃から約500℃の範囲の温度まで加熱される場合、プラチ
ナ電極層16をエッチングするためのプラズマ処理装置は、高いプラチナエッチ
ング速度(すなわち、1,000Å/分よりも高いエッチング速度)でエッチャ
ントガスの高密度プラズマにおいてプラチナ電極層16エッチングし、(図9お
よび図10に最良に示されているように)概して16eを示すエッチングされた
プラチナ電極層を形成する。エッチングされたプラチナ電極層16eは、角16
gと側壁16sを有し、プラチナプロファイルに優れたエッチングされたプラチ
ナ電極層16a、16b、16c、16dを含む。ここでのプラチナプロファイ
ルは、水平面に対する側壁16sの角度∝(図9および図10に最良に示されて
いる)が85度以上であり、好ましくは約87度以上であり、さらに好ましくは
約88.5度以上である。プラチナ電極は、約0.3μm以下の寸法の距離また
は間隔で分離されている。プラチナ電極のそれぞれは、約0.6μm以下、好ま
しくは約0.3μm以下の値を有する寸法を含む。プラチナ電極のそれぞれは、
約0.6μm以下の幅と、約0.6μm以下の高さをもつものがより好ましい。
【0063】 エッチングされたプラチナ電極層16e(すなわち、エッチングされたプラチ
ナ電極層16a、16b、16c、16d)には、プラチナ領域の縁から植えに
延びる壁状構造が実質的にない。これらの壁状構造は、「隠蔽部」または「フェ
ンス」または「兎の耳」として呼ばれることが多い。したがって、本発明の方法
は、実質的に隠蔽部のないエッチングされたプラチナ電極層16a、16b、1
6c、16dを形成する。形成されたエッチングされたプラチナ電極層16a、
16b、16c、16dが実質的に隠蔽部をもたず、「フェンス」や「兎の耳」
をもたないため、絶縁BSTまたはPZT層を受け、半導体デバイス(すなわち
、コンデンサ構造)における電極として機能するのに適した理想的なものである
【0064】 本発明の高密度プラズマは、約109/cm3を超え、好ましくは約1011/c
3を超えるイオン密度を有する本発明のエッチャントガスのプラズマとして規 定されてもよい。高密度プラズマ源は、電子サイクロトロン共鳴(ECR)、ヘ
リコン波共鳴または誘導結合プラズマ(ICP)型の供給源など、適切であれば
いかなる高密度供給源であってもよい。これら3つすべてが今日の製造装置に使
用されている。主な違いは、ECRおよびヘリコン波供給源は、外部磁場を用い
てプラズマを形成して備えるが、ICP供給源はそうではないことである。
【0065】 本発明の高密度プラズマは、アプライドマテリアルズ社所有の商標DPSとい
う登録商標名で販売されているような非結合プラズマ源エッチングチャンバ内で
プラズマを誘導結合することによって形成されるか与えられるものがより好まし
く、このチャンバは、イオン加速エネルギーとウェハ10へのイオンの流れを結
合しないかまたは分離している。エッチングチャンバの設計によって、拡大され
た処理窓のイオン密度を完全に独立して制御される。これは誘導源を介してプラ
ズマを発生させることによって達成される。エッチングチャンバ内のカソードは
、イオン加速エネルギーを決定するために依然としてrf電場でバイアスされて
いるが、第2のrf源(すなわち、誘導源)はイオンの流れを決定する。この第
2のrf源は容量的ではない(すなわち、カソードなどの電場を使用しない)。
なぜなら大きなシース電圧が発生されて、カソードバイアス妨害し、イオンエネ
ルギーとイオンの流れを効果的に結合しているからである。
【0066】 誘導プラズマ源は、電極ではなく誘電窓を通してrf電力に結合される。この
電力は、rf磁場(電場でない)を介してコイル内のrf電流から結合される。
これらのrf磁場はプラズマ内に貫通し、rf電場を誘発し(すなわち、「誘導
結合」という用語)、これがイオン化してプラズマを維持する。誘発された電場
はコンデンサ電極のような大きなシース電圧を発生しないため、誘導源はイオン
の流れに対して支配的に影響を与える。カソードバイアス電力は、rf電力のほ
とんど(通常、電源電力よりも小さな大きさのオーダー)がイオンを加速する際
に用いられるため、イオンの流れを決定するのときにはほとんどその役割を果た
さない。誘導プラズマ源と容量ウェハバイアスを組合わせることによって、DP
S(登録商標)という商標名のエッチングチャンバのようなエッチングチャンバ
でウェハ10に到達するイオンの流れおよびイオンエネルギーを個別に制御する
ことができる。
【0067】 プラチナ電極16をエッチングしてエッチングされたプラチナ電極層16a、
16b、16c、16dを形成するための本発明の高密度プラズマを発生させる
DPS(登録商標)という商標名のエッチングチャンバは、1995年2月15
日出願され、「ハイブリッドコンダクタおよびマルチ半径ドームシーリングを有
するRFプラズマリアクタ(RF PLASMA REACTOR WITH
HYBRID CONDUCTOR AND MULTI−RADIUS DO
ME CEILING)」という発明の名称で、本願の譲受人に譲渡され、同時
継続中である米国特許出願第08/389,889号に開示されている誘導結合
プラズマリアクタのDPS(登録商標)という商標名のエッチングチャンバであ
ればいかなるものであってもよい。この前述の米国出願の内容全体は、以下に逐
語的に繰り返されるように、本願明細書に参照により引用される。同時継続中の
米国特許出願第08/389,889号からの誘導結合プラズマリアクタの2つ
の実施形態を示す図17および図18を参照すると、中性(n)粒子、正(+)
粒子、および負(−)粒子の高密度プラズマ94がある概して符号92で示され
るリアクタチャンバを有する、概して符号90で示される誘導結合RFプラズマ
リアクタがあることが分かる。リアクタチャンバ92は、設置された導電性の円
筒状の側壁60と誘電性シーリング62とを有する。誘導結合RFプラズマリア
クタ90はさらに、チャンバ92の中心にある(半導体)ウェハ10を支持する
ためのウェハ台64と、ウェハ10又はウェハ台64の上面の近傍から始まりチ
ャンバ92の上面へと上方に延びた、チャンバ92の上部を囲む円筒状の誘導コ
イル68と、エッチングガスをチャンバ92の内部に供給するためのエッチング
ガス供給源72及びガスインレット74と、チャンバ92内の圧力を制御するポ
ンプ76とからなる。コイルインダクタ68には、プラズマ電源電力供給源また
はRF発生器78によって従来型のアクティブRF整合ネットワーク80を通し
てエネルギーが与えられ、コイルインダクタ68の頂部の巻きは「ホット」で底
部の巻きは接地されている。ウェハ台64は、バイアスRF電源または発生器8
4に接続された内側の導電部分82と外側の接地された導電体86(内側の導電
部分82から絶縁されている)とを含む。したがって、RF発生器78によって
コイルインダクタ68に印加されたプラズマ電源電力と、発生器84によってウ
ェハ台64に印加されたDCバイアス電源は、別々に制御されたRF源である。
バイアス電源と電源電力を別々にすることによって、周知技術に従って、イオン
密度とイオンエネルギーを個別に制御しやすくなる。誘導結合プラズマとして高
密度プラズマ94を形成するために、コイルインダクタ68はチャンバ92に隣
接して、RF電源電力供給源またはRF発生器78に接続されている。コイルイ
ンダクタ68は、高密度プラズマ94の高いイオン密度を点火し維持するRF電
力を供給する。コイルインダクタ68の幾何学形状によって、リアクタチャンバ
92内にある高密度プラズマ94のプラズマイオン密度の空間分布の大部分が決
定される。
【0068】 ウェハ10全体で高密度プラズマ94のプラズマ密度の空間分布をさらに均一
にするために(円錐形または半球形シーリングに対して)、シーリング62を複
数半径のドーム形に形成し、シーリング62の複数半径を個別に決定し、各半径
を調整する。図17の特定の実施形態において複数半径のドーム形状は、シーリ
ング62の中心部分のまわりでは幾分シーリング62の曲率が緩やかで、シーリ
ング62の周縁部分では曲率はきつくなっている。
【0069】 図18に示すように、コイルインダクタ68は当業者に周知のミラーコイル形
態でRF電源78、80に結合されてもよい。図18のミラーコイル形態では、
RF源78、80は、コイルインダクタ68の中央の巻きに接続されるが、コイ
ルインダクタ68の頂部と底部の端部は共に接地されている。ミラーコイル形態
の利点は、コイルインダクタ68の最大ポテンシャルを低減させることである。
【0070】 プラチナ電極層16をエッチングするために、図17および図18に示す高密
度プラズM94のような高密度プラズマを用い、さらに以下に記載する処理パラ
メータしたでエッチング動作を実行する前に半導体基板12を約150℃を超え
る温度まで加熱することにより、約85°以上、より好ましくは約87°以上、
最も好ましくは約88.5°以上の角度のプラチナプロファイルを有するプラチ
ナ電極で半導体を形成する。プラチナ電極には実質的に隠蔽部がなく、すなわち
、「フェンス」や「兎の耳」をもたない。プラチナ電極は、約0.3μm以下の
値の寸法を有する距離または間隔で分離されていることが好ましい。プラチナ電
極のそれぞれは、約0.6μm以下、好ましくは約0.3μm以下の値の寸法を
含む。プラチナ電極のそれぞれは、約0.3μm以下の幅と、約0.6μm以下
の長さと、約0.6μm以下の高さを有することがより好ましい。
【0071】 プラチナ電極層16のエッチングにおいて、図17および図18の誘導結合R
Fプラズマリアクタ90の様な、適切な誘導結合RFプラズマリアクタに対する
好ましいリアクタ条件は、以下の通りである。
【0072】 より一般的には、図17および図18の誘電結合号プラズマ90などの適切な
誘導結合プラズマリアクタにおいてプラチナ電極層16をエッチングするための
処理パラメータは、以下の表5に列挙したように、ハロゲンガス(すなわち、C
2)および希ガス(すなわち、アルゴン)を含むガスの流速に基づいて、以下 に列挙した範囲に入るものである。
【0073】 さらに、より一般的には、エッチャントガスがハロゲンガス(すなわち、塩素
)と、希ガス(すなわち、アルゴン)と、HBrおよび/またはBCl3の混合 物である場合、図17および図18の誘電結合号プラズマリアクタ90などの適
切な誘導結合プラズマリアクタにおいてプラチナ電極層16をエッチングするた
めの処理パラメータは、以下の表6に列挙したように、ハロゲンガス(すなわち
、Cl2)、希ガス(すなわち、アルゴン)およびHBrおよび/またはBCl3 を含むガスの流速に基づいて、以下に列挙した範囲に入るものである。
【0074】 したがって、前述のプロセス条件は、流速値が約50から約500sccmの
範囲のエッチャントガスの流速に基づいたものが好ましい。前述したように、エ
ッチャントガスは、ハロゲン(好ましくは、塩素)、ヘリウム、ネオンおよびア
ルゴンからなる群から選択された希ガスからなるか、それらのみからなるか、ま
たは主としてそれらからなることが好ましい。希ガスはアルゴンであることが好
ましい。前述したように、エッチャントガスは、約20体積%から約95体積%
のハロゲンガス(すなわち、塩素)と、約5体積%から約80体積%の希ガス(
すなわち、アルゴン)からなるか、それらのみからなるか、または主としてそれ
らからなり、約40体積%から約80体積%のハロゲンガス(すなわち、塩素)
と、約20体積%から約60体積%の希ガス(すなわち、アルゴン)とからなる
か、それらのみからなるか、または主としてそれらからなることが好ましく、約
55体積%から約65体積%のハロゲンガス(すなわち、塩素)と、約35体積
%から約45体積%の希ガス(すなわち、アルゴン)とからなるか、それらのみ
からなるか、または主としてそれらからなることがより好ましい。本発明の別の
好適な実施形態では、前述したように、エッチャントガスは、ハロゲン(すなわ
ち、塩素)、希ガス(すなわち、アルゴン)およびHBr、BCl3およびこれ らの混合物からなる群から選択されるガスからなるか、それらのみからなるか、
または主としてそれらからなることが好ましい。エッチャントガスは、さらに詳
しく言えば、約10体積%から約90体積%のハロゲンガス(すなわち、塩素)
と、約5体積%から約80体積%の希ガス(すなわち、アルゴン)と、約4体積
%から約25体積%のBrおよび/またはBCl3からなるか、それらのみから なるか、または主としてそれらからなり、約40体積%から約70体積%のハロ
ゲンガス(すなわち、塩素)と、約25体積%から約55体積%の希ガス(すな
わち、アルゴン)と、約5体積%から約20体積%のHBrおよび/またはBC
3からなるか、それらのみからなるか、または主としてそれらからなることが 好ましく、約50体積%から約60体積%のハロゲンガス(すなわち、塩素)と
、約35体積%から約45体積%の希ガス(すなわち、アルゴン)と、約5体積
%から約15体積%のHBrおよび/またはBCl3からなるか、それらのみか らなるか、または主としてそれらからなることがより好ましい。したがって、表
5および表6に示した前述のプロセス条件は、このようなエッチャントガス組成
と体積パーセント(%)値に基づいたものであってよい。
【0075】 図2、図6、図8および図10に示した本発明の実施形態では、保護層22a
、22b、22c、22dは、エッチング処理中にエッチングされたプラチナ電
極層16a、16b、16c、16dの角16gを保護する。通常、図11およ
び図12に最小に示されているように、マスク層18a、18b、18c、18
dの一部は、プラチナエッチング処理中にエッチングされることがあり、エッチ
ングされたプラチナ電極層16a、16b、16c、16dの上面か、もしくは
保護層22a、22b、22c、22dの上面に残留マスク層18rを残すこと
がある。保護層22a、22b、22c、22dはそれぞれ、エッチングされた
プラチナ電極層16a、16b、16c、16dの角16gがプラチナエッチン
グ中、特に、プラチナエッチング処理を施してマスク層18a、18b、18c
、18dの実質的にすべてが除去される場合に確実に保護されるようにする。エ
ッチングされたプラチナ電極層16a、16b、16c、16dの角16gを維
持することによって、プラチナ電極層16のエッチング中に形成されるプラチナ
プロファイルの質を保護し、エッチングされたプラチナ電極層16a、16b、
16c、16dを形成する。
【0076】 プラチナ電極16がエッチングされてプラチナ電極層16a、16b、16c
、16dを形成した後、残留マスク層18r(プラチナエッチング処理中に完全
に除去されなかった場合)は、図11および図12に最良に示されているように
、通常、隠蔽部がないエッチングされたプラチナ電極16a、16b、16c、
16dの上面か、もしくは実質的に隠蔽部がないエッチングされたプラチナ電極
層16a、16b、16c、16dにそれぞれが支持されている保護層22a、
22b、22c、22dの上面に残る。残留マスク層18rは、例えば、CHF 3 /Arプラズマなどにより除去しなければならなく、適切なものであれば、い かなる手段および/またはいかなる方法を用いてもよい。図12に示した本発明
の実施形態と同様に、保護層22a、22b、22c、22dは、保護層22a
、22b、22c、22dから残留マスク層18rを除去した後に除去すべきも
のである。保護層22a、22b、22c、22dは、適切であれば、いかなる
手段および/またはいかなる方法で除去されてもよい。例えば、保護層22a、
22b、22c、22dがTiNからなる場合、以下に示す表7に列挙されたよ
うに、以下の装置およびプロセス条件下で、Metal Etch DPS C
entura(登録商標)という商標名のプラズマ処理装置のDPS(登録商標
)という商標名のチャンバにおいて、Ar/Cl2プラズマにより除去される。
【0077】 図12に示した本発明の実施形態において、残留マスク層18r、または残留
マスク層18rと保護層22a、22b、22c、22dを除去した後、図13
または図14の隠蔽部がないエッチングされたプラチナ電極層構造が残る。図1
5および図16にそれぞれ最良に示されているように、バリヤ層14は、残留マ
スク層18r(図15を参照)の除去の最中かまたはその後にエッチングされて
もよく、また残留マスク層18rと保護層22a、22b、22c、22d(図
16を参照)の除去の最中かまたはその後にエッチングされてもよいことに留意
されたい。
【0078】 図1に示した本発明の実施形態のパターン化されたレジスト20(すなわち、
レジスト部材20a、20b、20c、20d)か、または図2に示した本発明
の実施形態のパターン化されたレジスト20(すなわち、レジスト部材20a、
20b、20c、20d)および/またはマスク層18a、18b、18c、1
8dは、適切であればいかでも除去されてもよいが、プラチナ電極層16をエッ
チングする前に除去されることが好ましい。同様に、図2に示されている本発明
の実施形態の保護層22a、22b、22c、22dおよび/またはマスク層1
8a、18b、18c、18dは、プラチナエッチング処理中かまたはプラチナ
エッチング処理後など、適切であればいつでも除去されてもよい。
【0079】 現在周知の最良の形態であり、説明を目的としたものでありいかなる限定をす
るためのものではない以下に挙げる例を用いて、本発明を説明する。密度、混合
比、温度、圧力、速度、組成など、この例で提示されたすべてのパラメータは、
本発明の範囲を不当に制限するように解釈されるべきものではない。例1 試験用半導体ウェハが以下のフィルムスタックによって形成された: 0.8μmのパターン化されたPR(フォトレジスト)/5,000Åの酸化
物/100ÅのTi/1,000ÅのPt/300ÅのTiN パターン化されたPR試験用半導体ウェハの特徴サイズは、0.3μmのブロ
ックと0.25μmの間隔である。酸化物マスク(すなわち、マスク層)は、ア
プライドマテリアルズ社(Applied Materials Inc.)(
3050 Bowers Avenue、Santa Clara、CA 95
054−3299)所有のOxide Etch MxP Centura(登
録商標)という名称で販売されているプラズマ処理装置の酸化物エッチングチャ
ンバ内で、開口された。酸化物マスクを開口させるためのエッチャントガスは、
約68体積%のArと約32体積%のCHF3から構成された。リアクタとプロ セス条件は以下の通りであった。
【0080】 フォトレジストは、Metal Etch MxP Centura(登録商
標)のプラズマ処理装置のASPチャンバ内で、O2/N2プラズマのマイクロ波
ダウンストリームを使用して、以下の処方下で酸化物マスクから剥された: 120秒、250℃、1,400W、3,000sccmO2、300sccmN2 、2Torr このTi保護層はエッチャントガスとしてAr、Cl2およびBCl3用いて、
商標名Metal Etch DPS Centura(登録商標)のプラズマ
処理装置のDPS(登録商標)という商標名のチャンバ内で、以下のリアクタお
よびプロセス条件下でエッチングされた。
【0081】 次いで、試験用半導体ウェハのプラチナ層は、エッチャントガスとしてArお
よびCl2を用いて、Metal Etch DPS Centura(登録商 標)という商標名のプラズマ処理装置のDPS(登録商標)という商標名のチャ
ンバ内で、以下のリアクタおよびプロセス条件下でエッチングされた。
【0082】 この結果得られた試験用半導体ウェハのエッチングされたプラチナ層が図19
に示されており、ここでプラチナプロファイルは約87度である。
【0083】 次いで、酸化物マスクは、図20に示す隠蔽部のない試験用半導体ウェハを作
るために、6:1のHF溶液内で除去された。残留しているTi保護層は、Me
tal Etch DPS Centura(登録商標)という商標名のプラズ
マ処理装置のDPS(登録商標)という商標名のチャンバ内で、以下のリアクタ
及びプロセス条件下で、エッチャントガスとしてAr、BCl3および及びCl2 を用いてエッチングするなど、適切であれば、いかなる手段および/またはいか
なる方法で除去されてもよい。
【0084】 例2 試験用半導体ウェハが以下のフィルムスタックによって形成された: 0.8μmのパターン化されたPR(フォトレジスト)/5,000Åの酸化
物/600ÅのTiN/2,000ÅのPt/300ÅのTiN パターン化されたPR試験用半導体ウェハの特徴サイズは、0.25μmのブ
ロックと0.2μmの間隔であった。酸化物マスク(すなわち、マスク層)は、
アプライドマテリアルズ社(Applied Materials Inc.)
(3050 Bowers Avenue、Santa Clara、CA 9
5054−3299)所有の「Oxide Etch MxP Centura
」(登録商標)という名称で販売されているプラズマ処理装置の酸化物エッチン
グチャンバ内で、開口された。酸化物マスクを開口させるためのエッチャントガ
スは、約68体積%のArと約32体積%のCHF3から構成された。リアクタ とプロセス条件は以下の通りであった。
【0085】 フォトレジストは、Metal Etch MxP Centura(登録商
標)のプラズマ処理装置のASPチャンバ内で、O2/N2プラズマのマイクロ波
ダウンストリームを使用して、以下の処方下で酸化物マスクから剥された: 120秒、250℃、1,400W、3,000sccmO2、300sccmN2 、2Torr このTiN保護層はエッチャントガスとしてAr、Cl2およびBCl3用いて
、Metal Etch DPS Centura(登録商標)のプラズマ処理
装置の「DPS」という商標名のチャンバ内で、以下のリアクタおよびプロセス
条件下でエッチングされた。
【0086】 次いで、試験用半導体ウェハのプラチナ層は、エッチャントガスとしてArお
よびCl2およびBCl3用いて、Metal Etch DPS Centur
a(登録商標)という商標名のプラズマ処理装置のDPS(登録商標)という商
標名のチャンバ内で、以下のリアクタおよびプロセス条件下でエッチングされた
【0087】 この結果得られた試験用半導体ウェハのエッチングされたプラチナ層が図23
に示されており、ここでプラチナプロファイルは約87度である。
【0088】 次いで、酸化物マスクは、図20に示すものに類似した隠蔽部のない試験用半
導体ウェハを作るために、6:1のHF溶液内で除去された。残留しているTi
N保護層は、Metal Etch DPS Centura(登録商標)とい
う商標名のプラズマ処理装置のDPS(登録商標)という商標名のチャンバ内で
、以下のリアクタ及びプロセス条件下で、エッチャントガスとしてAr、BCl 3 および及びCl2を用いてエッチングするなど、適切であれば、いかなる手段お
よび/またはいかなる方法で除去されてもよい。
【0089】 結論 このように、本発明の実施によって、プラチナ電極層16をエッチングするた
めの方法が提供される。エッチングされたプラチナ電極層16は、水平面に対し
て側壁16sの角度αが約85°以上であるプラチナプロファイルを有する複数
のエッチングされたプラチナ電極層16a、16b、16c、16dを含む。プ
ラチナ電極層16a、16b、16c、16dは、約0.3μm以下の寸法を有
する距離または間隔だけ分離される。プラチナ電極層16a、16b、16c、
16dはそれぞれ、約0.6μm以下、好ましくは約0.3μm以下の値の寸法
を含む。より好ましくは、プラチナ電極層16a、16b、16c、16dはそ
れぞれ、0.3μm以下の幅と、約0.6μm以下の長さと、約0.6μm以下
の高さを有する。形成されたエッチングされたプラチナ電極層16a、16b、
16c、16dは、実質的に「隠蔽物がない」のものであり、「フェンス」や「
兎の耳」もないため、半導体デバイスを製造するさいの誘電体(例えば、BST
層)を受け入れるのに適した理想的なものである。例1のエッチャントガスは、
約40体積%のArと約60体積%のCl2からなり、約87度のプラチナプロ ファイルをゆうするエッチングされたプラチナ層を形成した。例2では、エッチ
ャントガスは、54.5体積%(約55体積%)のCl2と、36.4体積%( 約36体積%)のArと、9.1体積%(約9体積%)のBCl3からなり、こ の結果得られたエッチングされたプラチナ層は、約87度のプラチナプロファイ
ルを有するものであった。
【0090】 このように、本発明はその特定の実施形態を参照して説明されたが、修正、さ
まざまな変化及び代替の範囲は前述の開示で意図されており、場合によっては、
本発明のいくつかの特徴が、明らかにされた本発明の範囲および精神から逸脱す
ることなく、他の特徴の対応した使用なしで用いられるであろうことが認識され
るであろう。したがって、本発明の本質的な範囲および精神から逸脱することな
く、本発明の技術に対して特定の状態または材料を用いてあらゆる修正を行って
もよい。本発明は、本発明を実行するために想定された最良の形態として開示し
た特定の実施形態に限定されるものではなく、本発明は、添付の請求の範囲内の
すべての実施形態およびそれと同等のものを含むものである。
【図面の簡単な説明】
【図1】 半導体基板と、半導体基板上に配置されたバリヤ層と、バリヤ層上に配置され
たプラチナ電極層と、プラチナ電極層上に配置されたマスク層と、絶縁層上に配
置されたパターン化されたレジストとを有する半導体ウェハの側面図である。
【図2】 プラチナ電極層上に配置されマスク層とプラチナ電極層との間にある保護層を
さらに含む図1の半導体ウェハの側面図である。
【図3】 プラズマを強化するための電磁ユニットを備えたプラズマエッチングリアクタ
を含む従来技術によるプラズマ処理装置の垂直断面図である。
【図4】 中心軸線を中心として回転するように示された、磁場によって発生される流速
を示す図である。
【図5】 プラチナ電極層の表面からのマスク層の一部をエッチングして除去して、プラ
チナ電極層を露出させた後の図1の半導体ウェハの側面図である。
【図6】 保護層の表面からマスク層の一部をエッチングして除去して、保護層を露出さ
せた後の図2の半導体ウェハの側面図である。
【図7】 パターン化されたレジスト層がマスク層の一部から除去された後の図5の半導
体ウェハの側面図であって、除去されたパターン化されたレジスト層が破線で描
写された図である。
【図8】 プラチナ層の表面から保護層の一部がエッチングされて除去された後で、マス
ク層の一部からパターン化されたレジスト層が除去された後の図6の半導体ウェ
ハの側面図であって、除去されたレジスト層が破線で描写された図である。
【図9】 プラチナ電極層がエッチングされて、エッチングされたプラチナ電極層を形成
した後の図7の半導体ウェハの側面図である。
【図10】 プラチナ電極層がエッチングされて、エッチングされたプラチナ電極層を形成
した後の図8の半導体ウェハの側面図である。
【図11】 プラチナ電極層がエッチングされて、上面に残留マスク層を有するエッチング
されたプラチナ電極層を形成した後の図7の半導体ウェハの側面図である。
【図12】 プラチナ電極層がエッチングされて、残留保護層の上面に残留マスク層を有す
るエッチングされたプラチナ電極層を形成した後の図8の半導体ウェハの側面図
である。
【図13】 残留マスク層がエッチングされたプラチナ電極層から除去された図11の半導
体ウェハの側面図である。
【図14】 残留マスク層と残留保護層がエッチングされたプラチナ電極層の表面から除去
された図12の半導体ウェハの側面図である。
【図15】 残留マスク層がエッチングされたプラチナ電極層の表面から除去され、バリヤ
層がエッチングされた後の図11の半導体ウェハの側面図である。
【図16】 残留マスク層と残留保護層がエッチングされたプラチナ電極層の表面から除去
され、バリヤ層がエッチングされた後の図12の半導体ウェハの側面図である。
【図17】 プラチナ電極層をエッチングして半導体デバイスを形成するさいに用いる誘導
結合RFプラズマリアクタの簡潔な切取り図である。
【図18】 プラチナ電極層をエッチングして半導体デバイスを形成するさいに用いる別の
誘導結合RFプラズマリアクタの簡潔な切取り図である。
【図19】 例1に列挙したプロセス条件に従ってプラチナ電極層がエッチングされた後の
例1の試験用半導体ウェハの側面図を示す顕微鏡写真である。
【図20】 酸化物マスクが除去された後の図19の試験用半導体ウェハの側面図を示す顕
微鏡写真である。
【図21】 各部分が参照符号によって示された図19の顕微鏡写真の側面を示す図である
【図22】 各部分が参照符号によって示された図20の顕微鏡写真の側面を示す図である
【図23】 例2に列挙したプロセス条件に従ってプラチナ電極層がエッチングされた後の
例2の試験用半導体ウェハの側面図を示す顕微鏡写真である。
【図24】 各部分が参照符号によって示された図23の写真の側面を示す図である。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4K057 DA12 DB08 DD03 DD08 DE04 DE11 DE14 DE15 DG02 DG07 DG08 DG14 DG15 DM01 DN01 4M104 AA01 BB14 BB30 CC00 DD37 DD65 DD67 DD71 EE05 EE14 EE17 FF17 FF18 GG16 HH16 HH20 5F004 AA16 BA20 BB11 BB18 BB26 CA02 CA03 CA04 CA06 CA08 DA00 DA04 DA11 DA22 DA23 DB08 EB02 5F083 FR01 JA14 JA15 JA38 JA40 JA43

Claims (94)

    【特許請求の範囲】
  1. 【請求項1】 基板上に配置されたプラチナ層のエッチング方法であって、 a)プラチナ層を支持する基板を設ける工程と、 b)工程(a)の前記基板を約150℃よりも高い温度まで加熱する工程と、 c)ハロゲン含有ガスと希ガスからなるエッチャントガスの高密度プラズマを
    用いて、少なくとも1つのエッチングされたプラチナ層を支持する前記基板を形
    成することを含む前記プラチナ層をエッチングする工程と を含む、基板上に配置されたプラチナ層のエッチング方法。
  2. 【請求項2】 前記エッチャントガスはさらに、BCl3を含む請求項1に 記載の方法。
  3. 【請求項3】 前記エッチャントガスはさらに、HBrを含む請求項1に記
    載の方法。
  4. 【請求項4】 前記エッチングされたプラチナ層は、約85°以上のプラチ
    ナプロファイルを含む請求項1に記載の方法。
  5. 【請求項5】 前記ハロゲン含有ガスは塩素からなり、前記希ガスはアルゴ
    ンからなる請求項1に記載の方法。
  6. 【請求項6】 前記エッチャントガスは、塩素、アルゴンおよびBCl3か らなる請求項5に記載の方法。
  7. 【請求項7】 工程(a)の前記プラチナ層はさらに、前記プラチナ層の選
    択された部分上に配置されたマスク層を備え、前記エッチング工程(c)中に前
    記プラチナ層を選択的に保護する請求項1に記載の方法。
  8. 【請求項8】 工程(a)の前記プラチナ層はさらに、前記プラチナ層の選
    択された部分上に配置されたマスク層を備え、前記エッチング工程(c)中に前
    記プラチナ層を選択的に保護する請求項4に記載の方法。
  9. 【請求項9】 工程(a)の前記プラチナ層はさらに、前記プラチナ層の選
    択された部分上に配置されたマスク層を備え、前記エッチング工程(c)中に前
    記プラチナ層を選択的に保護する請求項5に記載の方法。
  10. 【請求項10】 工程(a)の前記プラチナ層はさらに、前記マスク層と前
    記プラチナ層との間にある前記プラチナ層の前記選択された部分上に配置された
    保護層を備える請求項7に記載の方法。
  11. 【請求項11】 工程(a)の前記プラチナ層はさらに、前記マスク層と前
    記プラチナ層との間にある前記プラチナ層の前記選択された部分上に配置された
    保護層を備える請求項8に記載の方法。
  12. 【請求項12】 工程(a)の前記プラチナ層はさらに、前記マスク層と前
    記プラチナ層との間にある前記プラチナ層の前記選択された部分上に配置された
    保護層を備える請求項9に記載の方法。
  13. 【請求項13】 前記エッチング工程(c)後に前記マスク層を除去する工
    程をさらに含む請求項7に記載の方法。
  14. 【請求項14】 前記エッチング工程(c)中に前記マスク層を除去する工
    程をさらに含む請求項8に記載の方法。
  15. 【請求項15】 前記エッチング工程(c)後に前記マスク層を除去する工
    程をさらに含む請求項9に記載の方法。
  16. 【請求項16】 前記エッチング工程(c)中に前記マスク層を除去する工
    程をさらに含む請求項10に記載の方法。
  17. 【請求項17】 前記マスク層の除去後に前記保護層を除去する工程をさら
    に含む請求項16に記載の方法。
  18. 【請求項18】 前記高密度プラズマは、高密度誘導結合プラズマを含む請
    求項1に記載の方法。
  19. 【請求項19】 工程(a)の前記プラチナ層を含む前記基板を、コイルイ
    ンダクタとウェハ台を含む高密度プラズマチャンバ内に配置する工程と、前記高
    密度プラズマチャンバ内で以下のプロセス条件でエッチング工程(c)を実行す
    る工程とをさらに含む請求項18に記載の方法。
  20. 【請求項20】 前記高密度プラズマは、高密度誘導結合プラズマを含む請
    求項5に記載の方法。
  21. 【請求項21】 工程(a)の前記プラチナ層を含む前記基板を、コイルイ
    ンダクタとウェハ台を含む高密度プラズマチャンバ内に配置する工程と、前記高
    密度プラズマチャンバ内で以下のプロセス条件でエッチング工程(c)を実行す
    る工程とをさらに含む請求項20に記載の方法。
  22. 【請求項22】 前記エッチングされたプラチナ層は、約0.3μm以下の
    値の寸法を含む請求項1に記載の方法。
  23. 【請求項23】 前記エッチングされたプラチナ層は、約0.3μm以下の
    値の寸法を有する請求項4に記載の方法。
  24. 【請求項24】 前記基板は、約0.3μm以下の距離だけ離れた少なくと
    も2つのエッチングされたプラチナ層を支持する請求項1に記載の方法。
  25. 【請求項25】 前記エッチングされたプラチナ層は、約85°以上のプラ
    チナプロファイルを有する請求項24に記載の方法。
  26. 【請求項26】 前記エッチングされたプラチナ層はそれぞれが、約0.3
    μm以下の値の寸法を有する請求項25に記載の方法。
  27. 【請求項27】 プラチナ電極を含むコンデンサ構造の形成方法であって、 a)プラチナ電極層と前記プラチナ電極層の選択された部分上に配置された少
    なくとも1つのマスク層を支持する基板を設ける工程と、 b)工程(a)の前記基板を約150℃よりも高い温度まで加熱する工程と、 c)塩素と希ガスからなるエッチャントガスのプラズマを用いて、少なくとも
    1つのプラチナ電極を有するコンデンサ構造を形成することを含む、前記プラチ
    ナ電極層をエッチングする工程と を含むプラチナ電極を含むコンデンサ構造の形成方法。
  28. 【請求項28】 請求項27に記載の方法により形成されたコンデンサ構造
  29. 【請求項29】 工程(c)の前記コンデンサ構造は、エッチングされたプ
    ラチナ電極層を、前記エッチングされたプラチナ電極層の選択された部分に配置
    された少なくとも1つのマスク層で支持する前記基板を含む請求項27に記載の
    方法。
  30. 【請求項30】 前記エッチング工程(c)後に前記少なくとも1つのマス
    ク層を除去する工程をさらに含む請求項29に記載の方法。
  31. 【請求項31】 前記エッチング工程(c)中に前記少なくとも1つのマス
    ク層を除去する工程をさらに含む請求項29に記載の方法。
  32. 【請求項32】 工程(a)の前記プラチナ電極層は、前記マスク層と前記
    プラチナ電極層との間にある前記プラチナ電極層の前記選択された部分上に配置
    された保護層をさらに含む請求項29に記載の方法。
  33. 【請求項33】 エッチャントガスの前記プラズマは、高密度誘導結合プラ
    ズマからなる請求項27に記載の方法。
  34. 【請求項34】 前記高密度誘導結合プラズマの前記エッチャントガスはさ
    らに、BCl3を含む請求項33に記載の方法。
  35. 【請求項35】 前記希ガスは、ヘリウム、ネオンおよびそれらの混合物か
    らなる群から選択される請求項33に記載の方法。
  36. 【請求項36】 前記高密度誘導結合プラズマの前記エッチャントガスの前
    記希ガスは、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、ラドンおよ
    びそれらの混合物からなる群から選択される請求項33に記載の方法。
  37. 【請求項37】 前記高密度誘導結合プラズマの前記エッチャントガスは、
    塩素、アルゴンおよびBCl3からなる請求項33に記載の方法。
  38. 【請求項38】 工程(a)の前記プラチナ電極層を含む前記基板を、コイ
    ルインダクタとウェハ台を含む高密度プラズマチャンバ内に配置する工程と、前
    記高密度プラズマチャンバ内で以下のプロセス条件でエッチング工程(c)を実
    行する工程とをさらに含む請求項33に記載の方法。
  39. 【請求項39】 エッチャントガスの前記プラズマは高密度誘電結合プラズ
    マからなり、前記エッチャントガスは塩素およびアルゴンを含む請求項27に記
    載の方法。
  40. 【請求項40】 工程(a)の前記プラチナ電極層を含む前記基板を、コイ
    ルインダクタとウェハ台を含む高密度プラズマチャンバ内に配置する工程と、前
    記高密度プラズマチャンバ内で以下のプロセス条件でエッチング工程(c)を実
    行する工程とをさらに含む請求項39に記載の方法。
  41. 【請求項41】 前記プラチナ電極は、約0.3μm以下の値の寸法を有す
    る請求項27に記載の方法。
  42. 【請求項42】 前記プラチナ電極は、約85°以上のプラチナプロファイ
    ルを含む請求項27に記載の方法。
  43. 【請求項43】 前記プラチナ電極は、約0.3μm以下の値の寸法を有す
    る請求項42に記載の方法。
  44. 【請求項44】 前記基板は、約0.3μm以下の距離だけ離れた少なくと
    も2つのプラチナ電極を支持する請求項27に記載の方法。
  45. 【請求項45】 前記プラチナ電極は、約85°以上のプラチナプロファイ
    ルを含む請求項44に記載の方法。
  46. 【請求項46】 前記プラチナ電極は、約0.3μm以下の値の寸法を有す
    る請求項45に記載の方法。
  47. 【請求項47】 半導体デバイスの製造方法であって、 a)パターン化されたレジスト層、マスク層およびプラチナ電極層を上部に回
    路要素を有する基板上に形成する工程と、 b)前記プラチナ電極層から前記マスク層の一部を貫通して除去するためにエ
    ッチングガスのプラズマを用いて、前記パターン化されたレジスト層、残留マス
    ク層および前記プラチナ電極層を支持する前記基板を形成する工程を含む前記マ
    スク層の一部をエッチングする工程と、 c)工程(b)の前記パターン化されたレジスト層を除去して、前記残留マス
    ク層と前記プラチナ電極層を支持する前記基板を形成する工程と、 d)工程(c)の前記基板を約150℃よりも高い温度まで加熱する工程と、 e)塩素とアルゴンからなるエッチャントガスの高密度プラズマを用いて、少
    なくとも1つのプラチナ電極を有する半導体デバイスを形成する工程を含む工程
    (d)の前記プラチナ電極層をエッチングする工程と を含む半導体デバイスの製造方法。
  48. 【請求項48】 前記エッチング工程(e)後に前記残留マスク層を除去す
    る工程をさらに含む請求項47に記載の方法。
  49. 【請求項49】 前記エッチング工程(e)中に前記残留マスク層を除去す
    る工程をさらに含む請求項47に記載の方法。
  50. 【請求項50】 前記形成工程(a)は、前記マスク層と前記プラチナ電極
    層の間にある前記プラチナ電極層上に保護層を配置する工程をさらに含む請求項
    47に記載の方法。
  51. 【請求項51】 工程(e)の前記高密度プラズマの前記エッチャントガス
    は、塩素、アルゴン、およびBCl3、HBrおよびそれらの混合物からなる群 から選択されたガスからなる請求項47に記載の方法。
  52. 【請求項52】 工程(d)の前記プラチナ電極層を含む前記基板を、コイ
    ルインダクタとウェハ台を含む高密度プラズマチャンバ内に配置する工程と、前
    記高密度プラズマチャンバ内で以下のプロセス条件でエッチング工程(e)を実
    行する工程とをさらに含む請求項47に記載の方法。
  53. 【請求項53】 前記プラチナ電極は、約0.3μm以下の値の寸法を有す
    る請求項47に記載の方法。
  54. 【請求項54】 前記プラチナ電極は、約85°以上のプラチナプロファイ
    ルを含む請求項47に記載の方法。
  55. 【請求項55】 前記プラチナ電極は、約0.3μm以下の値の寸法を有す
    る請求項54に記載の方法。
  56. 【請求項56】 前記基板は、約0.3μm以下の距離だけ離れた少なくと
    も2つのプラチナ電極を支持する請求項47に記載の方法。
  57. 【請求項57】 前記プラチナ電極は、約85°以上のプラチナプロファイ
    ルを含む請求項56に記載の方法。
  58. 【請求項58】 前記プラチナ電極は、約0.3μm以下の値の寸法を有す
    る請求項57に記載の方法。
  59. 【請求項59】 基板上に配置されたプラチナ電極層のエッチング方法であ
    って、 a)プラチナ電極層、前記プラチナ電極層上の保護層、前記保護層上のマスク
    層および前記マスク層上のパターン化されたレジスト層を支持する基板を設ける
    工程と、 b)前記プラチナ電極層から前記マスク層の一部を貫通して除去するためにエ
    ッチングガスのプラズマを用いて、前記保護層部分を露出し、前記プラチナ電極
    層、前記プラチナ電極層上の前記保護層、前記保護層上の残留マスク層および前
    記残留マスク層上の前記パターン化されたレジスト層を支持する前記基板を形成
    する工程を含む前記マスク層の一部をエッチングする工程と、 c)工程(b)の前記残留マスク層から前記パターン化されたレジスト層を除
    去して、前記プラチナ電極層、前記プラチナ電極層上の前記保護層、前記保護層
    上の前記残留マスク層を支持する前記基板を形成する工程と、 d)工程(c)の前記基板を約150℃よりも高い温度まで加熱する工程と、 e)前記保護層の前記露出された部分をエッチングして、前記プラチナ電極層
    部分を露出させ、前記プラチナ電極層、前記プラチナ電極層上の残留保護層、前
    記残留保護層上の前記残留マスク層を支持する基板を形成する工程と、 f)塩素とアルゴンからなるエッチャントガスの高密度プラズマを用いて、前
    記残留保護層を有するエッチングされたプラチナ電極層と前記残留保護層上の前
    記残留マスク層を支持する前記基板を形成する工程を含む工程(e)の前記プラ
    チナ電極層の前記露出部分をエッチングする工程と を含む、基板上に配置されたプラチナ電極層のエッチング方法。
  60. 【請求項60】 前記エッチングされたプラチナ電極層は、約85°以上の
    プラチナプロファイルを含む請求項59に記載の方法。
  61. 【請求項61】 前記エッチングされたプラチナ電極層は、約0.3μm以
    下の値の寸法を有する請求項59に記載の方法。
  62. 【請求項62】 前記エッチングされたプラチナ電極層は、約0.3μm以
    下の値の寸法を有する請求項60に記載の方法。
  63. 【請求項63】 前記基板は、約0.3μm以下の距離だけ離れた少なくと
    も2つのエッチングされたプラチナ電極層を支持する請求項59に記載の方法。
  64. 【請求項64】 前記エッチングされたプラチナ電極層は、約85°以上の
    プラチナプロファイルを有する請求項63に記載の方法。
  65. 【請求項65】 前記エッチングされたプラチナ電極層はそれぞれが、約0
    .3μm以下の値の寸法を有する請求項64に記載の方法。
  66. 【請求項66】 前記寸法は幅である請求項65に記載の方法。
  67. 【請求項67】 前記エッチングされたプラチナ電極層は実質的に隠蔽部が
    ない請求項59に記載の方法。
  68. 【請求項68】 基板上に配置されたプラチナ電極層のエッチング方法であ
    って、 a)プラチナ電極層、前記プラチナ電極層上の保護層、前記保護層上のマスク
    層および前記マスク層上のパターン化されたレジスト層を支持する基板を設ける
    工程と、 b)前記プラチナ電極層から前記マスク層の一部を貫通して除去するためにエ
    ッチングガスのプラズマを用いて、前記保護層部分を露出し、前記プラチナ電極
    層、前記プラチナ電極層上の前記保護層、前記保護層上の残留マスク層および前
    記残留マスク層の前記パターン化されたレジスト層を支持する前記基板を形成す
    る工程を含む前記マスク層の一部をエッチングする工程と、 c)前記保護層の前記露出された部分をエッチングして、前記プラチナ電極層
    部分を露出させ、前記プラチナ電極層、前記プラチナ電極層上の残留保護層、前
    記残留保護層上の前記残留マスク層および前記残留マスク層上の前記パターン化
    されたレジスト層を支持する基板を形成する工程と、 d)工程(c)の前記残留マスク層から前記パターン化されたレジスト層を除
    去して、前記プラチナ電極層、前記プラチナ電極層上の前記残留保護層、前記残
    留保護層上の前記残留マスク層を支持する前記基板を形成する工程と、 e)工程(d)の前記基板を約150℃よりも高い温度まで加熱する工程と、 f)塩素とアルゴンからなるエッチャントガスの高密度プラズマを用いて、前
    記残留保護層を有するエッチングされたプラチナ電極層と前記残留保護層上の前
    記残留マスク層を支持する前記基板を形成する工程を含む工程(d)の前記プラ
    チナ電極層の前記露出部分をエッチングする工程と を含む、基板上に配置されたプラチナ電極層のエッチング方法。
  69. 【請求項69】 前記エッチングされたプラチナ電極層は、約85°以上の
    プラチナプロファイルを含む請求項68に記載の方法。
  70. 【請求項70】 前記エッチングされたプラチナ電極層は、約0.3μm以
    下の値の寸法を有する請求項68に記載の方法。
  71. 【請求項71】 前記エッチングされたプラチナ電極層は、約0.3μm以
    下の値の寸法を有する請求項69に記載の方法。
  72. 【請求項72】 前記基板は、約0.3μm以下の距離だけ離れた少なくと
    も2つのエッチングされたプラチナ電極層を支持する請求項68に記載の方法。
  73. 【請求項73】 前記エッチングされたプラチナ電極層は、約85°以上の
    プラチナプロファイルを有する請求項72に記載の方法。
  74. 【請求項74】 前記エッチングされたプラチナ電極層はそれぞれが、約0
    .3μm以下の値の寸法を有する請求項73に記載の方法。
  75. 【請求項75】 前記寸法は幅である請求項74に記載の方法。
  76. 【請求項76】 前記希ガスはアルゴンである請求項68に記載の方法。
  77. 【請求項77】 前記エッチャントガスはさらに、BCl3、HBrおよび それらの混合物からなる群から選択されたガスからなる請求項68に記載の方法
  78. 【請求項78】 前記エッチャントガスはさらに、BCl3、HBrおよび それらの混合物からなる群から選択されたガスからなる請求項69に記載の方法
  79. 【請求項79】 前記希ガスはアルゴンである請求項77に記載の方法。
  80. 【請求項80】 前記エッチングされたプラチナ電極層は実質的に隠蔽部が
    ない請求項68に記載の方法。
  81. 【請求項81】 基板と、前記基板により支持され、約0.3μm以下の距
    離だけ離され、約85°以上のプラチナプロファイルを含む少なくとも2つのプ
    ラチナ電極とを備えるコンデンサ構造。
  82. 【請求項82】 前記プラチナ電極は、約0.3μm以下の値の幅を有する
    請求項81に記載のコンデンサ構造。
  83. 【請求項83】 前記プラチナ電極は、約0.3μm以下の値の寸法幅を有
    する請求項81に記載のコンデンサ構造。
  84. 【請求項84】 前記プラチナ電極は、約0.6μm以下の値の長さを有す
    る請求項81に記載のコンデンサ構造。
  85. 【請求項85】 前記プラチナ電極は、約0.6μm以下の値の寸法を有す
    る請求項81に記載のコンデンサ構造。
  86. 【請求項86】 前記プラチナ電極は、約0.6μm以下の値の長さを有す
    る請求項83に記載のコンデンサ構造。
  87. 【請求項87】 基板と、 前記基板により支持され、約85°以上のプラチナプロファイルを有する複数
    のプラチナ電極と を備える半導体デバイス。
  88. 【請求項88】 前記プラチナ電極は、約0.3μm以下の値の寸法を有す
    る請求項87に記載の半導体デバイス。
  89. 【請求項89】 前記プラチナ電極は、約0.6μm以下の値の寸法を有す
    る請求項87に記載の半導体デバイス。
  90. 【請求項90】 前記寸法は幅である請求項88に記載の半導体デバイス。
  91. 【請求項91】 約55体積%から約65体積%のCl2と約35体積%か ら約45体積%のアルゴンから本質的になるプラチナをエッチングするためのエ
    ッチャントガス。
  92. 【請求項92】 前記エッチャントガスは、約55体積%から約65体積%
    のCl2と約35体積%から約45体積%のアルゴンとからなる請求項1に記載 の方法。
  93. 【請求項93】 前記エッチャントガスは、約50体積%から約60体積%
    のCl2、約35体積%から約45体積%のアルゴン、約5体積%から約15体 積%のBCl3および/またはHBrからなる請求項51に記載の方法。
  94. 【請求項94】 前記エッチャントガスは、約50体積%から約60体積%
    のCl2、約35体積%から約45体積%のアルゴン、約5体積%から約15体 積%のBCl3および/またはHBrからなる請求項78に記載の方法。
JP2000540575A 1998-01-13 1998-12-17 異方性プラチナプロファイルのエッチング方法 Withdrawn JP2002510146A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US609298A 1998-01-13 1998-01-13
US09/006,092 1998-01-13
PCT/US1998/026941 WO1999036956A1 (en) 1998-01-13 1998-12-17 Etching methods for anisotropic platinum profile

Publications (1)

Publication Number Publication Date
JP2002510146A true JP2002510146A (ja) 2002-04-02

Family

ID=21719265

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000540575A Withdrawn JP2002510146A (ja) 1998-01-13 1998-12-17 異方性プラチナプロファイルのエッチング方法

Country Status (5)

Country Link
US (2) US6482745B1 (ja)
EP (1) EP1048064A1 (ja)
JP (1) JP2002510146A (ja)
KR (1) KR20010034127A (ja)
WO (1) WO1999036956A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784086B2 (en) 2015-04-24 2020-09-22 Lam Research Corporation Cobalt etch back
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US10998187B2 (en) 2017-04-19 2021-05-04 Lam Research Corporation Selective deposition with atomic layer etch reset
US11069535B2 (en) 2015-08-07 2021-07-20 Lam Research Corporation Atomic layer etch of tungsten for enhanced tungsten deposition fill
US11239094B2 (en) 2016-12-19 2022-02-01 Lam Research Corporation Designer atomic layer etching
US11450513B2 (en) 2018-03-30 2022-09-20 Lam Research Corporation Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841203B2 (en) * 1997-12-24 2005-01-11 Tokyo Electron Limited Method of forming titanium film by CVD
US6919168B2 (en) 1998-01-13 2005-07-19 Applied Materials, Inc. Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
KR100756742B1 (ko) * 1999-02-17 2007-09-07 어플라이드 머티어리얼스, 인코포레이티드 고밀도 ram 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정
US6377437B1 (en) 1999-12-22 2002-04-23 Lam Research Corporation High temperature electrostatic chuck
US6261967B1 (en) * 2000-02-09 2001-07-17 Infineon Technologies North America Corp. Easy to remove hard mask layer for semiconductor device fabrication
US6350699B1 (en) * 2000-05-30 2002-02-26 Sharp Laboratories Of America, Inc. Method for anisotropic plasma etching using non-chlorofluorocarbon, fluorine-based chemistry
US6669783B2 (en) 2001-06-28 2003-12-30 Lam Research Corporation High temperature electrostatic chuck
JP2003257942A (ja) * 2002-02-28 2003-09-12 Fujitsu Ltd 半導体装置の製造方法
JP4865978B2 (ja) * 2002-02-28 2012-02-01 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100949004B1 (ko) * 2002-12-24 2010-03-23 동부일렉트로닉스 주식회사 Mim 구조의 커패시터 제조방법
JP2005064035A (ja) * 2003-08-12 2005-03-10 Fujio Masuoka 半導体装置のエッチング法
US6924199B2 (en) * 2003-11-21 2005-08-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method to form flash memory with very narrow polysilicon spacing
US7521705B2 (en) 2005-08-15 2009-04-21 Micron Technology, Inc. Reproducible resistance variable insulating memory devices having a shaped bottom electrode
US7501349B2 (en) * 2006-03-31 2009-03-10 Tokyo Electron Limited Sequential oxide removal using fluorine and hydrogen
JP5694022B2 (ja) * 2011-03-22 2015-04-01 東京エレクトロン株式会社 基板処理方法及び記憶媒体
US9576811B2 (en) 2015-01-12 2017-02-21 Lam Research Corporation Integrating atomic scale processes: ALD (atomic layer deposition) and ALE (atomic layer etch)
US9806252B2 (en) 2015-04-20 2017-10-31 Lam Research Corporation Dry plasma etch method to pattern MRAM stack
US10096487B2 (en) 2015-08-19 2018-10-09 Lam Research Corporation Atomic layer etching of tungsten and other metals
US9984858B2 (en) 2015-09-04 2018-05-29 Lam Research Corporation ALE smoothness: in and outside semiconductor industry
US10229837B2 (en) 2016-02-04 2019-03-12 Lam Research Corporation Control of directionality in atomic layer etching
US10727073B2 (en) 2016-02-04 2020-07-28 Lam Research Corporation Atomic layer etching 3D structures: Si and SiGe and Ge smoothness on horizontal and vertical surfaces
US9991128B2 (en) 2016-02-05 2018-06-05 Lam Research Corporation Atomic layer etching in continuous plasma
US10269566B2 (en) 2016-04-29 2019-04-23 Lam Research Corporation Etching substrates using ale and selective deposition
US9837312B1 (en) 2016-07-22 2017-12-05 Lam Research Corporation Atomic layer etching for enhanced bottom-up feature fill
US9997371B1 (en) 2017-04-24 2018-06-12 Lam Research Corporation Atomic layer etch methods and hardware for patterning applications
US11043387B2 (en) * 2019-10-30 2021-06-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
TWI744003B (zh) * 2020-09-23 2021-10-21 力晶積成電子製造股份有限公司 鉑的圖案化方法

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5916334A (ja) 1982-07-19 1984-01-27 Matsushita Electronics Corp ドライエツチング方法
JPH0676664B2 (ja) 1986-12-09 1994-09-28 キヤノン株式会社 マイクロ波プラズマcvd法による機能性堆積膜の形成装置
JPS6429452A (en) 1987-07-23 1989-01-31 Nippon Steel Chemical Co Epoxy resin composition for sealing semiconductor
JP2947818B2 (ja) 1988-07-27 1999-09-13 株式会社日立製作所 微細孔への金属穴埋め方法
US4889588A (en) 1989-05-01 1989-12-26 Tegal Corporation Plasma etch isotropy control
US4902377A (en) 1989-05-23 1990-02-20 Motorola, Inc. Sloped contact etch process
US5188704A (en) 1989-10-20 1993-02-23 International Business Machines Corporation Selective silicon nitride plasma etching
DE3935189A1 (de) 1989-10-23 1991-05-08 Leybold Ag Verfahren und vorrichtung zur behandlung von werkstuecken durch reaktives ionenaetzen
JPH0590224A (ja) 1991-01-22 1993-04-09 Toshiba Corp 半導体装置の製造方法
JPH05274220A (ja) 1992-03-27 1993-10-22 Nec Corp メモリバンクビジー制御方式
US5232747A (en) 1992-07-27 1993-08-03 Radiant Technologies Platinum-aluminum connection system
US5258093A (en) 1992-12-21 1993-11-02 Motorola, Inc. Procss for fabricating a ferroelectric capacitor in a semiconductor device
JPH07130702A (ja) * 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
KR0171060B1 (ko) 1993-12-28 1999-03-30 스기야마 카즈히코 반도체장치의 제조방법
US5565036A (en) 1994-01-19 1996-10-15 Tel America, Inc. Apparatus and method for igniting plasma in a process module
JP3460347B2 (ja) 1994-03-30 2003-10-27 松下電器産業株式会社 半導体装置の製造方法
JP3122579B2 (ja) * 1994-07-27 2001-01-09 シャープ株式会社 Pt膜のエッチング方法
US5622893A (en) 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5554564A (en) 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5753044A (en) 1995-02-15 1998-05-19 Applied Materials, Inc. RF plasma reactor with hybrid conductor and multi-radius dome ceiling
JP2953974B2 (ja) * 1995-02-03 1999-09-27 松下電子工業株式会社 半導体装置の製造方法
KR100271111B1 (ko) 1995-02-28 2000-12-01 로데릭 더블류 루이스 재피착을사용하여구조를형성하는방법
KR100322695B1 (ko) * 1995-03-20 2002-05-13 윤종용 강유전성캐패시터의제조방법
KR100199094B1 (ko) * 1995-10-18 1999-06-15 구본준 반도체 소자의 커패시터 제조방법
KR100413649B1 (ko) * 1996-01-26 2004-04-28 마츠시타 덴끼 산교 가부시키가이샤 반도체장치의제조방법
JPH09251983A (ja) 1996-03-15 1997-09-22 Rohm Co Ltd ドライエッチング方法
US5907791A (en) 1996-04-25 1999-05-25 Lucent Technologies Inc. Method of making semiconductor devices by patterning a wafer having a non-planar surface
JP3388089B2 (ja) * 1996-04-25 2003-03-17 シャープ株式会社 不揮発性半導体メモリ素子の製造方法
CN1148789C (zh) 1996-07-03 2004-05-05 泰格尔公司 腐蚀半导体晶片的方法和装置
DE19631622A1 (de) 1996-08-05 1998-02-12 Siemens Ag Verfahren zum plasmaunterstützten anisotropen Ätzen von Metallen, Metalloxiden und deren Gemische
US6007673A (en) 1996-10-02 1999-12-28 Matsushita Electronics Corporation Apparatus and method of producing an electronic device
TW365691B (en) * 1997-02-05 1999-08-01 Samsung Electronics Co Ltd Method for etching Pt film of semiconductor device
EP0865079A3 (en) 1997-03-13 1999-10-20 Applied Materials, Inc. A method for removing redeposited veils from etched platinum surfaces
JPH10294528A (ja) 1997-04-21 1998-11-04 Seiko Epson Corp 面発光型半導体レーザの製造方法
DE19728473A1 (de) 1997-07-03 1999-01-07 Siemens Ag Strukturierungsverfahren
JPH11111695A (ja) 1997-10-07 1999-04-23 Fujitsu Ltd 白金薄膜パターンの形成方法及び半導体装置の製造方法
JP2000133633A (ja) 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10784086B2 (en) 2015-04-24 2020-09-22 Lam Research Corporation Cobalt etch back
US11069535B2 (en) 2015-08-07 2021-07-20 Lam Research Corporation Atomic layer etch of tungsten for enhanced tungsten deposition fill
US11239094B2 (en) 2016-12-19 2022-02-01 Lam Research Corporation Designer atomic layer etching
US11721558B2 (en) 2016-12-19 2023-08-08 Lam Research Corporation Designer atomic layer etching
US10998187B2 (en) 2017-04-19 2021-05-04 Lam Research Corporation Selective deposition with atomic layer etch reset
US10832909B2 (en) 2017-04-24 2020-11-10 Lam Research Corporation Atomic layer etch, reactive precursors and energetic sources for patterning applications
US11450513B2 (en) 2018-03-30 2022-09-20 Lam Research Corporation Atomic layer etching and smoothing of refractory metals and other high surface binding energy materials

Also Published As

Publication number Publication date
EP1048064A1 (en) 2000-11-02
US20030064590A1 (en) 2003-04-03
US6777342B2 (en) 2004-08-17
US6482745B1 (en) 2002-11-19
KR20010034127A (ko) 2001-04-25
WO1999036956A1 (en) 1999-07-22

Similar Documents

Publication Publication Date Title
US6482745B1 (en) Etching methods for anisotropic platinum profile
US6277762B1 (en) Method for removing redeposited veils from etched platinum
US6749770B2 (en) Method of etching an anisotropic profile in platinum
US6919168B2 (en) Masking methods and etching sequences for patterning electrodes of high density RAM capacitors
KR19980080224A (ko) 에칭되는 백금으로부터 재증착된 베일을 제거하기 위한 방법
US6265318B1 (en) Iridium etchant methods for anisotropic profile
US6368517B1 (en) Method for preventing corrosion of a dielectric material
US6893893B2 (en) Method of preventing short circuits in magnetic film stacks
US5256245A (en) Use of a clean up step to form more vertical profiles of polycrystalline silicon sidewalls during the manufacture of a semiconductor device
US6037265A (en) Etchant gas and a method for etching transistor gates
US6492280B1 (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
EP0954877A1 (en) Methods for reducing plasma-induced charging damage
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
US6127277A (en) Method and apparatus for etching a semiconductor wafer with features having vertical sidewalls
KR100756742B1 (ko) 고밀도 ram 커패시터의 전극을 패턴화하기 위한 개선된마스킹 방법 및 에칭 공정
TW477040B (en) Improved masking methods and etching sequences for patterning electrodes of high density ram capacitors
JP3358179B2 (ja) ポリシリコン層のプラズマ・エッチング方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060307