JP2005064035A - 半導体装置のエッチング法 - Google Patents
半導体装置のエッチング法 Download PDFInfo
- Publication number
- JP2005064035A JP2005064035A JP2003207352A JP2003207352A JP2005064035A JP 2005064035 A JP2005064035 A JP 2005064035A JP 2003207352 A JP2003207352 A JP 2003207352A JP 2003207352 A JP2003207352 A JP 2003207352A JP 2005064035 A JP2005064035 A JP 2005064035A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- semiconductor device
- silicon substrate
- side wall
- species
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 175
- 239000004065 semiconductor Substances 0.000 title claims abstract description 122
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000005684 electric field Effects 0.000 claims abstract description 24
- 239000000463 material Substances 0.000 claims description 18
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000000470 constituent Substances 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 239000000758 substrate Substances 0.000 description 115
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 91
- 229910052710 silicon Inorganic materials 0.000 description 91
- 239000010703 silicon Substances 0.000 description 91
- 238000005516 engineering process Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- 238000001020 plasma etching Methods 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 5
- 230000004907 flux Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】主表面と側壁とから構成される段差を有する半導体装置の段差の側壁をエッチングする方法提供することを課題とする。
【解決手段】主表面と側壁とから構成される段差を有する半導体装置の段差の側壁を、エッチング種に磁界又は磁界と電界の印加方向を制御すること、エッチング種と側壁の反応を利用することで、エッチングすることにより上記課題を解決する。
【選択図】 図１
【解決手段】主表面と側壁とから構成される段差を有する半導体装置の段差の側壁を、エッチング種に磁界又は磁界と電界の印加方向を制御すること、エッチング種と側壁の反応を利用することで、エッチングすることにより上記課題を解決する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置のエッチング方法に関する。より詳細には、本発明は、主表面と側壁とから構成される段差を有する半導体装置の段差の側壁をエッチングする方法に関する。
【０００２】
【従来の技術】
大規模半導体集積回路では、複数の微細な半導体装置を半導体基板上に形成する必要がある。このため、半導体基板の表面に平面的に半導体装置を集団形成するいわゆるプレーナー技術が知られている。この技術においては、通常反応性イオンエッチング（ＲＩＥ＝Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いて異方性エッチングを含む製造方法により半導体装置を製造している。
【０００３】
反応性イオンエッチングでは、次のようにエッチングが行われる。すなわち、エッチングガスをプラズマによりイオン化し、プラズマ電位と被処理体である半導体装置の電位との電位差によりイオン種を被処理体表面に衝突させる。このイオン種の衝撃により被エッチング部に存在する材料が活性化する。活性化した被エッチング部の材料は優先的にエッチングされて除去される。この方法は、イオン種が方向性を持ち、底面が側壁より優先的にエッチングされるため、異方性エッチングと呼ばれている。
【０００４】
しかし、反応性イオンエッチングは、半導体基板表面に対して法線方向からイオン種を半導体表面に衝突させるため、半導体基板深さ方向の異方性エッチングは可能であるが、半導体基板表面に対して水平方向の異方性エッチングは困難である。
また、反応性イオンエッチングで半導体基板表面に対して水平方向へのエッチングが困難な理由は、半導体基板表面に対して垂直方向のみマスク開口部を設けることが困難であることも挙げられる。
【０００５】
このように、半導体基板上にトランジスタ等の半導体装置を平面的に形成するプレーナー技術では、半導体基板表面と平行な方向に対するエッチングは困難であった。近年の加工寸法の微細化や半導体装置の高密度集積化への必要性が高まるに伴い、上記方向に対してもエッチングを精度よく行うことが要求されるようになってきている。
【０００６】
例えば、フラッシュＥＥＰＲＯＭに代表される不揮発性メモリは、大容量で小型の情報記録媒体として、コンピュータ、通信、計測機器、自動制御装置及び個人の周辺に用いられる生活機器等の広い分野で用いられている。したがって、より安価で、より大容量の不揮発性メモリに対する需要は非常に大きい。
しかし、上述したプレーナー技術を用いて形成したメモリセル（半導体装置）のサイズは、フォトリソグラフィー技術の解像限界である最小加工寸法（Ｆｅａｔｕｒｅ Ｓｉｚｅ）に律則される。このような状況下、フォトリソグラフィー技術の改善に依存することなく、加工寸法の微細化限界より高い集積度を達成させる技術の１つとして、メモリセルの三次元化技術の開発が行われている。
【０００７】
【発明が解決しようとする課題】
メモリセルの三次元化の技術では、メモリセルを半導体基板表面に対して垂直方向に配置し、メモリセル数を増加させることにより、容量増加を実現することができる。このようにメモリセルを垂直方向に配置、積層するようになるとその側面に対する、すなわち半導体基板表面と平行な方向に対するエッチングの高精度な制御が要求される。
【０００８】
しかし、従来の反応性イオンエッチング技術は、いずれも加速したイオンを半導体基板の表面に打ち込むものであるため、半導体基板表面に対して水平な方向のエッチングが困難であった（例えば、特開平７−９４４６７号公報：特許文献１）。そのため、加工寸法の微細化限界を超える半導体装置の高密度集積化要求に応えることも困難であった。
【０００９】
【特許文献１】
特開平７−９４４６７号公報
【００１０】
【課題を解決するための手段】
本発明の発明者等は、上記課題を解決するために、主表面と側壁とから構成される段差を有する半導体装置の段差の側壁を、エッチング種に磁界又は磁界と電界の印加方向を制御すること、エッチング種と側壁の反応を利用することで、エッチング可能であることを意外にも見い出し本発明に至った。
かくして本発明によれば、主表面と側壁とから構成される段差を有する半導体装置上にエッチング種雰囲気を形成した後、エッチング種が一方向に加速されるように電界を印加し、前記一方向に対して一定の角度で交差する面に沿うように磁界を印加することでエッチングすることを特徴とする半導体装置のエッチング法が提供される。
【００１１】
更に、本発明によれば、主表面と側壁とから構成される段差を有する半導体装置上にエッチング種雰囲気を形成した後、主表面に対して一定の角度で交差する面に沿うように電界を印加することで、加速されたエッチング種で側壁をエッチングすることを特徴とする半導体装置のエッチング法が提供される。
また、本発明によれば、主表面と側壁とから構成される段差を有する半導体装置上にエッチング種雰囲気を形成した後、所定の温度に加熱することで側壁をエッチングすることからなり、所定の温度が、エッチング種と側壁を構成する材料が反応しうる温度であることを特徴とする半導体装置のエッチング法が提供される。
【００１２】
【発明の実施の形態】
本発明のエッチング法に使用できる半導体装置としては、主表面と側壁とから構成される段差を有しさえすれば、特に限定されず種々の半導体装置が挙げられる。例えば、不揮発性メモリ、半導体レーザー、太陽電池等の半導体層を有する種々の半導体装置が挙げられる。更に、半導体装置には、製造途中のものも含まれる。また、半導体装置を構成する部材としては、半導体基板、その上に形成される半導体層、電極、絶縁膜等の公知の半導体装置を構成する部材をいずれも使用することができる。
【００１３】
エッチングされる段差を構成する材料は、エッチング可能である限り特に限定されない。具体的な材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、ガリウム砒素、インジウム燐等の半導体層材料、アルミニウム、銅、ポリシリコン、シリサイド等の電極材料、酸化シリコン、窒化シリコン等の絶縁膜材料が挙げられる。
【００１４】
主表面と側壁とから構成される段差の形状は特に限定されない。主表面に対する側壁の角度は、０°より大きく、１８０°より小さい範囲のいずれでもよい。特に、４５°〜１３５°の範囲が側壁を優先的にエッチングできるという本発明の効果をより奏するので好ましい。
【００１５】
また、段差の数は、特に限定されず、１つ以上であれば、所望に応じて複数設けることができる。更に、具体的な段差の形状としては、例えば、ストライプ状、ドット状の凸部を有する半導体装置が挙げられる。ストライプ状の場合、長さ方向に垂直な断面の両側壁が本発明のエッチングの対象となる。また、ドット状の場合、側壁の全周囲が本発明のエッチングの対象となる。なお、この２例は、単なる例示あって、製造を所望する半導体装置の構成に応じて、段差の数及び形状は、適宜変更できる。
エッチングに使用されるエッチング種は、段差の側壁を構成する材料の種類に応じて適宜選択される。なお、具体的なエッチング種は、後述する。
【００１６】
本発明の段差をエッチングする方法としては、以下の３種の方法が挙げられる。
（１）エッチング種が一方向に加速されるように電界を印加し、前記一方向に対して一定の角度で交差する面に沿うように磁界を印加することでエッチングする方法。
（２）エッチング種雰囲気を形成した後、主表面に対して一定の角度で交差する面に沿うように電界を印加することで、加速されたエッチング種で側壁をエッチングする方法。
（３）エッチング種雰囲気を形成した後、所定の温度に加熱することで側壁をエッチングする方法。
【００１７】
（１）の方法では、従来直線方向に入射するエッチング種の入射方向が、磁界を印加することで所望方向に曲がるので、エッチング種が側壁に到達し、その結果、側壁をエッチングすることができる。また、エッチング種の入射方向及び磁界の印加方向の組み合わせは、エッチング種を側壁に到達させることができさえすれば、特に限定されない。
【００１８】
例えば、上記以外に、エッチング種の入射方向を主表面と垂直にし、磁界の印加方向を主表面と平行にしかつ回転させる組み合わせ、磁界の印加方向を主表面と垂直にし、エッチング種の入射方向を主表面に対して所定の角度をもたせた方向とする組み合わせが挙げられる。これら組み合わせは、いずれもエッチング種を螺旋運動させつつ側壁に入射させる条件である。
なお、（１）の方法において、一方向とは半導体装置の主表面に対して任意の角度を有する方向を意味する。
【００１９】
次に、（２）の方法では、予め側壁をエッチング種雰囲気下に曝しておき、磁界を印加することでエッチング種が側壁に到達し、その結果、側壁をエッチングすることができる。この方法において、磁界の印加方向は、一方向でもよく、主表面に対して所定の角度で回転させてもよい。
【００２０】
更に、（３）の方法では、予め側壁をエッチング雰囲気下に曝しておき、エッチング種と側壁を構成する材料が反応しうる温度に加熱することで、側壁をエッチングすることができる。加熱温度は、エッチング種と側壁を構成する材料の種類に応じて適宜設定される。
本発明のエッチング方法は、例えば三次元化技術が使用された不揮発性メモリや、素子分離領域や配線形成用のトレンチ及びビアホール等の加工に使用することができる。
【００２１】
【実施例】
本発明のエッチング方法の具体的な条件を、以下の実施例を用いて更に説明する。なお、以下の実施例は、本発明のエッチング方法の一例であり、本発明は実施例に限定されない。
実施例１
図１ａ及び図１ｂは、本発明の一実施例のエッチング方法を示す模式図である。図１ａは断面図、図１ｂは図１ａのエッチング種打ち出し方向から見た平面図である。本実施例ではＰ型半導体基板の場合を示すが、Ｎ型半導体基板の場合においても適用できることはいうまでもない。
【００２２】
本実施例では、Ｐ型半導体基板として、例えばＰ型のシリコン基板１０を使用する。また、シリコン基板１０上に、段差を備えた半導体層１１を形成した半導体装置に本発明のエッチング方法を適用している。シリコン基板表面に対して法線方向から、シリコン基板１０へ例えば０．１Ｖ〜１ＭＶ程度の電界により加速されたエッチング種８０、例えばプラズマ化されたイオン等を入射させる。
【００２３】
エッチング種８０には、シリコン基板表面に対して水平方向に例えば磁束密度１ｎＴ〜１００Ｔ程度の磁界Ｂが印加される。この磁界Ｂにより、エッチング種８０は、ローレンツ力を受け、シリコン基板表面に対して水平方向に運動エネルギーを有することとなる。更に、シリコン基板表面に対して水平方向に印加した磁界Ｂをシリコン基板表面に対して水平面内で例えば１分間当り１〜１０００回転程度の速度で回転させる。回転させることにより、エッチング種がシリコン基板表面に対して水平面内で螺旋運動を行うことになる。つまり、エッチング種は、シリコン基板表面に対して、螺旋を描きながら半導体層１１の側壁に到達することとなる。
【００２４】
なお、シリコン基板表面に対して水平方向に印加する磁界Ｂの磁束密度、及び磁界Ｂをシリコン基板表面に対して水平面内で回転させる速度は、それぞれ、磁束密度１ｎＴ〜１００Ｔ程度、１分間当り１〜１０００回転程度の速度が望ましい。しかし、所望のエッチングを行うことが可能であれば、特に範囲は限定されない。
【００２５】
上記手法により、エッチング種８０は、シリコン基板表面に対して水平方向に運動エネルギーを有することとなる。その結果、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁にエッチング種８０が衝突する。この衝突により、シリコン基板表面に対して水平方向の半導体層の異方性エッチングが可能となる。図中、３０はエッチング部を意味する。
【００２６】
更に、図２ａ及び図２ｂは、シリコン基板１０上に少なくとも二つ以上のシリコン基板表面に対して法線方向に延伸する半導体層１１を有する半導体装置にエッチング方法を適用した例である。この例では、前記半導体層１１の間隔ｄをエッチング種の螺旋運動の直径Ｄに対して、ｄ＜Ｄの関係を持たせるように磁界Ｂを制御している。その結果、シリコン基板表面１０に到達したエッチング種が、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に衝突する確率が高くなる。よって、より効率的なシリコン基板表面に対して水平方向へのエッチングが可能となる。
【００２７】
半導体層１１の間隔ｄ及び螺旋運動の直径Ｄは、共に１ｎｍ〜１０μｍ程度が好ましいが、必ずしも上記範囲に限定されるわけではない。
ここで、上記図２ａは本発明の一実施例のエッチング方法を示す断面図である。図２ｂは、図２ａのエッチング種打ち出し方向から見た平面図である。
なお、シリコン基板表面に対して水平方向に印加する磁界Ｂは、シリコン基板表面に対し、平行であることが望ましい。しかし、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に対し、シリコン基板表面に対して水平方向への異方性エッチングが可能となる限りにおいては、必ずしも平行である必要はない。
【００２８】
また、前記エッチング種８０は、被エッチング材（半導体層１１の側壁を構成する材料）がシリコンの場合、例えばＣｌ２、ＨＢｒ、ＣＨＦ３等、シリコン酸化膜の場合、例えばＣＦ４、Ｃ５Ｆ８等、シリコン窒化膜の場合、例えばＣＨＦ３、Ｃ４Ｆ８等、またそれらの混合気体が挙げられる。しかし、所望のエッチングが可能であれば、被エッチング材とエッチング種の種類は特に限定されない。
【００２９】
また、本実施例おけるエッチング方法は、シリコン基板を用いた半導体装置に対するエッチングに限らず、例えばゲルマニウム、ガリウム砒素、インジウム燐等の半導体にも適用できることはいうまでもない。
また、図１ｂ及び図２ｂでは、エッチング種の螺旋運動の直径Ｄが、シリコン基板１０に近づくにつれて、大きくなる場合を示している。しかし、これに限定されず、前記直径Ｄは、例えば図８に示したように、シリコン基板１０に近づくにつれ小さくなっても構わないし、また、変化しなくてもよい。つまり、エッチング種が打ち出された後、シリコン基板へ到達するまでの直径Ｄの大きさの変化は、所望のエッチングが可能な限りにおいては、特に限定されない。
【００３０】
また、本実施例では、磁界Ｂを回転させたが、その代わりに、シリコン基板１０を回転させてもよい。更に、回転方向は左右どちらでも構わないことはいうまでもない。更にまた、図１０ａ及び図１０ｂに示したように、所望のエッチングが可能である限りにおいては、磁界Ｂを回転させなくてもよい。
なお、図１０ａは本発明の一実施例のエッチング方法を示す断面図である。図１０ｂは図１０ａのエッチング種打ち出し方向から見た平面図である。
【００３１】
実施例２
図３ａ及び図３ｂは、本発明の一実施例のエッチング方法を示す模式図である。図３ａは断面図、図３ｂは図３ａの上部方向から見た平面図である。なお、本実施例ではＰ型半導体基板の場合を示すが、Ｎ型半導体基板の場合においても適用できることはいうまでもない。
【００３２】
本実施例では、Ｐ型半導体基板として、例えばＰ型のシリコン基板１０を使用する。また、シリコン基板１０上に、段差を備えた半導体層１１を形成した半導体装置に本発明のエッチング方法を適用している。シリコン基板表面に対して法線方向から、シリコン基板１０へ例えば０．１Ｖ〜１ｋＶ程度の電界により、エッチング種、例えばプラズマ化されたイオンをシリコン基板表面付近へと輸送し、エッチング種雰囲気８５を形成する。エッチング種雰囲気８５が形成された後、シリコン基板表面に対して水平方法に例えば１Ｖ〜１ＭＶの電界Ｅを印加する。これにより、エッチング種はシリコン基板表面に対して水平方向の運動エネルギーを有することとなる。その結果、シリコン基板１０上にシリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に対しエッチング種が衝突する。
この衝突により、シリコン基板表面に対して水平方向の半導体層の異方性エッチングが可能となる。
【００３３】
なお、シリコン基板表面に対して水平方向の電界Ｅをある一定時間ｔ１印加した後、前記電界Ｅの印加を一旦止め、新たにシリコン基板表面に対して法線方向よりエッチング種をシリコン基板表面付近に輸送してもよい。また、前記電界Ｅを印加した状態で、エッチング種をシリコン基板表面付近に輸送しても構わない。
【００３４】
また、図４ａ及び図４ｂに示したように、電界Ｅをシリコン基板表面に対して水平面内で回転させることにより、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁の周囲全体に対して異方性エッチングを行ってもよい。
なお、電界Ｅをシリコン基板表面に対して水平面内で回転させる速度は、１分間当り１〜１０００回転程度の速度が望ましい。しかし、所望のエッチングを行うことが可能であれば、特に範囲は限定されない。
【００３５】
ここで、図４ａは本発明の一実施例のエッチング方法を示す断面図である。図４ｂは図４ａの上部方向から見た平面図である。
また、シリコン基板表面に対して水平方向に印加する電界Ｅは、シリコン基板表面に対し、平行であることが望ましい。しかし、シリコン基板１０上にシリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に対し、シリコン基板表面に対して水平方向への異方性エッチングが可能となる限りにおいては、必ずしも平行である必要はない。
【００３６】
また、前記エッチング種８０は、被エッチング材がシリコンの場合、例えばＣｌ２、ＨＢｒ、ＣＨＦ３等、シリコン酸化膜の場合、例えばＣＦ４、Ｃ５Ｆ８等、シリコン窒化膜の場合、ＣＨＦ３、Ｃ４Ｆ８等、またそれらの混合気体等が挙げられる。しかし、所望のエッチングが可能であれば、被エッチング材とエッチング種の種類は特に限定されない。
また、本実施例おけるエッチング方法は、シリコン基板を用いた半導体装置に対するエッチングに限らず、例えばゲルマニウム、ガリウム砒素、インジウム燐等の半導体にも適用できることはいうまでもない。
【００３７】
また、本実施例では、電界Ｅを回転させたが、図１１ａ及び図１１ｂに示したように、所望のエッチングが可能である限りにおいては、シリコン基板１０を回転させてもよい。更に、回転方向は左右どちらでも構わないことはいうまでもない。
なお、図１１ａは本発明の一実施例のエッチング方法を示す断面図である。図１１ｂは図１１ａの上部方向から見た平面図である。
【００３８】
実施例３
図５ａ及び図５ｂは、本発明の一実施例のエッチング方法を示す模式図である。図５ａは断面図、図５ｂは図５ａの上部方向から見た平面図である。なお、本実施例ではＰ型半導体基板の場合を示すが、Ｎ型半導体基板の場合においても適用できることはいうまでもない。
【００３９】
本実施例では、Ｐ型半導体基板として、例えばＰ型のシリコン基板１０を使用する。また、シリコン基板１０上に、段差を備えた半導体層１１を形成した半導体装置に本発明のエッチング方法を適用している。シリコン基板表面に対して法線方向からシリコン基板１０へ例えば０．１Ｖ〜１ｋＶ程度の電界により、エッチング種、例えばプラズマ化されたイオンをシリコン基板表面付近へと輸送し、エッチング種雰囲気８５を形成する。なお、エッチング種雰囲気形成時の温度は、エッチング種と被処理体との間で化学反応が起こらず、エッチングが進行しない温度（例えば、室温）とする。
【００４０】
次いで、エッチング種雰囲気８５の温度を高温、例えば２００℃〜７００℃程度に上昇させることにより、シリコン基板表面付近のエッチング種と被エッチング体が化学反応を起こす。その結果、エッチングが進行し、シリコン基板凹部１２の底部側のみの等方性エッチングが可能となる。なお、この際、シリコン基板凹部１２の底部と側壁部の選択比の違いを利用して異方性エッチングを行ってもよい。
また、本実施例おけるエッチング方法は、シリコン基板を用いた半導体装置に対するエッチングに限らず、例えばゲルマニウム、ガリウム砒素、インジウム燐等の半導体にも適用できることはいうまでもない。
【００４１】
実施例４
図６ａ及び図６ｂは、本発明の一実施例のエッチング方法を示す模式図である。図６ａは断面図、図６ｂは図６ａの上部方向から見た平面図である。なお、本実施例ではＰ型半導体基板の場合を示すが、Ｎ型半導体基板の場合においても適用できることはいうまでもない。
【００４２】
本実施例では、Ｐ型半導体基板として、例えばＰ型のシリコン基板１０を使用する。また、シリコン基板１０上に、段差を備えた半導体層１１を形成した半導体装置に本発明のエッチング方法を適用している。シリコン基板表面に対して１〜５０°傾斜した方向へ、例えば０．１Ｖ〜１ＭＶ程度の電界により加速されたエッチング種８１、例えばプラズマ化されたイオン等を打ち出す。このエッチング種は、シリコン基板表面に対して垂直方向に、例えば磁束密度１ｎＴ〜１００Ｔ程度の磁界Ｂを印加することで、シリコン基板表面に対して水平方向面内で螺旋運動する。つまり、エッチング種はシリコン基板表面に対して、螺旋を描きながら半導体層１１の側壁に到達することとなる。
【００４３】
なお、シリコン基板表面に対して水平方向に印加する磁界Ｂの磁束密度は、１ｎＴ〜１００Ｔ程度が望ましい。しかし、所望のエッチングを行うことが可能であれば、特に限定しない。
上記手法により、エッチング種８１は、シリコン基板表面に対して水平方向に運動エネルギーを有し、シリコン基板１０上にシリコン基板表面に対して法線方向に延伸する半導体層１１の側壁にエッチング種８０が衝突する。この衝突により、シリコン基板表面に対して水平方向の異方性エッチングが可能となる。
【００４４】
更に、図７ａ及び図７ｂは、シリコン基板１０上に少なくとも二つ以上のシリコン基板表面に対して法線方向に延伸する半導体層１１を有する半導体装置にエッチング方法を適用した例である。この例では、前記半導体層１１の間隔ｄをエッチング種の螺旋運動の直径Ｄに対して、ｄ＜Ｄの関係を持たせるように磁界Ｂを制御している。その結果、シリコン基板表面１０に到達したエッチング種が、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に衝突する確率が高くなる。よって、より効率的なシリコン基板表面に対して水平方向への異方性エッチングが可能となる。
【００４５】
半導体層１１の間隔ｄ及び螺旋運動の直径Ｄは、共に１ｎｍ〜１０μｍ程度が好ましいが、必ずしも上記範囲に限定されるわけではない。
なお、シリコン基板表面に対して水平方向に印加する磁界Ｂは、シリコン基板表面に対し、垂直であることが望ましい。しかし、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に対し、シリコン基板表面に対して水平方向への異方性エッチングが可能となる限りにおいては、必ずしも垂直である必要はない。
【００４６】
また、前記エッチング種８１は、被エッチング材がシリコンの場合、例えばＣｌ２、ＨＢｒ、ＣＨＦ３等、シリコン酸化膜の場合、例えばＣＦ４、Ｃ５Ｆ８等、シリコン窒化膜の場合、ＣＨＦ３、Ｃ４Ｆ８等、またそれらの混合気体等が考えられる。しかし、所望のエッチングが可能であれば、被エッチング材とエッチング種の種類は特に限定しない。
また、本実施例おけるエッチング方法は、シリコン基板を用いた半導体装置に対するエッチングに限らず、例えばゲルマニウム、ガリウム砒素、インジウム燐等の半導体にも適用できることはいうまでもない。
【００４７】
また、図６ｂ及び図７ｂでは、エッチング種の螺旋運動の直径Ｄが、シリコン基板１０に近づくにつれて、大きくなる場合を示している。しかし、これに限定されず、前記直径Ｄは、例えば図９に示したように、シリコン基板１０に近づくにつれ小さくなっても構わないし、また、変化しなくてもよい。つまり、エッチング種が打ち出された後、シリコン基板へ到達するまでの直径Ｄの大きさの変化は、所望のエッチングが可能な限りにおいては、特に限定しない。
【００４８】
【発明の効果】
以上述べたように本発明のエッチング法によれば、半導体基板表面に対して水平方向の異方性エッチングが可能となる。
また、本発明のエッチング方法を用いることにより、これまで実現が困難であった半導体基板表面に対して法線方向へのトランジスタ、メモリセルの延伸あるいは積層が実現可能となる。特に、装置配置が規則的なメモリセルに適用するとメモリセルを極めて高密度に集積することが可能となり、小さな半導体チップ面積で大容量の半導体記憶装置を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明のエッチング方法における一実施例を示す模式図である。
【図２】本発明のエッチング方法における一実施例を示す模式図である。
【図３】本発明のエッチング方法における一実施例を示す模式図である。
【図４】本発明のエッチング方法における一実施例を示す模式図である。
【図５】本発明のエッチング方法における一実施例を示す模式図である。
【図６】本発明のエッチング方法における一実施例を示す模式図である。
【図７】本発明のエッチング方法における一実施例を示す模式図である。
【図８】本発明のエッチング方法における一実施例を示す模式図である。
【図９】本発明のエッチング方法における一実施例を示す模式図である。
【図１０】本発明のエッチング方法における一実施例を示す模式図である。
【図１１】本発明のエッチング方法における一実施例を示す模式図である。
【符号の説明】
１０：シリコン基板
１１：半導体層
１２：シリコン基板凹部
３０：エッチング部
８０、８１：エッチング種
８５：エッチング種雰囲気
【発明の属する技術分野】
本発明は、半導体装置のエッチング方法に関する。より詳細には、本発明は、主表面と側壁とから構成される段差を有する半導体装置の段差の側壁をエッチングする方法に関する。
【０００２】
【従来の技術】
大規模半導体集積回路では、複数の微細な半導体装置を半導体基板上に形成する必要がある。このため、半導体基板の表面に平面的に半導体装置を集団形成するいわゆるプレーナー技術が知られている。この技術においては、通常反応性イオンエッチング（ＲＩＥ＝Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）技術を用いて異方性エッチングを含む製造方法により半導体装置を製造している。
【０００３】
反応性イオンエッチングでは、次のようにエッチングが行われる。すなわち、エッチングガスをプラズマによりイオン化し、プラズマ電位と被処理体である半導体装置の電位との電位差によりイオン種を被処理体表面に衝突させる。このイオン種の衝撃により被エッチング部に存在する材料が活性化する。活性化した被エッチング部の材料は優先的にエッチングされて除去される。この方法は、イオン種が方向性を持ち、底面が側壁より優先的にエッチングされるため、異方性エッチングと呼ばれている。
【０００４】
しかし、反応性イオンエッチングは、半導体基板表面に対して法線方向からイオン種を半導体表面に衝突させるため、半導体基板深さ方向の異方性エッチングは可能であるが、半導体基板表面に対して水平方向の異方性エッチングは困難である。
また、反応性イオンエッチングで半導体基板表面に対して水平方向へのエッチングが困難な理由は、半導体基板表面に対して垂直方向のみマスク開口部を設けることが困難であることも挙げられる。
【０００５】
このように、半導体基板上にトランジスタ等の半導体装置を平面的に形成するプレーナー技術では、半導体基板表面と平行な方向に対するエッチングは困難であった。近年の加工寸法の微細化や半導体装置の高密度集積化への必要性が高まるに伴い、上記方向に対してもエッチングを精度よく行うことが要求されるようになってきている。
【０００６】
例えば、フラッシュＥＥＰＲＯＭに代表される不揮発性メモリは、大容量で小型の情報記録媒体として、コンピュータ、通信、計測機器、自動制御装置及び個人の周辺に用いられる生活機器等の広い分野で用いられている。したがって、より安価で、より大容量の不揮発性メモリに対する需要は非常に大きい。
しかし、上述したプレーナー技術を用いて形成したメモリセル（半導体装置）のサイズは、フォトリソグラフィー技術の解像限界である最小加工寸法（Ｆｅａｔｕｒｅ Ｓｉｚｅ）に律則される。このような状況下、フォトリソグラフィー技術の改善に依存することなく、加工寸法の微細化限界より高い集積度を達成させる技術の１つとして、メモリセルの三次元化技術の開発が行われている。
【０００７】
【発明が解決しようとする課題】
メモリセルの三次元化の技術では、メモリセルを半導体基板表面に対して垂直方向に配置し、メモリセル数を増加させることにより、容量増加を実現することができる。このようにメモリセルを垂直方向に配置、積層するようになるとその側面に対する、すなわち半導体基板表面と平行な方向に対するエッチングの高精度な制御が要求される。
【０００８】
しかし、従来の反応性イオンエッチング技術は、いずれも加速したイオンを半導体基板の表面に打ち込むものであるため、半導体基板表面に対して水平な方向のエッチングが困難であった（例えば、特開平７−９４４６７号公報：特許文献１）。そのため、加工寸法の微細化限界を超える半導体装置の高密度集積化要求に応えることも困難であった。
【０００９】
【特許文献１】
特開平７−９４４６７号公報
【００１０】
【課題を解決するための手段】
本発明の発明者等は、上記課題を解決するために、主表面と側壁とから構成される段差を有する半導体装置の段差の側壁を、エッチング種に磁界又は磁界と電界の印加方向を制御すること、エッチング種と側壁の反応を利用することで、エッチング可能であることを意外にも見い出し本発明に至った。
かくして本発明によれば、主表面と側壁とから構成される段差を有する半導体装置上にエッチング種雰囲気を形成した後、エッチング種が一方向に加速されるように電界を印加し、前記一方向に対して一定の角度で交差する面に沿うように磁界を印加することでエッチングすることを特徴とする半導体装置のエッチング法が提供される。
【００１１】
更に、本発明によれば、主表面と側壁とから構成される段差を有する半導体装置上にエッチング種雰囲気を形成した後、主表面に対して一定の角度で交差する面に沿うように電界を印加することで、加速されたエッチング種で側壁をエッチングすることを特徴とする半導体装置のエッチング法が提供される。
また、本発明によれば、主表面と側壁とから構成される段差を有する半導体装置上にエッチング種雰囲気を形成した後、所定の温度に加熱することで側壁をエッチングすることからなり、所定の温度が、エッチング種と側壁を構成する材料が反応しうる温度であることを特徴とする半導体装置のエッチング法が提供される。
【００１２】
【発明の実施の形態】
本発明のエッチング法に使用できる半導体装置としては、主表面と側壁とから構成される段差を有しさえすれば、特に限定されず種々の半導体装置が挙げられる。例えば、不揮発性メモリ、半導体レーザー、太陽電池等の半導体層を有する種々の半導体装置が挙げられる。更に、半導体装置には、製造途中のものも含まれる。また、半導体装置を構成する部材としては、半導体基板、その上に形成される半導体層、電極、絶縁膜等の公知の半導体装置を構成する部材をいずれも使用することができる。
【００１３】
エッチングされる段差を構成する材料は、エッチング可能である限り特に限定されない。具体的な材料としては、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、ガリウム砒素、インジウム燐等の半導体層材料、アルミニウム、銅、ポリシリコン、シリサイド等の電極材料、酸化シリコン、窒化シリコン等の絶縁膜材料が挙げられる。
【００１４】
主表面と側壁とから構成される段差の形状は特に限定されない。主表面に対する側壁の角度は、０°より大きく、１８０°より小さい範囲のいずれでもよい。特に、４５°〜１３５°の範囲が側壁を優先的にエッチングできるという本発明の効果をより奏するので好ましい。
【００１５】
また、段差の数は、特に限定されず、１つ以上であれば、所望に応じて複数設けることができる。更に、具体的な段差の形状としては、例えば、ストライプ状、ドット状の凸部を有する半導体装置が挙げられる。ストライプ状の場合、長さ方向に垂直な断面の両側壁が本発明のエッチングの対象となる。また、ドット状の場合、側壁の全周囲が本発明のエッチングの対象となる。なお、この２例は、単なる例示あって、製造を所望する半導体装置の構成に応じて、段差の数及び形状は、適宜変更できる。
エッチングに使用されるエッチング種は、段差の側壁を構成する材料の種類に応じて適宜選択される。なお、具体的なエッチング種は、後述する。
【００１６】
本発明の段差をエッチングする方法としては、以下の３種の方法が挙げられる。
（１）エッチング種が一方向に加速されるように電界を印加し、前記一方向に対して一定の角度で交差する面に沿うように磁界を印加することでエッチングする方法。
（２）エッチング種雰囲気を形成した後、主表面に対して一定の角度で交差する面に沿うように電界を印加することで、加速されたエッチング種で側壁をエッチングする方法。
（３）エッチング種雰囲気を形成した後、所定の温度に加熱することで側壁をエッチングする方法。
【００１７】
（１）の方法では、従来直線方向に入射するエッチング種の入射方向が、磁界を印加することで所望方向に曲がるので、エッチング種が側壁に到達し、その結果、側壁をエッチングすることができる。また、エッチング種の入射方向及び磁界の印加方向の組み合わせは、エッチング種を側壁に到達させることができさえすれば、特に限定されない。
【００１８】
例えば、上記以外に、エッチング種の入射方向を主表面と垂直にし、磁界の印加方向を主表面と平行にしかつ回転させる組み合わせ、磁界の印加方向を主表面と垂直にし、エッチング種の入射方向を主表面に対して所定の角度をもたせた方向とする組み合わせが挙げられる。これら組み合わせは、いずれもエッチング種を螺旋運動させつつ側壁に入射させる条件である。
なお、（１）の方法において、一方向とは半導体装置の主表面に対して任意の角度を有する方向を意味する。
【００１９】
次に、（２）の方法では、予め側壁をエッチング種雰囲気下に曝しておき、磁界を印加することでエッチング種が側壁に到達し、その結果、側壁をエッチングすることができる。この方法において、磁界の印加方向は、一方向でもよく、主表面に対して所定の角度で回転させてもよい。
【００２０】
更に、（３）の方法では、予め側壁をエッチング雰囲気下に曝しておき、エッチング種と側壁を構成する材料が反応しうる温度に加熱することで、側壁をエッチングすることができる。加熱温度は、エッチング種と側壁を構成する材料の種類に応じて適宜設定される。
本発明のエッチング方法は、例えば三次元化技術が使用された不揮発性メモリや、素子分離領域や配線形成用のトレンチ及びビアホール等の加工に使用することができる。
【００２１】
【実施例】
本発明のエッチング方法の具体的な条件を、以下の実施例を用いて更に説明する。なお、以下の実施例は、本発明のエッチング方法の一例であり、本発明は実施例に限定されない。
実施例１
図１ａ及び図１ｂは、本発明の一実施例のエッチング方法を示す模式図である。図１ａは断面図、図１ｂは図１ａのエッチング種打ち出し方向から見た平面図である。本実施例ではＰ型半導体基板の場合を示すが、Ｎ型半導体基板の場合においても適用できることはいうまでもない。
【００２２】
本実施例では、Ｐ型半導体基板として、例えばＰ型のシリコン基板１０を使用する。また、シリコン基板１０上に、段差を備えた半導体層１１を形成した半導体装置に本発明のエッチング方法を適用している。シリコン基板表面に対して法線方向から、シリコン基板１０へ例えば０．１Ｖ〜１ＭＶ程度の電界により加速されたエッチング種８０、例えばプラズマ化されたイオン等を入射させる。
【００２３】
エッチング種８０には、シリコン基板表面に対して水平方向に例えば磁束密度１ｎＴ〜１００Ｔ程度の磁界Ｂが印加される。この磁界Ｂにより、エッチング種８０は、ローレンツ力を受け、シリコン基板表面に対して水平方向に運動エネルギーを有することとなる。更に、シリコン基板表面に対して水平方向に印加した磁界Ｂをシリコン基板表面に対して水平面内で例えば１分間当り１〜１０００回転程度の速度で回転させる。回転させることにより、エッチング種がシリコン基板表面に対して水平面内で螺旋運動を行うことになる。つまり、エッチング種は、シリコン基板表面に対して、螺旋を描きながら半導体層１１の側壁に到達することとなる。
【００２４】
なお、シリコン基板表面に対して水平方向に印加する磁界Ｂの磁束密度、及び磁界Ｂをシリコン基板表面に対して水平面内で回転させる速度は、それぞれ、磁束密度１ｎＴ〜１００Ｔ程度、１分間当り１〜１０００回転程度の速度が望ましい。しかし、所望のエッチングを行うことが可能であれば、特に範囲は限定されない。
【００２５】
上記手法により、エッチング種８０は、シリコン基板表面に対して水平方向に運動エネルギーを有することとなる。その結果、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁にエッチング種８０が衝突する。この衝突により、シリコン基板表面に対して水平方向の半導体層の異方性エッチングが可能となる。図中、３０はエッチング部を意味する。
【００２６】
更に、図２ａ及び図２ｂは、シリコン基板１０上に少なくとも二つ以上のシリコン基板表面に対して法線方向に延伸する半導体層１１を有する半導体装置にエッチング方法を適用した例である。この例では、前記半導体層１１の間隔ｄをエッチング種の螺旋運動の直径Ｄに対して、ｄ＜Ｄの関係を持たせるように磁界Ｂを制御している。その結果、シリコン基板表面１０に到達したエッチング種が、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に衝突する確率が高くなる。よって、より効率的なシリコン基板表面に対して水平方向へのエッチングが可能となる。
【００２７】
半導体層１１の間隔ｄ及び螺旋運動の直径Ｄは、共に１ｎｍ〜１０μｍ程度が好ましいが、必ずしも上記範囲に限定されるわけではない。
ここで、上記図２ａは本発明の一実施例のエッチング方法を示す断面図である。図２ｂは、図２ａのエッチング種打ち出し方向から見た平面図である。
なお、シリコン基板表面に対して水平方向に印加する磁界Ｂは、シリコン基板表面に対し、平行であることが望ましい。しかし、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に対し、シリコン基板表面に対して水平方向への異方性エッチングが可能となる限りにおいては、必ずしも平行である必要はない。
【００２８】
また、前記エッチング種８０は、被エッチング材（半導体層１１の側壁を構成する材料）がシリコンの場合、例えばＣｌ２、ＨＢｒ、ＣＨＦ３等、シリコン酸化膜の場合、例えばＣＦ４、Ｃ５Ｆ８等、シリコン窒化膜の場合、例えばＣＨＦ３、Ｃ４Ｆ８等、またそれらの混合気体が挙げられる。しかし、所望のエッチングが可能であれば、被エッチング材とエッチング種の種類は特に限定されない。
【００２９】
また、本実施例おけるエッチング方法は、シリコン基板を用いた半導体装置に対するエッチングに限らず、例えばゲルマニウム、ガリウム砒素、インジウム燐等の半導体にも適用できることはいうまでもない。
また、図１ｂ及び図２ｂでは、エッチング種の螺旋運動の直径Ｄが、シリコン基板１０に近づくにつれて、大きくなる場合を示している。しかし、これに限定されず、前記直径Ｄは、例えば図８に示したように、シリコン基板１０に近づくにつれ小さくなっても構わないし、また、変化しなくてもよい。つまり、エッチング種が打ち出された後、シリコン基板へ到達するまでの直径Ｄの大きさの変化は、所望のエッチングが可能な限りにおいては、特に限定されない。
【００３０】
また、本実施例では、磁界Ｂを回転させたが、その代わりに、シリコン基板１０を回転させてもよい。更に、回転方向は左右どちらでも構わないことはいうまでもない。更にまた、図１０ａ及び図１０ｂに示したように、所望のエッチングが可能である限りにおいては、磁界Ｂを回転させなくてもよい。
なお、図１０ａは本発明の一実施例のエッチング方法を示す断面図である。図１０ｂは図１０ａのエッチング種打ち出し方向から見た平面図である。
【００３１】
実施例２
図３ａ及び図３ｂは、本発明の一実施例のエッチング方法を示す模式図である。図３ａは断面図、図３ｂは図３ａの上部方向から見た平面図である。なお、本実施例ではＰ型半導体基板の場合を示すが、Ｎ型半導体基板の場合においても適用できることはいうまでもない。
【００３２】
本実施例では、Ｐ型半導体基板として、例えばＰ型のシリコン基板１０を使用する。また、シリコン基板１０上に、段差を備えた半導体層１１を形成した半導体装置に本発明のエッチング方法を適用している。シリコン基板表面に対して法線方向から、シリコン基板１０へ例えば０．１Ｖ〜１ｋＶ程度の電界により、エッチング種、例えばプラズマ化されたイオンをシリコン基板表面付近へと輸送し、エッチング種雰囲気８５を形成する。エッチング種雰囲気８５が形成された後、シリコン基板表面に対して水平方法に例えば１Ｖ〜１ＭＶの電界Ｅを印加する。これにより、エッチング種はシリコン基板表面に対して水平方向の運動エネルギーを有することとなる。その結果、シリコン基板１０上にシリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に対しエッチング種が衝突する。
この衝突により、シリコン基板表面に対して水平方向の半導体層の異方性エッチングが可能となる。
【００３３】
なお、シリコン基板表面に対して水平方向の電界Ｅをある一定時間ｔ１印加した後、前記電界Ｅの印加を一旦止め、新たにシリコン基板表面に対して法線方向よりエッチング種をシリコン基板表面付近に輸送してもよい。また、前記電界Ｅを印加した状態で、エッチング種をシリコン基板表面付近に輸送しても構わない。
【００３４】
また、図４ａ及び図４ｂに示したように、電界Ｅをシリコン基板表面に対して水平面内で回転させることにより、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁の周囲全体に対して異方性エッチングを行ってもよい。
なお、電界Ｅをシリコン基板表面に対して水平面内で回転させる速度は、１分間当り１〜１０００回転程度の速度が望ましい。しかし、所望のエッチングを行うことが可能であれば、特に範囲は限定されない。
【００３５】
ここで、図４ａは本発明の一実施例のエッチング方法を示す断面図である。図４ｂは図４ａの上部方向から見た平面図である。
また、シリコン基板表面に対して水平方向に印加する電界Ｅは、シリコン基板表面に対し、平行であることが望ましい。しかし、シリコン基板１０上にシリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に対し、シリコン基板表面に対して水平方向への異方性エッチングが可能となる限りにおいては、必ずしも平行である必要はない。
【００３６】
また、前記エッチング種８０は、被エッチング材がシリコンの場合、例えばＣｌ２、ＨＢｒ、ＣＨＦ３等、シリコン酸化膜の場合、例えばＣＦ４、Ｃ５Ｆ８等、シリコン窒化膜の場合、ＣＨＦ３、Ｃ４Ｆ８等、またそれらの混合気体等が挙げられる。しかし、所望のエッチングが可能であれば、被エッチング材とエッチング種の種類は特に限定されない。
また、本実施例おけるエッチング方法は、シリコン基板を用いた半導体装置に対するエッチングに限らず、例えばゲルマニウム、ガリウム砒素、インジウム燐等の半導体にも適用できることはいうまでもない。
【００３７】
また、本実施例では、電界Ｅを回転させたが、図１１ａ及び図１１ｂに示したように、所望のエッチングが可能である限りにおいては、シリコン基板１０を回転させてもよい。更に、回転方向は左右どちらでも構わないことはいうまでもない。
なお、図１１ａは本発明の一実施例のエッチング方法を示す断面図である。図１１ｂは図１１ａの上部方向から見た平面図である。
【００３８】
実施例３
図５ａ及び図５ｂは、本発明の一実施例のエッチング方法を示す模式図である。図５ａは断面図、図５ｂは図５ａの上部方向から見た平面図である。なお、本実施例ではＰ型半導体基板の場合を示すが、Ｎ型半導体基板の場合においても適用できることはいうまでもない。
【００３９】
本実施例では、Ｐ型半導体基板として、例えばＰ型のシリコン基板１０を使用する。また、シリコン基板１０上に、段差を備えた半導体層１１を形成した半導体装置に本発明のエッチング方法を適用している。シリコン基板表面に対して法線方向からシリコン基板１０へ例えば０．１Ｖ〜１ｋＶ程度の電界により、エッチング種、例えばプラズマ化されたイオンをシリコン基板表面付近へと輸送し、エッチング種雰囲気８５を形成する。なお、エッチング種雰囲気形成時の温度は、エッチング種と被処理体との間で化学反応が起こらず、エッチングが進行しない温度（例えば、室温）とする。
【００４０】
次いで、エッチング種雰囲気８５の温度を高温、例えば２００℃〜７００℃程度に上昇させることにより、シリコン基板表面付近のエッチング種と被エッチング体が化学反応を起こす。その結果、エッチングが進行し、シリコン基板凹部１２の底部側のみの等方性エッチングが可能となる。なお、この際、シリコン基板凹部１２の底部と側壁部の選択比の違いを利用して異方性エッチングを行ってもよい。
また、本実施例おけるエッチング方法は、シリコン基板を用いた半導体装置に対するエッチングに限らず、例えばゲルマニウム、ガリウム砒素、インジウム燐等の半導体にも適用できることはいうまでもない。
【００４１】
実施例４
図６ａ及び図６ｂは、本発明の一実施例のエッチング方法を示す模式図である。図６ａは断面図、図６ｂは図６ａの上部方向から見た平面図である。なお、本実施例ではＰ型半導体基板の場合を示すが、Ｎ型半導体基板の場合においても適用できることはいうまでもない。
【００４２】
本実施例では、Ｐ型半導体基板として、例えばＰ型のシリコン基板１０を使用する。また、シリコン基板１０上に、段差を備えた半導体層１１を形成した半導体装置に本発明のエッチング方法を適用している。シリコン基板表面に対して１〜５０°傾斜した方向へ、例えば０．１Ｖ〜１ＭＶ程度の電界により加速されたエッチング種８１、例えばプラズマ化されたイオン等を打ち出す。このエッチング種は、シリコン基板表面に対して垂直方向に、例えば磁束密度１ｎＴ〜１００Ｔ程度の磁界Ｂを印加することで、シリコン基板表面に対して水平方向面内で螺旋運動する。つまり、エッチング種はシリコン基板表面に対して、螺旋を描きながら半導体層１１の側壁に到達することとなる。
【００４３】
なお、シリコン基板表面に対して水平方向に印加する磁界Ｂの磁束密度は、１ｎＴ〜１００Ｔ程度が望ましい。しかし、所望のエッチングを行うことが可能であれば、特に限定しない。
上記手法により、エッチング種８１は、シリコン基板表面に対して水平方向に運動エネルギーを有し、シリコン基板１０上にシリコン基板表面に対して法線方向に延伸する半導体層１１の側壁にエッチング種８０が衝突する。この衝突により、シリコン基板表面に対して水平方向の異方性エッチングが可能となる。
【００４４】
更に、図７ａ及び図７ｂは、シリコン基板１０上に少なくとも二つ以上のシリコン基板表面に対して法線方向に延伸する半導体層１１を有する半導体装置にエッチング方法を適用した例である。この例では、前記半導体層１１の間隔ｄをエッチング種の螺旋運動の直径Ｄに対して、ｄ＜Ｄの関係を持たせるように磁界Ｂを制御している。その結果、シリコン基板表面１０に到達したエッチング種が、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に衝突する確率が高くなる。よって、より効率的なシリコン基板表面に対して水平方向への異方性エッチングが可能となる。
【００４５】
半導体層１１の間隔ｄ及び螺旋運動の直径Ｄは、共に１ｎｍ〜１０μｍ程度が好ましいが、必ずしも上記範囲に限定されるわけではない。
なお、シリコン基板表面に対して水平方向に印加する磁界Ｂは、シリコン基板表面に対し、垂直であることが望ましい。しかし、シリコン基板表面に対して法線方向に延伸する半導体層１１の側壁に対し、シリコン基板表面に対して水平方向への異方性エッチングが可能となる限りにおいては、必ずしも垂直である必要はない。
【００４６】
また、前記エッチング種８１は、被エッチング材がシリコンの場合、例えばＣｌ２、ＨＢｒ、ＣＨＦ３等、シリコン酸化膜の場合、例えばＣＦ４、Ｃ５Ｆ８等、シリコン窒化膜の場合、ＣＨＦ３、Ｃ４Ｆ８等、またそれらの混合気体等が考えられる。しかし、所望のエッチングが可能であれば、被エッチング材とエッチング種の種類は特に限定しない。
また、本実施例おけるエッチング方法は、シリコン基板を用いた半導体装置に対するエッチングに限らず、例えばゲルマニウム、ガリウム砒素、インジウム燐等の半導体にも適用できることはいうまでもない。
【００４７】
また、図６ｂ及び図７ｂでは、エッチング種の螺旋運動の直径Ｄが、シリコン基板１０に近づくにつれて、大きくなる場合を示している。しかし、これに限定されず、前記直径Ｄは、例えば図９に示したように、シリコン基板１０に近づくにつれ小さくなっても構わないし、また、変化しなくてもよい。つまり、エッチング種が打ち出された後、シリコン基板へ到達するまでの直径Ｄの大きさの変化は、所望のエッチングが可能な限りにおいては、特に限定しない。
【００４８】
【発明の効果】
以上述べたように本発明のエッチング法によれば、半導体基板表面に対して水平方向の異方性エッチングが可能となる。
また、本発明のエッチング方法を用いることにより、これまで実現が困難であった半導体基板表面に対して法線方向へのトランジスタ、メモリセルの延伸あるいは積層が実現可能となる。特に、装置配置が規則的なメモリセルに適用するとメモリセルを極めて高密度に集積することが可能となり、小さな半導体チップ面積で大容量の半導体記憶装置を実現することが可能となる。
【図面の簡単な説明】
【図１】本発明のエッチング方法における一実施例を示す模式図である。
【図２】本発明のエッチング方法における一実施例を示す模式図である。
【図３】本発明のエッチング方法における一実施例を示す模式図である。
【図４】本発明のエッチング方法における一実施例を示す模式図である。
【図５】本発明のエッチング方法における一実施例を示す模式図である。
【図６】本発明のエッチング方法における一実施例を示す模式図である。
【図７】本発明のエッチング方法における一実施例を示す模式図である。
【図８】本発明のエッチング方法における一実施例を示す模式図である。
【図９】本発明のエッチング方法における一実施例を示す模式図である。
【図１０】本発明のエッチング方法における一実施例を示す模式図である。
【図１１】本発明のエッチング方法における一実施例を示す模式図である。
【符号の説明】
１０：シリコン基板
１１：半導体層
１２：シリコン基板凹部
３０：エッチング部
８０、８１：エッチング種
８５：エッチング種雰囲気
Claims (8)
- 主表面と側壁とから構成される段差を有する半導体装置の段差の側壁を、エッチング種が一方向に加速されるように電界を印加し、前記一方向に対して一定の角度で交差する面に沿うように磁界を印加することでエッチングすることを特徴とする半導体装置のエッチング法。
- 前記磁界は、前記電界の印加方向に対して一定の角度で交差する面に沿うように印加方向が回転されてなり、前記エッチング種が、前記電界の印加方向に沿って螺旋運動する請求項１に記載の半導体装置のエッチング法。
- 前記電界が、前記半導体装置の主表面に垂直方向に印加され、前記磁界が、前記半導体装置の主表面に沿うように印加される請求項１に記載の半導体装置のエッチング法。
- 前記半導体装置が、複数の柱状突起から構成される複数の段差を有し、前記磁界は、隣接する柱状突起の間隔より大きい直径でエッチング種が螺旋運動するように印加される請求項１に記載の半導体装置のエッチング法。
- 主表面と側壁とから構成される段差を有する半導体装置上にエッチング種雰囲気を形成した後、主表面に対して一定の角度で交差する面に沿うように電界を印加することで、加速されたエッチング種で側壁をエッチングすることを特徴とする半導体装置のエッチング法。
- 前記電界が、前記半導体装置の主表面に対して水平方向でかつ回転させて印加される請求項５に記載の半導体装置のエッチング法。
- 前記半導体装置が、複数の柱状突起から構成される複数の段差を有する請求項５に記載の半導体装置の半導体装置のエッチング法。
- 主表面と側壁とから構成される段差を有する半導体装置上にエッチング種雰囲気を形成した後、所定の温度に加熱することで側壁をエッチングすることからなり、所定の温度が、エッチング種と側壁を構成する材料が反応しうる温度であることを特徴とする半導体装置のエッチング法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003207352A JP2005064035A (ja) | 2003-08-12 | 2003-08-12 | 半導体装置のエッチング法 |
| KR1020040061905A KR20050019015A (ko) | 2003-08-12 | 2004-08-06 | 반도체장치의 에칭방법 |
| US10/917,043 US20050037621A1 (en) | 2003-08-12 | 2004-08-11 | Etching method for semiconductor device |
| TW093124258A TWI239560B (en) | 2003-08-12 | 2004-08-12 | Etching method for semiconductor device |
| EP04254850A EP1511067A3 (en) | 2003-08-12 | 2004-08-12 | Etching method for semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003207352A JP2005064035A (ja) | 2003-08-12 | 2003-08-12 | 半導体装置のエッチング法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005064035A true JP2005064035A (ja) | 2005-03-10 |
Family
ID=34100713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003207352A Pending JP2005064035A (ja) | 2003-08-12 | 2003-08-12 | 半導体装置のエッチング法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20050037621A1 (ja) |
| EP (1) | EP1511067A3 (ja) |
| JP (1) | JP2005064035A (ja) |
| KR (1) | KR20050019015A (ja) |
| TW (1) | TWI239560B (ja) |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920014373A (ko) * | 1990-12-03 | 1992-07-30 | 제임스 조렙 드롱 | Vhf/uhf 공진 안테나 공급원을 사용하는 플라즈마 반응기 및 플라즈마를 발생시키는 방법 |
| KR970005035B1 (ko) * | 1992-03-31 | 1997-04-11 | 마쯔시다덴기산교 가부시기가이샤 | 플라즈마발생방법 및 그 장치 |
| KR100333220B1 (ko) * | 1994-05-13 | 2002-11-30 | 어플라이드 머티어리얼스, 인코포레이티드 | 자기적으로강화된다중용량성플라즈마발생장치및관련된방법 |
| JP3582287B2 (ja) * | 1997-03-26 | 2004-10-27 | 株式会社日立製作所 | エッチング装置 |
| WO1999009587A2 (en) * | 1997-08-13 | 1999-02-25 | Applied Materials, Inc. | Method of etching copper for semiconductor devices |
| EP1048064A1 (en) * | 1998-01-13 | 2000-11-02 | Applied Materials, Inc. | Etching methods for anisotropic platinum profile |
| JP4285853B2 (ja) * | 1999-09-08 | 2009-06-24 | 東京エレクトロン株式会社 | 処理方法 |
| US7033514B2 (en) * | 2001-08-27 | 2006-04-25 | Micron Technology, Inc. | Method and apparatus for micromachining using a magnetic field and plasma etching |
-
2003
- 2003-08-12 JP JP2003207352A patent/JP2005064035A/ja active Pending
-
2004
- 2004-08-06 KR KR1020040061905A patent/KR20050019015A/ko not_active Application Discontinuation
- 2004-08-11 US US10/917,043 patent/US20050037621A1/en not_active Abandoned
- 2004-08-12 EP EP04254850A patent/EP1511067A3/en not_active Withdrawn
- 2004-08-12 TW TW093124258A patent/TWI239560B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| EP1511067A3 (en) | 2005-08-31 |
| US20050037621A1 (en) | 2005-02-17 |
| TW200516660A (en) | 2005-05-16 |
| KR20050019015A (ko) | 2005-02-28 |
| TWI239560B (en) | 2005-09-11 |
| EP1511067A2 (en) | 2005-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9711529B2 (en) | 3D NAND device and fabrication method thereof | |
| TWI576995B (zh) | 非揮發性半導體記憶裝置及其製造方法 | |
| US8258034B2 (en) | Charge-trap based memory | |
| CN100573849C (zh) | 用于形成具有鳍状结构的半导体元件的方法 | |
| JP2020510313A (ja) | メモリデバイスおよび方法 | |
| CN109983577A (zh) | 用于三维存储器的具有多重划分的阶梯结构 | |
| JP2009238874A (ja) | 半導体メモリ及びその製造方法 | |
| TWI741696B (zh) | 立體記憶體元件中的階梯結構，以及用於形成立體記憶體元件中的階梯結構的方法 | |
| US9466606B2 (en) | Semiconductor storage device | |
| CN108231784A (zh) | 分栅闪速存储器单元中的选择栅极自对准图案化 | |
| US7494869B2 (en) | Semiconductor integrated circuit device and manufacturing method thereof | |
| JP2018014484A (ja) | 半導体記憶素子その他の素子およびその製造方法 | |
| TW200816493A (en) | Integrated circuit memory system employing silicon rich layers | |
| JP2004104125A (ja) | 不揮発性メモリ装置の製造方法 | |
| KR100660283B1 (ko) | 스플리트 게이트형 비휘발성 기억 장치 및 그 제조방법 | |
| US7368350B2 (en) | Memory cell arrays and methods for producing memory cell arrays | |
| US6168993B1 (en) | Process for fabricating a semiconductor device having a graded junction | |
| TW201316457A (zh) | 記憶體及其製作方法 | |
| CN112470276B (zh) | 带有具有梅花形状的沟道结构的三维存储器件 | |
| JP2005064035A (ja) | 半導体装置のエッチング法 | |
| JP2001332637A (ja) | 半導体記憶装置及びその製造方法 | |
| TW201913958A (zh) | 立體記憶體元件及其製作方法 | |
| TWI718222B (zh) | 非揮發性記憶體及其製造方法 | |
| JP2007149721A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR101859847B1 (ko) | 수직 집적 다층 전면-게이트 나노선 채널 기반의 디램 및 플래쉬 메모리의 선택적 동작이 가능한 융합 메모리 및 그 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070606 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071023 |