CN100573849C - 用于形成具有鳍状结构的半导体元件的方法 - Google Patents

用于形成具有鳍状结构的半导体元件的方法 Download PDF

Info

Publication number
CN100573849C
CN100573849C CNB2006100770539A CN200610077053A CN100573849C CN 100573849 C CN100573849 C CN 100573849C CN B2006100770539 A CNB2006100770539 A CN B2006100770539A CN 200610077053 A CN200610077053 A CN 200610077053A CN 100573849 C CN100573849 C CN 100573849C
Authority
CN
China
Prior art keywords
film
oxide
etching
grid
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006100770539A
Other languages
English (en)
Other versions
CN1992201A (zh
Inventor
金荣福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1992201A publication Critical patent/CN1992201A/zh
Application granted granted Critical
Publication of CN100573849C publication Critical patent/CN100573849C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种用于形成具有鳍状结构的半导体元件的方法。所述方法包括：(a)在硅基板的上形成元件隔离膜，以界定有源区域；(b)蚀刻形成栅极的区域的硅基板以形成沟槽；(c)选择性地蚀刻与沟槽两侧相邻的元件隔离膜，(d)在所产生的结构的整个表面的上形成栅极氧化膜；(e)在所产生的结构的整个表面的上沉积电极材料以形成一栅极电极；以及(f)在该栅极电极的侧壁的上形成栅极分隔物。

Description

用于形成具有鳍状结构的半导体元件的方法
技术领域
本发明总体涉及一种用于形成具有鳍状结构的半导体元件的方法，并且更明确地说，其涉及一种用于形成具有鳍状结构的半导体元件的方法，该方法包括利用凹形栅极掩模来蚀刻硅基板并且在具有双氧化膜结构的元件隔离膜的上执行选择性的蚀刻工艺。
背景技术
一种用于形成具有鳍状结构的半导体元件的公知的方法如下所述地被执行。
首先，元件隔离氧化膜形成在硅基板上，并且离子接着被注入到单元区域中，以形成阱。
有源区域的硅基板利用凹形栅极掩模而被蚀刻。
该元件隔离氧化膜利用鳍状掩模而被蚀刻。
栅极氧化膜形成在所产生的结构的整个表面上。
多晶硅层、硅化钨层以及硬式掩模氮化膜沉积在所产生的结构的整个表面的上，以形成栅极电极。
由于该元件隔离氧化膜是根据该公知的方法而利用鳍状掩模被过度蚀刻以形成鳍状结构，因此在伪(dummy)鳍状中的多晶硅会影响到有源存储节点，因而使得电气特性劣化。再者，由于该凹形栅极掩模以及鳍状掩模两者都被使用，因此其工艺是复杂的，因而精确度会劣化。
发明内容
本发明的各种实施例涉及提供一种用于形成具有鳍状结构的半导体元件的方法，该方法包括利用凹形栅极掩模来蚀刻硅基板，并且在具有双氧化膜结构的元件隔离膜的上以快速的氧化膜蚀刻速度以及慢速的氧化膜蚀刻速度来执行选择性的蚀刻工艺，由此简化该工艺并且最大化电流驱动的操作。
根据本发明的一个实施例，一种用于形成具有鳍状结构的半导体元件的方法包含(a)在硅基板的上形成元件隔离膜，以界定有源区域；(b)蚀刻该有源区域的形成栅极的区域的硅基板以形成沟槽；(c)选择性地蚀刻与该沟槽的两侧相邻的元件隔离膜；(d)在所产生的结构的整个表面的上形成栅极氧化膜；(e)在所产生的结构的整个表面的上沉积电极材料以形成栅极电极；以及(f)在该栅极电极的侧壁的上形成栅极分隔物。
附图说明
本发明的其它特点及优点将会在阅读以下的详细说明以及在参照附图之后变得明显，在该附图中：
图1是根据本发明的一个实施例，在形成具有鳍状结构的半导体元件的栅极线后的平面图；
图2至8b是描绘根据本发明的一个实施例的一种用于形成具有鳍状结构的半导体元件的方法的横截面图(在此，图2、3、4a、5a、6a、7及8a是在图1中所示的X轴方向上的横截面图，而图4b、5b、6b及8b是在图1中所示的Y轴方向上的横截面图)；以及
图9a与图9b是描绘根据本发明的另一实施例的一种用于形成具有鳍状结构的半导体元件的方法的图。
附图标记说明
100有源区域
110第一氧化膜
120第二氧化膜
130沟槽
140沟槽边界的第一氧化膜蚀刻部分
150沟槽边界的第二氧化膜蚀刻部分
160第二氧化膜的上方的蚀刻部分
170栅极氧化膜
180多晶硅层
190硅化钨层
200硬式掩模氮化膜
210选择性的热氧化膜
220栅极缓冲氧化膜
230栅极分隔物氮化膜
240圆形的沟槽
具体实施方式
本发明将会详细地参考附图加以描述。只要有可能的话，相同的参考标号将会贯穿附图被利用来指示相同或类似的元件。
请参照图2，一个用于在硅基板的上形成元件隔离膜的区域被蚀刻以界定有源区域100，并且第一氧化膜110以及第二氧化膜120依序地沉积在该区域上，以形成双氧化膜。
优选的是，第一氧化膜110以及第二氧化膜120的厚度范围是从300至
优选的是，第一氧化膜110包含具有快速的湿式蚀刻的速度的氧化膜，并且第二氧化膜120包含具有慢速的湿式蚀刻的速度的氧化膜。优选的是，该具有快速的湿式蚀刻的速度的氧化膜包含SOD(旋涂式电介质)氧化膜，而该具有慢速的湿式蚀刻的速度的氧化膜系包含HDP(高密度等离子体)氧化膜。
请参照图3，氧化膜125形成在有源区域100上。接着，离子被注入到单元区域的有源区域100中以形成阱。此外，离子被注入到周边的区域中以形成阱。氧化膜125被用来避免由该离子注入的工艺所导致对有源区域100的损害。优选的是，氧化膜125具有厚度范围是从30至
Figure C20061007705300052
请参照图4a与4b，该硅基板的有源区域100的形成栅极的区域利用凹形栅极掩模而被蚀刻，以形成沟槽130。
优选的是，用于形成沟槽130的蚀刻步骤是干式蚀刻的工艺。
如图4b中所示，形成沟槽130的蚀刻步骤优选的是被执行以露出第一氧化膜110，其具有范围从300至
Figure C20061007705300053
的蚀刻深度(亦即，移除一段厚度的材料)。
优选的是，沟槽130的底部具有正方形或是圆形的形状。
沟槽130的形成可扩大源极与漏极的长度。
请参照图5a与5b，选择性的湿式蚀刻的工艺在沟槽130的边界的元件隔离膜上执行，以形成鞍形(saddle)鳍状架构。
该鞍形鳍状结构指一种结构，其中有源区域在垂直于栅极线的方向(X轴方向)上具有凹形栅极结构，并且在栅极线方向(Y轴方向)上具有鳍状结构，该鳍状结构为栅极氧化膜以及栅极电极覆盖有源区域。
如图5b中所示，沟槽130的边界的第一氧化膜110选择性地通过湿式蚀刻的工艺来加以蚀刻(移除材料140)。
接着，第二氧化膜120相邻于第一氧化膜110的一个角通过湿式蚀刻的工艺而被蚀刻(移除材料150)。
如图5a与5b中所示，第二氧化膜120的上方的部分以及有源区域100的上方的氧化膜125亦通过湿式蚀刻的工艺而被蚀刻(移除材料160)预设的深度(亦即，移除预设的厚度)。
由于第一氧化膜110的湿式蚀刻的速度比第二氧化膜120的湿式蚀刻的速度快，所以第一氧化膜110比第二氧化膜120被蚀刻得多。其产生的结果是在图5b中所示的相邻于有源区域100的开口140。
优选的是，湿式蚀刻的工艺被执行以便蚀刻第一氧化膜11O以移除范围是从100至
Figure C20061007705300061
的厚度，并且蚀刻该第二氧化膜以移除范围是从20至的厚度。优选的是，湿式蚀刻的工艺在BOE或是HF溶液中进行。
请参照图6a与6b，栅极氧化膜170形成在所产生的结构的整个表面的上。
优选的是，栅极氧化膜170的厚度范围是从30至
Figure C20061007705300063
请参照图7，多晶硅层180、硅化钨层190以及硬式掩模氮化膜200依序地沉积在所产生的结构的整个表面的上，以形成栅极电极。
光致抗蚀剂图案形成在硬式掩模氮化膜200上，以蚀刻硬式掩模氮化膜200。接着，该光致抗蚀剂图案被移除，并且硅化钨层190以及多晶硅层180利用剩余的硬式掩模氮化膜200的图案作为掩模而被蚀刻。
当多晶硅层180被蚀刻时，该栅极氧化膜170维持范围从10至
Figure C20061007705300064
的厚度。
优选的是，多晶硅层180的厚度范围是从300至
Figure C20061007705300065
硅化钨层190的厚度范围是从200至
Figure C20061007705300066
并且硬式掩模氧化氮膜200的厚度范围是从300至
请参照图8a与8b，选择性的热氧化膜210形成在露出的多晶硅层180以及硅基板100的侧壁上。
优选的是，选择性的热氧化膜的厚度范围是从20至
Figure C20061007705300071
栅极缓冲氧化膜220以及栅极分隔物氮化膜230依序地沉积在所产生的结构的整个表面上，并且接着被蚀刻以形成栅极分隔物。
优选的是，栅极缓冲氧化膜220的厚度范围是从50至
Figure C20061007705300072
并且栅极分隔物氧化氮膜230的厚度范围是从50至
Figure C20061007705300073
图9a与图9b是描绘根据本发明的另一实施例的用于形成具有鳍状结构的半导体元件的方法的横截面图。图9a是在X轴方向上的横截面图，而图9b是在Y轴方向上的横截面图。
请参照图9a与9b，尽管其结构实质上是类似于参考图8a与8b所述的组件，但是沟槽130的底部具有圆形的形状240。
如上所述，在根据本发明的一个实施例的一种用于形成具有鳍状结构的半导体元件的方法中，硅基板利用凹形栅极掩模而被蚀刻，并且选择性的蚀刻工艺在具有双氧化膜结构的元件隔离膜的上进行，由此来简化工艺并且避免有源存储节点的劣化。于是，鳍状结构在改善的元件的电流驱动的操作下形成。
先前针对本发明的各种实施例的说明已经为了举例及说明的目的而被提供。其并非意欲全部列举出或是将本发明仅限于所揭露的明确的形式，而是依据上述的教示或是从本发明的实施都可以得到对其的修改与变化。因此，这些实施例被选择与描述以便于解释本发明的原理以及其实际的应用，以使得本领域的技术人员能够在各种的实施例中以及在适合所思及的特定用途的各种修改下利用本发明。

Claims (10)

1.一种用于形成具有鳍状结构的半导体元件的方法，所述方法包括：
(a)在硅基板的上形成元件隔离膜，以界定有源区域，其中所述元件隔离膜具有包含依序被沉积的第一氧化膜以及第二氧化膜的双氧化膜结构，所述第一氧化膜具有比所述第二氧化膜更快的湿式蚀刻的速度；
(b)蚀刻所述有源区域的一个形成栅极的区域的硅基板，以形成沟槽；
(c)根据在所述第一氧化膜以及第二氧化膜之间的蚀刻速度差，选择性地湿式蚀刻与所述沟槽的两侧相邻的元件隔离膜；
(d)在步骤(c)产生的结构的整个表面的上形成栅极氧化膜；
(e)在步骤(d)产生的结构的整个表面的上沉积电极材料，以形成栅极电极；以及
(f)在所述栅极电极的侧壁的上形成栅极分隔物。
2.根据权利要求1的方法，其中所述第一氧化膜以及第二氧化膜的厚度范围是从300至
Figure C2006100770530002C1
3.根据权利要求1的方法，其中所述第一氧化膜包含旋涂电介质氧化膜，并且所述第二氧化膜包含高密度等离子体氧化膜。
4.根据权利要求1的方法，其中步骤(b)的蚀刻是干式蚀刻的工艺，所述干式蚀刻的工艺被执行到范围从300至
Figure C2006100770530002C2
的深度处。
5.根据权利要求1的方法，其中所述沟槽的底部具有正方形或圆形的形状。
6.根据权利要求1的方法，其中步骤(c)的蚀刻被执行以蚀刻所述第一氧化膜来移除范围从100至
Figure C2006100770530002C3
的厚度，并且蚀刻所述第二氧化膜以移除范围从20至
Figure C2006100770530002C4
的厚度。
7.根据权利要求1的方法，其中步骤(c)的蚀刻在BOE或HF溶液中进行。
8.根据权利要求1的方法，其中所述栅极氧化膜的厚度范围是从30至
Figure C2006100770530002C5
9.根据权利要求1的方法，其在步骤(e)之后还包括形成选择性的热氧化膜，其中所述选择性的热氧化膜被形成在栅极电极的侧壁以及所述硅基板上。
10.根据权利要求9的方法，其中所述选择性的热氧化膜的厚度范围是从20至
Figure C2006100770530002C6
CNB2006100770539A 2005-12-30 2006-04-26 用于形成具有鳍状结构的半导体元件的方法 Expired - Fee Related CN100573849C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050135233A KR100720232B1 (ko) 2005-12-30 2005-12-30 핀 구조의 반도체 소자의 형성방법
KR135233/05 2005-12-30

Publications (2)

Publication Number Publication Date
CN1992201A CN1992201A (zh) 2007-07-04
CN100573849C true CN100573849C (zh) 2009-12-23

Family

ID=38214343

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100770539A Expired - Fee Related CN100573849C (zh) 2005-12-30 2006-04-26 用于形成具有鳍状结构的半导体元件的方法

Country Status (5)

Country Link
US (1) US7566621B2 (zh)
JP (1) JP2007184518A (zh)
KR (1) KR100720232B1 (zh)
CN (1) CN100573849C (zh)
TW (1) TWI317977B (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100577562B1 (ko) * 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
KR100799121B1 (ko) * 2005-12-22 2008-01-29 주식회사 하이닉스반도체 벌브 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100704475B1 (ko) * 2005-12-28 2007-04-09 주식회사 하이닉스반도체 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법
KR100838378B1 (ko) * 2006-09-29 2008-06-13 주식회사 하이닉스반도체 핀트랜지스터의 제조 방법
KR100762912B1 (ko) * 2006-09-30 2007-10-08 주식회사 하이닉스반도체 비대칭의 벌브형 리세스 게이트를 갖는 반도체 소자 및그의 제조방법
KR100968151B1 (ko) * 2008-05-06 2010-07-06 주식회사 하이닉스반도체 핀 구조의 채널을 갖는 반도체 소자 및 그 제조방법
KR101004482B1 (ko) * 2008-05-27 2010-12-31 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR101113794B1 (ko) 2008-08-04 2012-02-27 주식회사 하이닉스반도체 반도체 장치 제조 방법
KR101061321B1 (ko) * 2009-03-02 2011-08-31 주식회사 하이닉스반도체 융기된 랜딩 플러그 콘택을 갖는 새들 핀 트랜지스터 및 그형성 방법
US8552478B2 (en) * 2011-07-01 2013-10-08 Nanya Technology Corporation Corner transistor and method of fabricating the same
KR101595780B1 (ko) 2014-08-14 2016-02-19 경북대학교 산학협력단 GaN-Fin 구조 및 FinFET를 제조하는 방법 및 이러한 방법으로 제조된 GaN-Fin 구조를 사용하는 소자 및 FinFET
US9911806B2 (en) 2015-05-22 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Solvent-based oxidation on germanium and III-V compound semiconductor materials
TWI699885B (zh) 2016-03-22 2020-07-21 聯華電子股份有限公司 半導體結構與其製作方法
US10242882B2 (en) 2017-06-12 2019-03-26 International Business Machines Corporation Cyclic etch process to remove dummy gate oxide layer for fin field effect transistor fabrication
US11417369B2 (en) 2019-12-31 2022-08-16 Etron Technology, Inc. Semiconductor device structure with an underground interconnection embedded into a silicon substrate

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5372960A (en) * 1994-01-04 1994-12-13 Motorola, Inc. Method of fabricating an insulated gate semiconductor device
US5362665A (en) * 1994-02-14 1994-11-08 Industrial Technology Research Institute Method of making vertical DRAM cross point memory cell
US5518950A (en) * 1994-09-02 1996-05-21 Advanced Micro Devices, Inc. Spin-on-glass filled trench isolation method for semiconductor circuits
US5851928A (en) * 1995-11-27 1998-12-22 Motorola, Inc. Method of etching a semiconductor substrate
US6297128B1 (en) * 1999-01-29 2001-10-02 Vantis Corporation Process for manufacturing shallow trenches filled with dielectric material having low mechanical stress
KR100295782B1 (ko) * 1999-07-03 2001-07-12 윤종용 얕은 트렌치 소자분리 방법
JP4860022B2 (ja) * 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
KR100568854B1 (ko) * 2003-06-17 2006-04-10 삼성전자주식회사 반도체 메모리에서의 리세스 채널을 갖는 트랜지스터 형성방법
KR100517559B1 (ko) * 2003-06-27 2005-09-28 삼성전자주식회사 핀 전계효과 트랜지스터 및 그의 핀 형성방법
US7326619B2 (en) * 2003-08-20 2008-02-05 Samsung Electronics Co., Ltd. Method of manufacturing integrated circuit device including recessed channel transistor
KR100506460B1 (ko) 2003-10-31 2005-08-05 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
KR100577562B1 (ko) * 2004-02-05 2006-05-08 삼성전자주식회사 핀 트랜지스터 형성방법 및 그에 따른 구조
JP2006054431A (ja) * 2004-06-29 2006-02-23 Infineon Technologies Ag トランジスタ、メモリセルアレイ、および、トランジスタ製造方法
US7442609B2 (en) * 2004-09-10 2008-10-28 Infineon Technologies Ag Method of manufacturing a transistor and a method of forming a memory device with isolation trenches
US7189617B2 (en) * 2005-04-14 2007-03-13 Infineon Technologies Ag Manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor
DE102005047058B4 (de) * 2005-09-30 2009-09-24 Qimonda Ag Herstellungsverfahren für einen Graben-Transistor und entsprechender Graben-Transistor
US7402856B2 (en) * 2005-12-09 2008-07-22 Intel Corporation Non-planar microelectronic device having isolation element to mitigate fringe effects and method to fabricate same
US20090014810A1 (en) * 2007-06-26 2009-01-15 Eun-Jong Shin Method for fabricating shallow trench isolation and method for fabricating transistor

Also Published As

Publication number Publication date
US7566621B2 (en) 2009-07-28
KR100720232B1 (ko) 2007-05-23
TW200725745A (en) 2007-07-01
CN1992201A (zh) 2007-07-04
JP2007184518A (ja) 2007-07-19
US20070155148A1 (en) 2007-07-05
TWI317977B (en) 2009-12-01

Similar Documents

Publication Publication Date Title
CN100573849C (zh) 用于形成具有鳍状结构的半导体元件的方法
KR101038870B1 (ko) 연직의 유자형 트랜지스터를 구비하는 디램 셀
JP5041808B2 (ja) 並列フィン型電界効果トランジスタ（ＦｉｎＦＥＴ）の対を形成する方法
CN101952958B (zh) 包括鳍式晶体管的系统及装置以及其使用、制作及操作方法
KR101349989B1 (ko) 반도체 구조체
US9385132B2 (en) Arrays of recessed access devices, methods of forming recessed access gate constructions, and methods of forming isolation gate constructions in the fabrication of recessed access devices
US8101497B2 (en) Self-aligned trench formation
JP2005039270A (ja) メモリ素子およびその製造方法
JP2008066689A (ja) 半導体素子の製造方法
JP2008091924A (ja) 高電圧ｆｅｔ用ゲートエッチング方法
KR100852209B1 (ko) 반도체 소자 및 그 제조 방법.
JP2008091937A (ja) エピタキシャル層を利用するトランジスター構造及びその製造方法
KR102014437B1 (ko) 다원화된 측벽 산화막 구조를 갖는 반도체 장치 및 그 제조 방법
TW202147579A (zh) 三維記憶體元件中的階梯結構及其形成方法
US8110507B2 (en) Method for patterning an active region in a semiconductor device using a space patterning process
US7109091B2 (en) Method for processing a substrate to form a structure
JP2008294392A (ja) 半導体素子及びその製造方法
TWI491026B (zh) 高深寬比電路圖形暨其製作方法
JP4945931B2 (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
US8927425B1 (en) Self-aligned patterning technique for semiconductor device features
US10340222B2 (en) Stair contact structure, manufacturing method of stair contact structure, and memory structure
KR100611083B1 (ko) 모스 트랜지스터 및 그 제조 방법
JP2005197715A (ja) Ｓｒａｍデバイスの製造方法
CN1937208A (zh) 元件隔离结构的制造方法
KR101895686B1 (ko) 수직 집적 다층 전면-게이트 나노선 구조 기반의 커패시터리스 디램 및 그 제작 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091223

Termination date: 20160426