JP2005197715A - Ｓｒａｍデバイスの製造方法 - Google Patents

Ｓｒａｍデバイスの製造方法 Download PDF

Info

Publication number
JP2005197715A
JP2005197715A JP2004376949A JP2004376949A JP2005197715A JP 2005197715 A JP2005197715 A JP 2005197715A JP 2004376949 A JP2004376949 A JP 2004376949A JP 2004376949 A JP2004376949 A JP 2004376949A JP 2005197715 A JP2005197715 A JP 2005197715A
Authority
JP
Japan
Prior art keywords
substrate
conductive layer
region
forming
layer pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004376949A
Other languages
English (en)
Other versions
JP4056523B2 (ja
Inventor
Woo Kim Tae
タエ ウー キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
DB HiTek Co Ltd
Original Assignee
Dongbu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongbu Electronics Co Ltd filed Critical Dongbu Electronics Co Ltd
Publication of JP2005197715A publication Critical patent/JP2005197715A/ja
Application granted granted Critical
Publication of JP4056523B2 publication Critical patent/JP4056523B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Semiconductor Memories (AREA)

Abstract

【課題】 １ＴタイプのＳＲＡＭデバイスにおいて、接合ノードの領域を安定的に確保したＳＲＡＭデバイスを製造する。
【解決手段】 本発明は、半導体基板のセル領域に第１及び第２導電層パターンを形成すると共に、半導体基板の周辺領域に第３導電層パターンを形成する工程と、基板上に第１〜第３絶縁膜を順次重ねる工程と、基板の周辺領域だけを露出するように基板上に第１マスクを形成する工程と、露出した周辺領域における第１〜第３絶縁膜をエッチングして、第３導電層パターンの側壁に第３スペーサを形成する工程と、第１マスクを除去する工程と、第３絶縁膜を除去する工程と、基板のセル領域を露出するように基板上に第２マスクを形成する工程と、露出したセル領域における第２及び第３絶縁膜をエッチングして、第１及び第２導電層パターンの側壁にそれぞれ第１及び第２スペーサを形成する工程と、第２マスクを除去する工程とを備える。
【選択図】 図２Ｄ

Description

本発明はＳＲＡＭデバイスの製造方法に関し、より詳細には、１ＴタイプのＳＲＡＭデバイスにおいて接合ノード領域が安定的に確保されたＳＲＡＭデバイスを製造する方法に関する。
ＳＲＡＭデバイスの集積度を高くし、性能を更に高めるという要求を満たすために、最近、１つのキャパシタと１つのトランジスタで構成された１ＴタイプのＳＲＡＭ（スタティックランダムアクセスメモリ）デバイスが提案された。この１ＴタイプのＳＲＡＭデバイスを安定的に実現するための条件の１つは、トランジスタとキャパシタの間の領域、すなわち接合ノードの電気的特性を安定的に確保することである。
次に、図１Ａ〜１Ｃを参照して従来のＳＲＡＭデバイスを製造するための従来の方法について説明する。
図１Ａに示されるように、アクティブ領域を構成するように半導体基板１０１にデバイスアイソレート膜１０２を形成する。このようにする際に、アクティブ領域はセル領域と周辺領域（ペリ領域）とに分けられる。
基板１０１上の全面に酸化膜及び導電層を順次重ねる。次に、これら導電層及び酸化膜を選択的にパターン化する。こうしてキャパシタのためのゲート絶縁膜１０３ａ、ゲート電極パターン１０４ａ、誘電膜１０３ｂ及びキャパシタの上部電極パターン１０４をセル領域内に形成し、一方、周辺領域にトランジスタのためのゲート絶縁膜１０３ｃ及びゲート電極パターン１０４ｃを形成する。
次にゲート電極パターンに整合すべきアクティブ領域内に低濃度にドープされた領域ｎ-を形成するように、基板２０１にＬＤＤイオン打ち込み法を実施する。
その後図１Ｂに示すように、ゲート電極パターン及び上部電極パターンを含む基板２０１に第１絶縁膜１０５及び第２絶縁膜１０６を順次重ねる。ここで、第１絶縁膜１０５と第２絶縁膜１０６の厚みの合計は約１０００Åとなる。
セル領域内のゲート電極パターンの側壁及び周辺領域内の上部電極パターンの側壁にスペーサを形成するように、第２絶縁膜１０６及び第１絶縁膜１０５を異方性エッチングする。
次にスペーサに整合すべき基板１０１のアクティブ領域内に、高濃度にドープされた領域ｎ+を形成するよう、基板１０１にてソース／ドレインのイオン打ち込みを実施する。
しかしながら、上記のように製造された従来の１ＴタイプのＳＲＡＭデバイスのセル領域では、ゲート電極の側壁上のスペーサと上部電極の側壁上のスペーサとのギャップが狭いので、ソース領域とドレイン領域の間の中間部分、すなわち接合ノードを十分に設けることができない。
接合ノードの幅が狭い場合、キャパシタの容量も低下する。このようにキャパシタの性能が低下すれば、デバイスの信頼性及びスループットも低下する。
従って、本発明は従来技術の限界及び欠点に起因する１つ以上の問題を実質的に解消したＳＲＡＭデバイスを製造する方法に関する。
本発明の目的は、１ＴタイプのＳＲＡＭデバイスにおいて、接合ノードの領域を安定的に確保したＳＲＡＭデバイスを製造する方法を提供することにある。
上記目的を達成するため、本発明に係るＳＲＡＭデバイスを製造する方法は、半導体基板のセル領域に第１及び第２導電層パターンを形成すると共に、前記半導体基板の周辺領域に第３導電層パターンを形成する工程と、前記基板上にわたって第１から第３絶縁膜を順次重ねる工程と、前記基板の周辺領域だけを露出するように前記基板上にわたって第１マスクを形成する工程と、前記露出した周辺領域における第３から第１絶縁膜をエッチングすることにより、第３導電層パターンの側壁に第３スペーサを形成する工程と、前記第１マスクを除去する工程と、前記第３絶縁膜を除去する工程と、前記基板の前記セル領域を露出するように前記基板上にわたって第２マスクを形成する工程と、前記露出したセル領域における前記第２及び第３絶縁膜をエッチングすることによって、前記第１導電層パターン及び第２導電層パターンの側壁にそれぞれ第１及び第２スペーサを形成する工程と、前記第２マスクを除去する工程とを備える。
前記第１〜第３絶縁膜を、それぞれ１５０〜２５０Å、４５０〜５５０Å及び２５０〜３５０Åの厚みに形成することが好ましい。
前記第１及び第２導電層パターンは、それぞれトランジスタのゲート電極及びキャパシタの上部電極であることが好ましい。
ＳＲＡＭデバイスの製造において、セル領域のゲート電極及び上部電極の側壁に形成されるスペーサの幅と周辺領域のゲート電極の側壁に形成されるキャパシタの幅とを異なるように設定することにより、セル領域のトランジスタとキャパシタとの間の接合ノード領域を安定的に確保することができる。こうしてキャパシタの制限容量を安定的に維持でき、かつ最終的にデバイスの信頼性及びスループットを向上できる。
以下、添付図面を参照して本発明の好ましい実施例について詳細に説明する。図中、同一の番号は同一または同様の部品を示す。
次に図２Ａを参照する。半導体基板２０１のアクティブ領域を構成するようにＳＴＩ（シャロートレンチアイソレーション）技術または同様の技術により、半導体基板２０１のフィールド領域にデバイスアイソレーション膜２０２を形成する。この場合、第１の導電タイプ（ｎ-またはｐ-タイプ）の単結晶シリコン基板を半導体基板２０１として使用できる。このようにする場合に、半導体基板２０１はセル領域と周辺領域（ペリ領域）とに分けられる。
熱酸化または同様な方法により半導体基板２０１のアクティブ領域に酸化膜を形成する。オプションとして基板２０１の表面の下方にドーパントプロフィルを設けるよう、基板上で更にスレッショルド電圧を所望する値に調節するために基板にイオン打ち込みを行ってもよい。
その後、酸化膜にポリシリコン膜のような導電層をデポジットする。
導電層の上にフォトレジストをコーティングし、フォトレジストパターン（図示されず）を形成するよう、フォトレジスト上で露光及び現像を実施する。この場合、このフォトレジストパターンはセル領域における第１のゲート形成領域及び上部電極形成領域をカバーすると主に、周辺領域における第２ゲート形成領域をカバーする。
フォトレジストパターンをエッチングマスクとして使用し、基板２０１を露出するように導電層及び酸化膜をエッチングする。こうしてセル領域に第１導電層パターン２０４ａ及び第２導電層パターン２０４ｂが形成され、周辺領域に第３導電層パターン２０４ｃが形成される。この場合、第１導電層パターン２０４ａ及び第２導電層パターン２０４ｂはそれぞれゲート電極及び上部電極とすることができる。更に第３導電層パターン２０４ｃはゲート電極、または上部電極のいずれでもよい。
こうして第２導電層パターン２０４ｂと、酸化膜（誘電膜）２０３ｂと、下部電極としての基板２０１とは１つのキャパシタを構成できる。
基板のアクティブ領域内に低濃度でドープされた領域ｎ-を形成するように、基板２０１上で第２の導電タイプのＬＤＤイオン打ち込みを実施する。こうして、低濃度でドープされた領域ｎ-は第１〜第３導電層パターン２０４ａ〜２０４ｃと整合し、基板２０１上で急速熱処理または同様の処理を実施することにより、低濃度でドープされた領域ｎ-を活性化する。
図２Ｂに示されるように、第１導電層パターン２０４ａ〜第３導電層パターン２０４ｃを含む基板２０１に第１〜第３絶縁膜２０５〜２０７を順次重ねる。第１〜第３絶縁膜をそれぞれ１５０〜２５０Å、４５０〜５５０Å及び２５０〜３５０Åの厚みに形成することが好ましい。第１絶縁膜２０５及び第３絶縁膜２０７は酸化物から形成し、他方、第２絶縁膜２０６は窒化膜で形成することが好ましい。
図２Ｃに示すように、第３絶縁膜２０７にフォトレジストをコーティングする。基板２０１の周辺領域だけを露出させる第１のフォトレジストパターン２０８を形成するように露光及び現像を実行する。
第３導電層パターン２０４ｃ及び基板２０１の表面が露出するまで、異方エッチングの傾向を有するＲＩＥ（反応性イオンエッチング）により第３〜第１絶縁膜２０７〜２０５をエッチングする。こうして、第３導電層パターン２０４ｃの側壁に第３スペーサ２１３が設けられる。
図２Ｄに示されるように、第１のフォトレジストパターンを除去した後に、セル領域に残る第３絶縁膜２０７をウェットエッチングにより除去する。
その後、基板２０１の上にフォトレジストをコーティングし、基板２０１のセル領域だけを露出させる第２のフォトレジストパターン（図には示されず）を形成するように、フォトレジスト上で露光及び現像を実施する。
第１導電層パターン２０３ａ及び第２導電層パターン２０４ｂの側壁に第１スペーサ２１１及び第２スペーサ２１２を形成するように、露出したセル領域における第２絶縁膜２０６及び第１絶縁膜２０５をエッチングする。
すなわち第１スペーサ２１１及び第２スペーサ２１２の各々は残存第１絶縁膜２０５及び第２絶縁膜２０６を含むが、他方、第３スペーサ２１３は残存第１〜第３絶縁膜２０５〜２０７を含む。
従って、第１導電層パターン２０４ａと第２導電層パターン２０４ｂとの間のギャップ、すなわち接合ノードの幅を十分に設けることができる。
第２のフォトレジストパターンを除去した後に、第１スペーサ２１１〜第３スペーサ２１３に整合すべき基板２０１のアクティブ領域内に高濃度にドープされた領域ｎ+を形成するように、基板２０１にてソース／ドレインイオン打ち込みを実施する。
最後に、第１導電層パターン２０４ａ〜第３導電層パターン２０４ｃ及び高濃度にドープされた領域ｎ+の露出表面にサリサイド層（図には示されず）を形成するように基板上でサリサイド化を実施する。
従って、本発明ではセル領域におけるゲートまたは上部電極のスペーサの幅が周辺領域におけるゲート電極の幅よりも狭くなるので、セル領域におけるキャパシタとトランジスタとの間の接合ノードを安定的に確保できる。
従って、本発明はキャパシタの容量を安定的に維持し、よってデバイスの信頼性及びスループットを高めることができる。
当業者には本発明において種々の変形及び変更を行うことができることが明らかとなろう。従って、本発明は特許請求の範囲及びそれらの均等物の範囲内に入るこれら変形例及び変更例をカバーするものである。
従来技術によるＳＲＡＭデバイスを製造するための方法の一工程を示す断面図である。 従来技術によるＳＲＡＭデバイスを製造するための方法の一工程を示す断面図である。 従来技術によるＳＲＡＭデバイスを製造するための方法の一工程を示す断面図である。 本発明に係るＳＲＡＭデバイスを製造するための方法の一工程を示す断面図である。 本発明に係るＳＲＡＭデバイスを製造するための方法の一工程を示す断面図である。 本発明に係るＳＲＡＭデバイスを製造するための方法の一工程を示す断面図である。 本発明に係るＳＲＡＭデバイスを製造するための方法の一工程を示す断面図である。
符号の説明
２０１ 基板
２０２ アイソレート膜
２０３ 酸化膜
２０４ａ〜２０４ｃ 導電層パターン
２０５〜２０７ 絶縁膜
２０８ フォトレジストパターン
２１１、２１２、２１３ スペーサ

Claims (3)

  1. 半導体基板のセル領域に第１及び第２導電層パターンを形成すると共に、前記半導体基板の周辺領域に第３導電層パターンを形成する工程と、
    前記基板上にわたって第１〜第３絶縁膜を順次重ねる工程と、
    前記基板の周辺領域だけを露出するように前記基板上にわたって第１マスクを形成する工程と、
    前記露出した周辺領域における第３〜第１絶縁膜をエッチングすることにより、第３導電層パターンの側壁に第３スペーサを形成する工程と、
    前記第１マスクを除去する工程と、
    前記第３絶縁膜を除去する工程と、
    前記基板の前記セル領域を露出するように前記基板上にわたって第２マスクを形成する工程と、
    前記露出したセル領域における前記第２及び第３絶縁膜をエッチングすることによって、前記第１導電層パターン及び第２導電層パターンの側壁にそれぞれ第１及び第２スペーサを形成する工程と、
    前記第２マスクを除去する工程とを備えたことを特徴とする、ＳＲＡＭデバイスを製造する方法。
  2. 前記第１〜第３絶縁膜がそれぞれ１５０〜２５０Å、４５０〜５５０Å及び２５０〜３５０Åの厚みに形成されていることを特徴とする、請求項１記載の方法。
  3. 前記第１及び第２導電層パターンがそれぞれトランジスタのゲート電極及びキャパシタの上部電極であることを特徴とする、請求項１記載の方法。
JP2004376949A 2003-12-31 2004-12-27 Ｓｒａｍデバイスの製造方法 Expired - Fee Related JP4056523B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030101539A KR20050069437A (ko) 2003-12-31 2003-12-31 에스램 소자의 제조방법

Publications (2)

Publication Number Publication Date
JP2005197715A true JP2005197715A (ja) 2005-07-21
JP4056523B2 JP4056523B2 (ja) 2008-03-05

Family

ID=34737952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004376949A Expired - Fee Related JP4056523B2 (ja) 2003-12-31 2004-12-27 Ｓｒａｍデバイスの製造方法

Country Status (4)

Country Link
US (2) US7157318B2 (ja)
JP (1) JP4056523B2 (ja)
KR (1) KR20050069437A (ja)
DE (1) DE102004062956A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101347621B1 (ko) 2005-12-02 2014-01-10 라피스 세미컨덕터 가부시키가이샤 비휘발성 반도체 기억 장치 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105322013B (zh) 2014-07-17 2020-04-07 联华电子股份有限公司 半导体元件及其形成方法
US9324619B2 (en) * 2014-08-25 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
CN104979292A (zh) * 2015-05-15 2015-10-14 上海华力微电子有限公司 一种形成不同侧墙结构的方法
CN107749413B (zh) * 2017-10-18 2019-02-19 武汉新芯集成电路制造有限公司 一种提高存储单元区与控制电路区侧墙厚度差的方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5524004A (en) * 1993-04-02 1996-06-04 U.S. Philips Corporation Suspension for the optical head of a disc scanner with mechanical limiting of objective lens
US5810588A (en) * 1993-10-06 1998-09-22 Cohen; Yechiel Clamping device particularly useful for dental handpieces
JP2002141486A (ja) * 2000-10-30 2002-05-17 Nec Corp 半導体装置およびその製造方法
JP2004165317A (ja) * 2002-11-12 2004-06-10 Renesas Technology Corp 半導体装置およびその製造方法
TW200409244A (en) * 2002-11-29 2004-06-01 Nanya Technology Corp Method for forming metal silicide on source and drain
KR100479604B1 (ko) * 2003-03-21 2005-03-31 주식회사 하이닉스반도체 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101347621B1 (ko) 2005-12-02 2014-01-10 라피스 세미컨덕터 가부시키가이샤 비휘발성 반도체 기억 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7157318B2 (en) 2007-01-02
US7358575B2 (en) 2008-04-15
KR20050069437A (ko) 2005-07-05
US20070063356A1 (en) 2007-03-22
US20050151275A1 (en) 2005-07-14
JP4056523B2 (ja) 2008-03-05
DE102004062956A1 (de) 2005-09-15

Similar Documents

Publication Publication Date Title
KR100467020B1 (ko) 자기 정렬된 접합영역 콘택홀을 갖는 반도체 장치 및 그제조 방법
JP4074674B2 (ja) Ｄｒａｍの製造方法
JP2007329501A (ja) 半導体装置の自己整列コンタクト形成方法
JP5514400B2 (ja) エピタキシャル層を利用するトランジスター構造の製造方法
US8378395B2 (en) Methods of fabricating field effect transistors having protruded active regions
JP2004088100A (ja) 垂直デバイス・アレイおよび境界付きビット線コンタクトを有する組込みｄｒａｍの構造およびｄｒａｍを作成する方法
TWI582841B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
US7358575B2 (en) Method of fabricating SRAM device
KR100521371B1 (ko) 소노스형 비휘발성 메모리 및 그 제조 방법
KR100549269B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의 제조방법
JP2011066052A (ja) 半導体装置の製造方法および半導体装置
JP2004128188A (ja) 半導体装置の製造方法
JP2003060069A (ja) 二重ゲート酸化膜を有する半導体素子の製造方法
KR20060079271A (ko) 핀 구조 전계 트랜지스터의 제조방법
KR100526476B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의제조방법
JP2002299479A (ja) フラッシュｅ２ｐｒｏｍセルの活性領域に自己整合型フローティングゲートポリーを形成する方法
JPH10303393A (ja) 半導体装置の製造方法
KR100648797B1 (ko) 반도체 메모리 장치의 캐패시터 제조방법
TWI565006B (zh) 記憶元件的製造方法
TW202305879A (zh) 半導體結構的製造方法
KR960015526B1 (ko) 반도체장치 및 그 제조방법
JPH09321287A (ja) 半導体装置の製造方法
JP3597415B2 (ja) キャパシタを有する半導体メモリセルの製造方法
KR100398571B1 (ko) 복합 반도체 소자의 제조방법
KR100687849B1 (ko) 반도체 메모리 소자의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071107

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20071107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees