JP2008066689A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2008066689A
JP2008066689A JP2007002052A JP2007002052A JP2008066689A JP 2008066689 A JP2008066689 A JP 2008066689A JP 2007002052 A JP2007002052 A JP 2007002052A JP 2007002052 A JP2007002052 A JP 2007002052A JP 2008066689 A JP2008066689 A JP 2008066689A
Authority
JP
Japan
Prior art keywords
insulating film
forming
manufacturing
film
sacrificial insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007002052A
Other languages
English (en)
Inventor
Soo Jin Kim
守 鎭 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2008066689A publication Critical patent/JP2008066689A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】ゲートとゲート間の空間を誘電率の低い空気層で形成し、お互い隣接したゲートとゲート間の干渉キャパシタンスを減少させるための半導体素子の製造方法を提供すること。
【解決手段】フローティングゲート、誘電体膜、コントロールゲート、タングステンシリサイド膜及びハードマスク膜の積層構造からなるゲートが形成された半導体基板を提供する工程と、前記ゲートの間に前記ゲートより低い高さまで犠牲絶縁膜を形成する工程と、前記露出されたゲートの側壁にスペーサを形成するが、前記スペーサの間に前記犠牲絶縁膜の一部が露出される工程と、前記犠牲絶縁膜を除去して前記スペーサの下に空間を形成する工程と、前記スペーサ間の空間が塞がるように絶縁膜を形成して前記スペーサの下部の前記ゲート同士の間に空気層を形成する工程とを含む半導体素子の製造方法を提供する。
【選択図】 図１Ｇ

Description

本発明は、半導体素子の製造方法に係り、特にゲートとゲート間の干渉キャパシタンス(interference capacitance)を減少させるための半導体素子の製造方法に関する。
現在、ＮＡＮＤフラッシュメモリの製造方法において、素子の高集積化に伴い、単位アクティブ領域とフィールド領域が形成される空間は減少しつつある。したがって、狭いアクティブ空間内に、フローティングゲートを含んだ誘電体膜、コントロールゲートを形成することにより、ゲートとゲート間の距離が近くなって干渉キャパシタンスがますます問題視されている。
伝導体間の干渉キャパシタンス値は次式Ｃ＝ε×Ａ／ｄによって求めることができる。ここで、εは誘電率を示し、Ａは面積を示し、ｄは距離を示す。したがって、干渉キャパシタンス値を求める式によると、距離が近ければ近いほど、面積が増加すればするほど、誘電率が増加すればするほど、干渉キャパシタンス値Ｃは増加する。
また、ゲート間の距離が近くなると、ゲート間の干渉キャパシタンスが増加して素子の読取速度が減少する。
そこで、本発明は、かかる問題点を解決するために創案されたもので、その目的とするところは、ゲートとゲート間の空間を誘電率の低い空気層で形成し、お互い隣接したゲートとゲート間の干渉キャパシタンスを減少させるための半導体素子の製造方法を提供することにある。
上記課題を解決するために、本発明の一実施例に係る半導体素子の製造方法は、フローティングゲート、誘電体膜、コントロールゲート、タングステンシリサイド膜及びハードマスク膜の積層構造からなるゲートが形成された半導体基板を提供する工程と、
前記ゲートの間に前記ゲートより低い高さまで犠牲絶縁膜を形成する工程と、
前記露出されたゲートの側壁にスペーサを形成するが、前記スペーサの間に前記犠牲絶縁膜の一部が露出される工程と、
前記犠牲絶縁膜を除去して前記スペーサの下に空間を形成する工程と、
前記スペーサ間の空間が塞がるように絶縁膜を形成して前記スペーサの下部の前記ゲート同士の間に空気層を形成する工程と、
を含むことを特徴とするものである。
前記において、犠牲絶縁膜は、Ｏ２プラズマで除去することが可能な物質で形成する。
犠牲絶縁膜は、タングステンシリサイド側壁の一部または全体が露出されるように形成する。
犠牲絶縁膜は、アモルファス−カーボン、ＳＯＣ、ｉ−ラインフォトレジスト膜で形成する。
犠牲絶縁膜を形成する段階は、全体構造上に犠牲絶縁膜を形成した後、エッチバック工程で犠牲絶縁膜をエッチングしてゲートの間にのみ残留させながらゲートの上部側壁を露出させる。
スペーサは、犠牲絶縁膜とはエッチング選択比が異なる。
スペーサは、２００℃〜４００℃の温度でＰＥＣＶＤ方式を用いて絶縁膜としての酸化膜または窒化膜で形成する。
スペーサは、ドライエッチング工程で形成される。
スペーサ形成工程の際にゲートの上部に絶縁膜の一部が残留する。
犠牲絶縁膜は、Ｏ２プラズマを用いて除去する。
絶縁膜は、高温のファーネスを用いて酸化膜で形成する。
本発明の一実施例に係る半導体素子の製造方法は、伝導性ラインが所定のパターンで形成された半導体基板を提供する段階と、前記伝導性ライより低い高さまで犠牲絶縁膜を形成する段階と、前記犠牲絶縁膜の上部の前記伝導性ラインの側壁にスペーサを形成する段階と、前記犠牲絶縁膜を除去する段階と、前記スペーサの間の空間が塞がるように絶縁膜を形成して前記スペーサの下部の前記伝導性ライン同士の間に空気層を形成する段階とを含むことを特徴とする。
前記において、 犠牲絶縁膜は、Ｏ２プラズマで除去することが可能な物質で形成する。
犠牲絶縁膜は、タングステンシリサイド側壁の一部または全体が露出されるように形成する。
犠牲絶縁膜は、アモルファス−カーボン、ＳＯＣ、ｉ−ラインフォトレジスト膜で形成する。
犠牲絶縁膜を形成する段階は、全体構造の上部に犠牲絶縁膜を形成した後、エッチバック工程で犠牲絶縁膜をエッチングしてゲートの間にのみ残留させながらゲートの上部側壁を露出させる。
スペーサは、犠牲絶縁膜とはエッチング選択比が異なる。
スペーサは、２００℃〜４００℃の温度でＰＥＣＶＤ方式を用いて絶縁膜としての酸化膜または窒化膜で形成する。
スペーサは、ドライエッチング工程で形成される。
スペーサ形成工程の際に伝導性ラインの上部に絶縁膜の一部が残留する。
犠牲絶縁膜は、Ｏ２プラズマを用いて除去する。
絶縁膜は、高温のファーネスを用いて酸化膜で形成する。
上述した本発明に係る効果は、次のとおりである。
１）スペーサの下の空間を誘電率の低い空気層に形成することにより、互いに隣接したゲートとゲート間の干渉キャパシタンスを減少させることができる。
２）ゲートとゲート間の干渉キャパシタンスを減少させることにより、素子の読み取り速度を増加させることができる。
以下に添付図面を参照しながら、本発明の好適な実施例を詳細に説明する。
図１Ａ〜図１Ｇは本発明の一実施例に係る半導体素子の製造方法を説明するための断面図である。
図１Ａを参照すると、半導体基板１００上に多数のゲート１１４のような伝導性ラインを所定の間隔で形成する。例えば、素子分離膜が形成された半導体基板１００の上部にトンネル酸化膜１０２、フローティングゲート用第１ポリシリコン膜１０４、誘電体膜１０６、コントロールゲート用第２ポリシリコン膜１０８、タングステンシリサイド膜１１０及びハードマスク膜１１２を順次形成した後、露光及び現像工程によってハードマスク膜１１２、タングステンシリサイド膜１１０、第２ポリシリコン膜１０８、誘電体膜１０６及び第１ポリシリコン膜１０４を順次エッチングしてゲート１１４を形成することができる。
図１Ｂを参照すると、ゲート１１４をマスクとしてイオン注入工程を行い、半導体基板１００内にソース及びドレイン接合（図示せず）を形成した後、ゲート１１４とゲート１１４との間が埋め込まれるように全体構造の上部に犠牲絶縁膜１１６を形成する。この際、犠牲絶縁膜１１６は、Ｏ２プラズマを用いて除去することが可能な物質で形成することが好ましく、例えばアモルファスカーボン(amorphous carbon；ａ−Ｃ)、ＳＯＣ(Spin On Coating)、またはｉラインフォトレジスト膜で形成することができる。
図１Ｃを参照すると、犠牲絶縁膜１１６がゲート１１４同士の間にゲート１１４より低い高さで残留するように、犠牲絶縁膜１１６をエッチングする。この際、犠牲絶縁膜１１６は、エッチバック工程でエッチングすることができ、タングステンシリサイド膜１１０の側壁の一部または全部が露出される程度にエッチングすることが好ましい。これにより、ハードマスク１１２とタングステンシリサイド膜１１０の側壁の一部または全部が露出される。
図１Ｄを参照すると、全体構造の上部にスペーサ用第１絶縁膜１１８を形成する。この際、第１絶縁膜１１８は、犠牲絶縁膜１１６とはエッチング選択比の異なる物質で形成することが好ましく、２００℃〜４００℃の温度でＰＥＣＶＤ(Plasma Enhanced Chemical Vapor Deposition)方式を用いて酸化膜または窒化膜で形成することができる。
図１Ｅを参照すると、ドライエッチング工程で第１絶縁膜１１８をエッチングし、犠牲絶縁膜１１６より高く突出したゲート１１４の側壁にスペーサ１２０を形成する。一方、後続の犠牲絶縁膜除去過程において、ハードマスク１１２がエッチングされながらタングステンシリサイド層１１０が露出されることを防止するために、スペーサ１２０の形成のためのエッチング工程の際に、第１絶縁膜１１８がハードマスク１１２上に所定の厚さだけ残留するように第１絶縁膜１１８をエッチングすることもできる。一方、スペーサ１２０が形成されながらスペーサ１２０の間に犠牲絶縁膜１１６の一部が露出される。
図１Ｆを参照すると、スペーサ１２０の下部のゲート１１４同士の間に残留する犠牲絶縁膜１１６を除去する。これにより、スペーサ１２０の下部のゲート１１４の間に空間が形成される。この際、犠牲絶縁膜１１６は、Ｏ２プラズマを用いて除去する。犠牲絶縁膜１１６の除去工程の際に、スペーサー１２０はエッチング選択比の差異によって損失されない。
図１Ｇを参照すると、全体構造の上部に第２絶縁膜１２２を形成する。この際、第２絶縁膜１２２は５００℃〜９００℃の温度の高温のファーネスを用いて酸化膜で形成する。第２絶縁膜１２２の形成の際、スペーサ１２０の下の空間が第２絶縁膜１２２で埋め込まれる前に、スペーサ１２０の表面に第２絶縁膜１２２が形成されながらスペーサ１２０の間の空間が塞がるため、スペーサ１２０の下の区間には第２絶縁膜１２２が殆ど形成されない。したがって、スペーサ１２０の下部のゲート１１４同士の間には空気層ａが形成される。
上述したように、スペーサ１２０の下のゲート１１４間の空間を誘電率の低い空気層ａに形成することにより、互いに隣接したゲート１１４とゲート１１４間の干渉キャパシタンスを減少させることができる。
本発明の技術思想は前記好適な実施例によって具体的に述べられたが、これらの実施例は本発明を説明するためのもので、制限するものではないことに留意すべきである。また、本発明の属する技術分野における通常の知識を有する者であれば、本発明の技術思想の範囲内において多様な変形実施が可能であることを理解できるであろう。
本発明の一実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の一実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の一実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の一実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の一実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の一実施例に係る半導体素子の製造方法を説明するための断面図である。 本発明の一実施例に係る半導体素子の製造方法を説明するための断面図である。
符号の説明
１００ 半導体基板
１０２ トンネル酸化膜
１０４ 第１ポリシリコン膜
１０６ 誘電体膜
１０８ 第２ポリシリコン膜
１１０ タングステンシリサイド膜
１１２ ハードマスク膜
１１４ ゲート
１１６ 犠牲絶縁膜
１１８ 第１絶縁膜
１２０ スペーサ
１２２ 第２絶縁膜
ａ 空気層

Claims (13)

  1. フローティングゲート、誘電体膜、コントロールゲート、タングステンシリサイド膜及びハードマスク膜の積層構造からなるゲートが形成された半導体基板を提供する工程と、
    前記ゲートの間に前記ゲートより低い高さまで犠牲絶縁膜を形成する工程と、
    前記露出されたゲートの側壁にスペーサを形成するが、前記スペーサの間に前記犠牲絶縁膜の一部が露出される工程と、
    前記犠牲絶縁膜を除去して前記スペーサの下に空間を形成する工程と、
    前記スペーサ間の空間が塞がるように絶縁膜を形成して前記スペーサの下部の前記ゲート同士の間に空気層を形成する工程と、
    を含むことを特徴とする半導体素子の製造方法。
  2. 伝導性ラインが所定のパターンで形成された半導体基板を提供する工程と、
    前記伝導性ラインより低い高さまで犠牲絶縁膜を形成する工程と、
    前記犠牲絶縁膜の上部の前記伝導性ラインの側壁にスペーサを形成する工程と、
    前記犠牲絶縁膜を除去する工程と、
    前記スペーサの間の空間が塞がるように絶縁膜を形成して前記スペーサの下部の前記伝導性ライン同士の間に空気層を形成する工程と、
    を含むことを特徴とする半導体素子の製造方法。
  3. 前記犠牲絶縁膜は、Ｏ２プラズマで除去することが可能な物質で形成することを特徴とする請求項１または２に記載の半導体素子の製造方法。
  4. 前記犠牲絶縁膜は、前記タングステンシリサイド側壁の一部または全体が露出されるように形成することを特徴とする請求項１または２に記載の半導体素子の製造方法。
  5. 前記犠牲絶縁膜は、アモルファス−カーボン、ＳＯＣ、ｉ−ラインフォトレジスト膜で形成することを特徴とする請求項１または２に記載の半導体素子の製造方法。
  6. 前記犠牲絶縁膜を形成する工程は、
    全体構造上に前記犠牲絶縁膜を形成する工程と、
    エッチバック工程で前記犠牲絶縁膜をエッチングして前記ゲートの間にのみ残留させながら前記ゲートの上部側壁を露出させる工程と、
    をさらに含むことを特徴とする請求項１または２に記載の半導体素子の製造方法。
  7. 前記スペーサは、前記犠牲絶縁膜とはエッチング選択比が異なることを特徴とする請求項１または２に記載の半導体素子の製造方法。。
  8. 前記スペーサは、２００℃〜４００℃の温度でＰＥＣＶＤ方式を用いて絶縁膜としての酸化膜または窒化膜で形成することを特徴とする請求項１または２に記載の半導体素子の製造方法。
  9. 前記スペーサは、ドライエッチング工程で形成されることを特徴とする請求項１または２に記載の半導体素子の製造方法。
  10. 前記スペーサ形成工程の際に、前記ゲートの上部に前記絶縁膜の一部が残留することを特徴とする請求項１または８に記載の半導体素子の製造方法。
  11. 前記スペーサ形成工程の際に、前記伝導性ラインの上部に前記絶縁膜の一部が残留することを特徴とする請求項２または８に記載の半導体素子の製造方法。
  12. 前記犠牲絶縁膜は、Ｏ２プラズマを用いて除去することを特徴とする請求項１または２に記載の半導体素子の製造方法。
  13. 前記絶縁膜は、５００℃〜９００℃の温度の高温のファーネスを用いて酸化膜で形成することを特徴とする請求項１または２に記載の半導体素子の製造方法。
JP2007002052A 2006-09-06 2007-01-10 半導体素子の製造方法 Pending JP2008066689A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085737A KR100880310B1 (ko) 2006-09-06 2006-09-06 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
JP2008066689A true JP2008066689A (ja) 2008-03-21

Family

ID=39152197

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007002052A Pending JP2008066689A (ja) 2006-09-06 2007-01-10 半導体素子の製造方法

Country Status (4)

Country Link
US (1) US7704851B2 (ja)
JP (1) JP2008066689A (ja)
KR (1) KR100880310B1 (ja)
CN (1) CN100527385C (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027922A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体記憶装置及びその製造方法
JP2012178387A (ja) * 2011-02-25 2012-09-13 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8592272B2 (en) 2012-03-21 2013-11-26 Kabushiki Kaisha Toshiba Method of manufacturing non-volatile semiconductor memory device
US8809937B2 (en) 2011-09-01 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor devices including device isolation structures and method of forming the same

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436410B2 (en) * 2005-10-31 2013-05-07 Samsung Electronics Co., Ltd. Semiconductor devices comprising a plurality of gate structures
JP2008283095A (ja) * 2007-05-14 2008-11-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US7855139B2 (en) * 2007-05-29 2010-12-21 Sematech, Inc. Systems and methods for controlling the effective dielectric constant of materials used in a semiconductor device
KR101356695B1 (ko) * 2007-08-06 2014-01-29 삼성전자주식회사 반도체 소자의 제조 방법
KR100971411B1 (ko) 2008-05-21 2010-07-21 주식회사 하이닉스반도체 반도체 장치의 수직 채널 트랜지스터 형성 방법
JP2009302116A (ja) * 2008-06-10 2009-12-24 Toshiba Corp 半導体装置およびその製造方法
KR101002447B1 (ko) * 2008-12-04 2010-12-17 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20120000339A (ko) * 2010-06-25 2012-01-02 삼성전자주식회사 반도체 소자의 제조 방법
KR20120027906A (ko) * 2010-09-14 2012-03-22 삼성전자주식회사 반도체 소자 및 반도체 소자 제조 방법
KR101762661B1 (ko) 2010-09-17 2017-08-04 삼성전자주식회사 반도체 소자 제조 방법
KR101692364B1 (ko) * 2010-11-15 2017-01-05 삼성전자 주식회사 비휘발성 메모리 장치의 제조 방법 및 그에 의해 제조된 비휘발성 메모리 장치
KR101194895B1 (ko) 2011-02-07 2012-10-25 에스케이하이닉스 주식회사 반도체 메모리 소자 및 그 형성방법
KR101760662B1 (ko) 2011-02-09 2017-07-25 삼성전자 주식회사 비휘발성 메모리 장치의 제조 방법
KR20120124706A (ko) * 2011-05-04 2012-11-14 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US8575000B2 (en) 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
CN103165518B (zh) * 2011-12-08 2015-06-03 中芯国际集成电路制造(上海)有限公司 互连结构的制造方法
JP5485309B2 (ja) * 2012-01-30 2014-05-07 株式会社東芝 半導体装置及びその製造方法
CN102683263A (zh) * 2012-05-28 2012-09-19 上海华力微电子有限公司 栅极隔离结构制造方法、栅极隔离结构以及半导体器件
KR101986126B1 (ko) 2012-07-18 2019-06-05 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
CN103066014B (zh) * 2012-11-06 2017-11-07 上海集成电路研发中心有限公司 一种铜/空气隙的制备方法
US9190486B2 (en) * 2012-11-20 2015-11-17 Globalfoundries Inc. Integrated circuits and methods for fabricating integrated circuits with reduced parasitic capacitance
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
CN103050439B (zh) * 2012-12-19 2017-10-10 上海华虹宏力半导体制造有限公司 互连线结构及互连线结构的形成方法
KR102014950B1 (ko) * 2013-08-26 2019-08-28 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102059863B1 (ko) 2013-08-30 2019-12-30 삼성전자주식회사 반도체 소자 및 그 제조 방법
CN104752323B (zh) * 2013-12-27 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制备方法
US9997405B2 (en) 2014-09-30 2018-06-12 Lam Research Corporation Feature fill with nucleation inhibition
CN105990324A (zh) * 2015-02-15 2016-10-05 华邦电子股份有限公司 半导体元件及其制造方法
US20160314964A1 (en) 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US9728447B2 (en) * 2015-11-16 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-barrier deposition for air gap formation
CN109887915B (zh) * 2019-03-07 2020-12-04 上海华力微电子有限公司 闪存器件及其制造方法
TWI749678B (zh) * 2020-08-03 2021-12-11 力晶積成電子製造股份有限公司 記憶元件及其形成方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136686A (en) * 1997-07-18 2000-10-24 International Business Machines Corporation Fabrication of interconnects with two different thicknesses
US6495900B1 (en) * 1997-11-12 2002-12-17 Micron Technology, Inc. Insulator for electrical structure
US5869379A (en) * 1997-12-08 1999-02-09 Advanced Micro Devices, Inc. Method of forming air gap spacer for high performance MOSFETS'
JP2000124454A (ja) 1998-10-20 2000-04-28 Nec Corp 半導体装置及びその製造方法
US6395631B1 (en) * 1999-08-04 2002-05-28 Chartered Semiconductor Manufacturing Ltd. Low dielectric constant dielectric layer fabrication method employing hard mask layer delamination
US6238987B1 (en) * 1999-09-13 2001-05-29 United Microelectronics Corp. Method to reduce parasitic capacitance
KR100352909B1 (ko) * 2000-03-17 2002-09-16 삼성전자 주식회사 반도체소자의 자기정렬 콘택 구조체 형성방법 및 그에의해 형성된 자기정렬 콘택 구조체
US6890824B2 (en) * 2001-08-23 2005-05-10 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US7045849B2 (en) * 2003-05-21 2006-05-16 Sandisk Corporation Use of voids between elements in semiconductor structures for isolation
US6849546B1 (en) * 2003-11-04 2005-02-01 Taiwan Semiconductor Manufacturing Co. Method for improving interlevel dielectric gap filling over semiconductor structures having high aspect ratios
KR100538884B1 (ko) * 2004-03-30 2005-12-23 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
US7343150B2 (en) * 2004-06-30 2008-03-11 Avaya Technology Corp. Log-based ringtones

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010027922A (ja) * 2008-07-22 2010-02-04 Toshiba Corp 半導体記憶装置及びその製造方法
US8158479B2 (en) 2008-07-22 2012-04-17 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
US8581325B2 (en) 2008-07-22 2013-11-12 Kabushiki Kaisha Toshiba Semiconductor memory device and manufacturing method thereof
JP2012178387A (ja) * 2011-02-25 2012-09-13 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US9006815B2 (en) 2011-02-25 2015-04-14 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing the same
US8809937B2 (en) 2011-09-01 2014-08-19 Samsung Electronics Co., Ltd. Semiconductor devices including device isolation structures and method of forming the same
US9159737B2 (en) 2011-09-01 2015-10-13 Samsung Electronics Co., Ltd. Semiconductor devices including device isolation structures and method of forming the same
US8592272B2 (en) 2012-03-21 2013-11-26 Kabushiki Kaisha Toshiba Method of manufacturing non-volatile semiconductor memory device

Also Published As

Publication number Publication date
KR20080022380A (ko) 2008-03-11
CN100527385C (zh) 2009-08-12
CN101140903A (zh) 2008-03-12
KR100880310B1 (ko) 2009-01-28
US7704851B2 (en) 2010-04-27
US20080057666A1 (en) 2008-03-06

Similar Documents

Publication Publication Date Title
JP2008066689A (ja) 半導体素子の製造方法
JP2006303022A (ja) 半導体装置の製造方法
JP2008047921A (ja) フラッシュメモリ素子の製造方法｛Ｍｅｔｈｏｄｏｆｍａｎｕｆａｃｔｕｒｉｎｇａｆｌａｓｈｍｅｍｏｒｙｄｅｖｉｃｅ｝
CN106356374B (zh) 快闪存储器及其制作方法
JP2008277736A (ja) フラッシュメモリ素子の製造方法
JP2008270730A (ja) 半導体素子の微細パターン形成方法
JP2008091851A (ja) 半導体素子のハードマスクパターン形成方法
JP2009010326A (ja) フラッシュメモリ素子の製造方法
JP2010153458A (ja) 半導体装置の製造方法および半導体装置
JP2007180482A (ja) フラッシュメモリ素子の製造方法
KR100905827B1 (ko) 반도체 소자의 하드 마스크 패턴 형성방법
JP2009200460A (ja) 半導体素子およびその製造方法
JP2008098239A (ja) 半導体装置の製造方法
TWI582841B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
TWI282605B (en) Method of fabricating flash memory device
KR20120047600A (ko) 미세 패턴 형성 방법 및 반도체 소자의 제조 방법
JP2009289813A (ja) 不揮発性半導体記憶装置の製造方法
TW201630164A (zh) 隔離結構及具有其之非揮發性記憶體的製造方法
JP4916177B2 (ja) フラッシュメモリ素子のゲート形成方法
JP4391354B2 (ja) 側壁方式を用いたフラッシュメモリの形成方法
US7381652B2 (en) Method of manufacturing flash memory device
KR100894771B1 (ko) 플래시 메모리 소자의 제조 방법
JP2011165933A (ja) 半導体装置の製造方法
KR101002519B1 (ko) 플래쉬 메모리 소자의 제조 방법
TWI449085B (zh) 半導體元件的製程方法