JP4391354B2 - 側壁方式を用いたフラッシュメモリの形成方法 - Google Patents

側壁方式を用いたフラッシュメモリの形成方法 Download PDF

Info

Publication number
JP4391354B2
JP4391354B2 JP2004230210A JP2004230210A JP4391354B2 JP 4391354 B2 JP4391354 B2 JP 4391354B2 JP 2004230210 A JP2004230210 A JP 2004230210A JP 2004230210 A JP2004230210 A JP 2004230210A JP 4391354 B2 JP4391354 B2 JP 4391354B2
Authority
JP
Japan
Prior art keywords
forming
flash memory
floating gate
insulating film
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004230210A
Other languages
English (en)
Other versions
JP2005064503A (ja
Inventor
ヨン キム ジェ
Original Assignee
東部エレクトロニクス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東部エレクトロニクス株式会社 filed Critical 東部エレクトロニクス株式会社
Publication of JP2005064503A publication Critical patent/JP2005064503A/ja
Application granted granted Critical
Publication of JP4391354B2 publication Critical patent/JP4391354B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、側壁方式を用いたフラッシュメモリの形成方法に関し、特にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ、以下ＳＴＩ）を形成した基板上に絶縁膜を形成してパターニングして、シリコーンを蒸着してマスクなしにエッチングして絶縁膜の側壁にポーリ側壁を形成してフローティングゲートを形成して、ＣＳＤ（Ｃｅｌｌ Ｓｏｕｒｃｅ Ｄｒａｉｎ、以下ＣＳＤ）イオン注入後、ＯＮＯ（Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ、以下ＯＮＯ）を蒸着して、コントロールゲートとセレクトゲート用ポーリを蒸着した後、パターンニングしてコントロールゲート及びセレクトゲートを形成して、ＣＳＤイオン注入してフラッシュ素子を形成する方法に関する。
従来は、ＥＥＰＲＯＭトンネル酸化膜（ＥＴＯＸ）の構造を持つフラッシュメモリセルは素子分離膜が形成された半導体基板の活性領域上部に形成されてゲート酸化膜によって半導体基板と電気的に分離するフローティングゲート（Ｆｌｏａｔｉｎｇ Ｇａｔｅ）、フローティングゲートを含む全体上部に形成されて誘電体膜によってフローティングゲートと電気的に分離するコントロールゲート（Ｃｏｎｔｒｏｌ Ｇａｔｅ）、そしてフローティングゲート両側部の半導体基板にそれぞれ形成されたソース及びドレインで成り立って、前記素子分離膜はＳＴＩまたはＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）工程に形成される。
前記のような従来の技術はフローティングゲート形成の時フィールド（Ｆｉｅｌｄ）領域とモト（Ｍｏａｔ）領域の段差及びポリシリコン層の悪い反射（Ｂａｄ ｒｅｆｌｅｃｔｉｏｎ）特性のためＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）を用いてキャップ窒化マスク（Ｃａｐ Ｎｉｔｒｉｄｅ Ｍａｓｋ）を形成した後、ポリシリコンをエッチングしてフローティングゲートを形成する。これはキャップ窒化エッチング時ＣＤ（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ、以下 ＣＤ）制御の難しさがあり、過度なポーリロス（Ｐｏｌｙ Ｌｏｓｓ）が発生する。この為、後工程でのポリシリコンエッチング時に悪いプロファイル及びモトピット（Ｍｏａｔ Ｐｉｔ）などを誘発する問題点がある。
図１は、従来の技術に製造されたフラッシュ素子の構造で、フローティングゲート１をコントロールゲート２がくるんで、両側にセレクトゲート３が形成された構造である。一つのコントロールゲートが、二つのトランジスターを作動させるフラッシュ素子である。このような構造は、大きさが大きいという短所も持っている。
従って、本発明は前述した従来の問題点を解決するために案出されたものであり、フローティングゲートを形成するために絶縁膜を形成した後、トレンチを形成して、ポーリを蒸着した後、マスクなしに湿式蝕刻して絶縁膜のトレンチ領域の側壁にポーリ側壁を形成してフローティングゲートエッチング時キャップ用の窒化ハードマスク及びパターン工程を減らすことができるから生産単価を下げることができ、又、キャップ用の窒化ハードマスクを使わないからＣＤ制御が容易で、フローティングゲートエッチング時にモトピットを防止するだけではなく、側壁方式を用いてフローティングゲートを形成するからデバイス大きさを小さくすることができるフラッシュメモリの製造方法を提供することにその目的がある。
前記目的を達成するために、本発明の側壁方式を用いたフラッシュメモリの形成方法は、ＳＴＩを形成した基板上に絶縁膜を形成してパターニングして、ポリシリコンを蒸着してマスクなしにエッチングして絶縁膜側壁にポーリ側壁を形成する。
即ち、本発明の側壁方式を用いたフラッシュメモリの形成方法は、
基板上に酸化膜を形成する段階と、
前記基板全体に絶縁膜を蒸着し、前記基板上の絶縁膜をエッチングして、前記絶縁膜内にトレンチを形成する段階と；
前記絶縁膜と前記基板とを覆うように第１のポリシリコン層を堆積せしめる段階と；
前記第１のポリシリコン層をエッチングして、前記トレンチの側壁にフローティングゲートを形成する段階と；
前記絶縁膜をとり除く段階と；
第１のフォトレジストパターンを形成する段階と；
前記第１のフォトレジストパターンを用いて第１のイオン注入を行い、前記フローティングゲートに近接して、前記基板内に第１のソース／ドレイン領域を形成する段階と；
前記第１のフォトレジストパターンを取り除く段階と；
前記基板全体にＯＮＯ層を形成する段階と；
前記ＯＮＯ層を覆うように第２のポリシリコン層を堆積せしめる段階と；
前記第２のポリシリコン層をエッチングして、コントロールゲートと少なくとも一つのセレクトゲートを形成する段階と；
第２のフォトレジストパターンを形成する段階と；
前記第２のフォトレジストパターンを用いて第２のイオン注入を行い、前記セレクトゲートに近接して、前記基板内に第２のソース／ドレイン領域を形成する段階と；
を含むことを特徴とするものである。
本発明に係る側壁方式を用いたフラッシュメモリの形成方法は、フローティングゲートを絶縁体側壁を用いて形成することで、フローティングゲートエッチング時にキャップ用の窒化ハードマスク及びパターン工程を減らすことができるから、生産単価を下げることができ、又、キャップ用の窒化ハードマスクを使わないからＣＤ制御が容易で、フローティングゲートエッチング時にモトピットを防止することだけではなく、側壁方式を用いてフローティングゲートを形成するから、デバイスの大きさを小さくすることができる。
以下、本発明に係る好ましい実施形態を添付図面を参照しつつ詳細に説明する。
まず、図２は、ゲート酸化膜１０を形成した後、絶縁体１１を２０００乃至３０００Åの厚さで蒸着した後、パターンニングしてエッチングし、トレンチを形成する段階で、望ましくは２５００Åの厚さで蒸着する。
図３は、形成された前記トレンチにフローティングゲート用ポーリ（ポリシリコン）１２を約４０００乃至６０００Åの厚さで蒸着する段階で、望ましくは５０００Åの厚さで蒸着する。
図４は、蒸着された前記ポーリ１２をマスクなしに蝕刻して絶縁体の側壁にフローティングゲート１４用ポーリ側壁を形成する段階である。この時マスクがない状態で蝕刻をするようにすれば、蒸着されたポーリの位相のために、トレンチが形成された部分のポーリはトレンチがなく平たい部分より蝕刻速度が早いので、ポーリ側壁を形成することができる。
図５は、絶縁体１１をとり除いてポーリ側壁を残す段階で、残っているポーリは、後工程でフローティングゲート１４に利用される。
図６は、フォトレジスト１５を形成してパターニングしてフローティングゲートのソース及びドレイン形成１７のためのＣＳＤイオン注入１６する段階である。
図７は、前記フローティングゲート１４の上にＯＮＯ１８を蒸着する段階である。このとき、第１酸化膜は５０乃至１００Åを蒸着し、窒化膜は５０乃至１００Åを蒸着し、第２酸化膜は３００乃至４００Åを蒸着する。望ましくは、第１酸化膜は８０Å、窒化膜は８０Å、第２酸化膜は３５０Åの厚さで蒸着する。
図８は、コントロールゲート１９とセレクトゲート２０を形成するためのポーリを１５００乃至２５００Åの厚さ（望ましくは２０００Åの厚さで蒸着）に蒸着した後、パターンニングして、コントロールゲート１９とセレクトゲート２０とを形成する段階である。
図９は、セレクトゲート２０のソースとドレインを形成するためにＣＳＤイオン注入を再び行う段階で、フォトレジスト２１でマスクした後、セレクトゲート２０のソースとドレインを形成する。
図１０で、ＣＳＤイオン注入パターン２１をとり除けばフラッシュ素子が形成される。
従来技術によるフラッシュセルの構造断面図である。 本発明によるフラッシュメモリセルの製造方法の断面図である。 本発明によるフラッシュメモリセルの製造方法の断面図である。 本発明によるフラッシュメモリセルの製造方法の断面図である。 本発明によるフラッシュメモリセルの製造方法の断面図である。 本発明によるフラッシュメモリセルの製造方法の断面図である。 本発明によるフラッシュメモリセルの製造方法の断面図である。 本発明によるフラッシュメモリセルの製造方法の断面図である。 本発明によるフラッシュメモリセルの製造方法の断面図である。 本発明によるフラッシュメモリセルの製造方法の断面図である。
符号の説明
１１： 絶縁体
１４： フローティングゲート
１８： コントロールゲート
１９： コントロールゲート
２０： セレクトゲート

Claims (10)

  1. 基板上に酸化膜を形成する段階と、
    前記基板全体に絶縁膜を蒸着し、前記基板上の絶縁膜をエッチングして、前記絶縁膜内にトレンチを形成する段階と；
    前記絶縁膜と前記基板とを覆うように第１のポリシリコン層を堆積せしめる段階と；
    前記第１のポリシリコン層をエッチングして、前記トレンチの側壁にフローティングゲートを形成する段階と；
    前記絶縁膜をとり除く段階と；
    第１のフォトレジストパターンを形成する段階と；
    前記第１のフォトレジストパターンを用いて第１のイオン注入を行い、前記フローティングゲートに近接して、前記基板内に第１のソース／ドレイン領域を形成する段階と；
    前記第１のフォトレジストパターンを取り除く段階と；
    前記基板全体にＯＮＯ層を形成する段階と；
    前記ＯＮＯ層を覆うように第２のポリシリコン層を堆積せしめる段階と；
    前記第２のポリシリコン層をエッチングして、コントロールゲートと少なくとも一つのセレクトゲートを形成する段階と；
    第２のフォトレジストパターンを形成する段階と；
    前記第２のフォトレジストパターンを用いて第２のイオン注入を行い、前記セレクトゲートに近接して、前記基板内に第２のソース／ドレイン領域を形成する段階と；
    を含むことを特徴とするフラッシュメモリの形成方法。
  2. 前記絶縁膜を２０００乃至３０００Åの厚さで蒸着することを特徴とする請求項１に記載のフラッシュメモリの形成方法。
  3. 前記第１のポリシリコン層を４０００乃至６０００Åの厚さで蒸着することを特徴とする請求項１に記載のフラッシュメモリの形成方法。
  4. 前記第１のポリシリコン層はマスクパターンなしにエッチングされ、前記フローティングゲートを形成することを特徴とする請求項１に記載のフラッシュメモリの形成方法。
  5. 前記フローティングゲートを形成した後、前記絶縁膜は湿式蝕刻でとり除かれることを特徴とする請求項１に記載のフラッシュメモリの形成方法。
  6. 前記第１のイオン注入は、前記フローティングゲートが形成された後に行われることを特徴とする請求項１に記載のフラッシュメモリの形成方法。
  7. 前記ＯＮＯ層は、第１酸化膜が５０乃至１００Å、窒化膜が５０乃至１００Å、第２酸化膜が３００乃至４００Åの厚さであることを特徴とする請求項１に記載のフラッシュメモリの形成方法。
  8. 前記第２のポリシリコン層は、１５００乃至２５００Åの厚さで蒸着されることを特徴とする請求項１に記載のフラッシュメモリの形成方法。
  9. 前記第２のポリシリコン層をエッチングする際、前記コントロールゲート及びセレクトゲートが、同時に形成されることを特徴とする請求項１に記載のフラッシュメモリの形成方法。
  10. 請求項１に記載の方法で形成されたフローティングゲートを含むことを特徴とするフラッシュメモリ。
JP2004230210A 2003-08-08 2004-08-06 側壁方式を用いたフラッシュメモリの形成方法 Expired - Fee Related JP4391354B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030054837A KR100559994B1 (ko) 2003-08-08 2003-08-08 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법

Publications (2)

Publication Number Publication Date
JP2005064503A JP2005064503A (ja) 2005-03-10
JP4391354B2 true JP4391354B2 (ja) 2009-12-24

Family

ID=34114301

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004230210A Expired - Fee Related JP4391354B2 (ja) 2003-08-08 2004-08-06 側壁方式を用いたフラッシュメモリの形成方法

Country Status (3)

Country Link
US (2) US20050029580A1 (ja)
JP (1) JP4391354B2 (ja)
KR (1) KR100559994B1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255017B (en) * 2005-02-04 2006-05-11 Powerchip Semiconductor Corp Flash memory and fabricating method thereof
KR100827441B1 (ko) * 2006-10-12 2008-05-06 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
KR100940666B1 (ko) * 2007-11-29 2010-02-05 주식회사 동부하이텍 플래시 메모리 소자 및 그 제조 방법
CN101800226B (zh) * 2010-03-12 2014-02-19 上海宏力半导体制造有限公司 多晶硅存储器
CN102738058B (zh) * 2011-04-01 2014-08-27 无锡华润上华半导体有限公司 有源区的形成方法和sti沟槽的形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997367A (en) * 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
FR2616576B1 (fr) 1987-06-12 1992-09-18 Commissariat Energie Atomique Cellule de memoire eprom et son procede de fabrication
US5910912A (en) 1992-10-30 1999-06-08 International Business Machines Corporation Flash EEPROM with dual-sidewall gate
JPH07130884A (ja) 1993-10-29 1995-05-19 Oki Electric Ind Co Ltd 不揮発性半導体メモリの製造方法
KR0172273B1 (ko) * 1995-06-24 1999-02-01 김주용 플래쉬 메모리 셀의 제조방법
US6261903B1 (en) * 1998-05-14 2001-07-17 Mosel Vitelic, Inc. Floating gate method and device
US6093945A (en) * 1998-07-09 2000-07-25 Windbond Electronics Corp. Split gate flash memory with minimum over-erase problem
TW405265B (en) * 1999-01-30 2000-09-11 United Microelectronics Corp Flash memory structure and its manufacture method
KR100282454B1 (ko) * 1999-03-19 2001-02-15 김영환 트랜지스터의 구조 및 제조 방법
JP2001035943A (ja) * 1999-07-23 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP2002190536A (ja) 2000-10-13 2002-07-05 Innotech Corp 半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法
US6605506B2 (en) * 2001-01-29 2003-08-12 Silicon-Based Technology Corp. Method of fabricating a scalable stacked-gate flash memory device and its high-density memory arrays
TW480680B (en) * 2001-04-03 2002-03-21 Nanya Technology Corp Method for producing self-aligned separated gate-type flash memory cell
KR20020093223A (ko) * 2001-06-07 2002-12-16 삼성전자 주식회사 비휘발성 메모리 소자 및 그 제조방법
JP4424886B2 (ja) 2002-03-20 2010-03-03 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及びその製造方法
US6706592B2 (en) * 2002-05-14 2004-03-16 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor array of non-volatile memory cells
KR100435261B1 (ko) * 2002-08-07 2004-06-11 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리소자의 제조방법
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
US6875660B2 (en) * 2003-02-26 2005-04-05 Powerchip Semiconductor Corp. Method of manufacturing high coupling ratio flash memory having sidewall spacer floating gate electrode
US6635533B1 (en) * 2003-03-27 2003-10-21 Powerchip Semiconductor Corp. Method of fabricating flash memory

Also Published As

Publication number Publication date
US20050029580A1 (en) 2005-02-10
US7473601B2 (en) 2009-01-06
KR100559994B1 (ko) 2006-03-13
KR20050017121A (ko) 2005-02-22
US20070243681A1 (en) 2007-10-18
JP2005064503A (ja) 2005-03-10

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US7629213B2 (en) Method of manufacturing flash memory device with void between gate patterns
GB2366911A (en) EEPROM devices having isolation region self aligned to floating gate
US6130168A (en) Using ONO as hard mask to reduce STI oxide loss on low voltage device in flash or EPROM process
JP2006196843A (ja) 半導体装置およびその製造方法
KR101572482B1 (ko) 플래시 메모리 소자의 제조방법
KR100268894B1 (ko) 플래쉬 메모리 소자의 제조방법
JP4391354B2 (ja) 側壁方式を用いたフラッシュメモリの形成方法
JP2004039734A (ja) 素子分離膜の形成方法
KR101001466B1 (ko) 비휘발성 메모리 소자의 제조 방법
US6953973B2 (en) Self-aligned trench isolation method and semiconductor device fabricated using the same
KR100880341B1 (ko) 플래시 메모리 소자의 소자 분리막 형성 방법
JP4916177B2 (ja) フラッシュメモリ素子のゲート形成方法
JP2005513800A (ja) 不揮発性メモリセルの製造
KR100526476B1 (ko) 스플릿 게이트형 플래쉬 메모리 소자의제조방법
US7521320B2 (en) Flash memory device and method of manufacturing the same
KR100554835B1 (ko) 플래시 소자의 제조 방법
KR20020077013A (ko) 플래시 ｅ２ｐｒｏｍ 셀에 대한 활성 영역에 자체 정렬된플로팅 게이트 폴리를 형성하는 방법
KR100639467B1 (ko) 플래시 메모리 소자의 소자 분리 영역 형성 방법
KR20080000785A (ko) 낸드 플래시 메모리 소자의 제조 방법
KR100317491B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100353535B1 (ko) 트렌치를 이용한 플래쉬 메모리소자 및 그의 제조방법
KR100575361B1 (ko) 플래시 게이트 및 고전압 게이트 형성 방법
KR100751685B1 (ko) 게이트 형성 방법
KR101132722B1 (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080501

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091007

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121016

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131016

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees