KR20050017121A - 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법 - Google Patents

측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법

Info

Publication number
KR20050017121A
KR20050017121A KR1020030054837A KR20030054837A KR20050017121A KR 20050017121 A KR20050017121 A KR 20050017121A KR 1020030054837 A KR1020030054837 A KR 1020030054837A KR 20030054837 A KR20030054837 A KR 20030054837A KR 20050017121 A KR20050017121 A KR 20050017121A
Authority
KR
South Korea
Prior art keywords
floating gate
poly
gate
sidewall
flash memory
Prior art date
Application number
KR1020030054837A
Other languages
English (en)
Other versions
KR100559994B1 (ko
Inventor
김재영
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR1020030054837A priority Critical patent/KR100559994B1/ko
Priority to JP2004230210A priority patent/JP4391354B2/ja
Priority to US10/913,474 priority patent/US20050029580A1/en
Publication of KR20050017121A publication Critical patent/KR20050017121A/ko
Application granted granted Critical
Publication of KR100559994B1 publication Critical patent/KR100559994B1/ko
Priority to US11/766,758 priority patent/US7473601B2/en

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 플로팅 게이트와 싱글 바디 컨트롤 게이트 및 설렉트 게이트를 포함하는 플래시 메모리 소자를 제조하는 방법에 관한 것이다.
본 발명의 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법은 STI가 형성된 기판위에 절연막을 형성하고 에치하는 단계; 플로팅 게이트용 폴리를 증착하는 단계; 패턴없이 폴리를 에치하여 폴리 측벽을 형성하는 단계; 절연막을 습식 식각하는 단계; 패턴하여 CSD 이온주입 단계; 패턴을 제거하고 ONO를 증착하는 단계; 폴리를 증착하고 컨트롤 게이트 및 설렉트 게이트를 에치하는 단계 및 CSD 이온주입하는 단계로 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트는 플로팅 게이트 에치시 캡용 질화 하드 마스크 및 패턴 공정을 줄일 수 있기 때문에 생산 단가를 낮출 수 있고, 캡용 질화 하드 마스크를 사용하지 않기 때문에 CD 제어가 용이하고, 플로팅 게이트 에치시 모트 핏을 방지할 수 있을 뿐만 아니라 측벽 방식을 이용하여 플로팅 게이트를 형성하기 때문에 디바이스 크기를 줄일 수 있는 장점이 있다.

Description

측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법{Method for forming floating gate of flash memory using sidewall process}
본 발명은 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법에 관한 것으로, 보다 자세하게는 STI(Shallow Trench Isolation, 이하 STI)를 형성한 기판상에 절연막을 형성하여 패터닝하고, 실리콘을 증착하여 마스크없이 에치하여 절연막 측벽에 폴리 측벽을 형성하여 플로팅 게이트를 형성하고, CSD(Cell Source Drain, 이하 CSD) 이온주입 후, ONO(Oxide Nitride Oxide, 이하 ONO)를 증착하고, 컨트롤 게이트와 설렉트 게이트용 폴리를 증착한 후 패턴하여 컨트롤 게이트 및 설렉트 게이트를 형성하고, CSD 이온주입하여 플래시 소자를 형성하는 것에 관한 것이다.
종래에는, 이이피롬 터널산화막(ETOX) 구조를 갖는 플래쉬 메모리 셀은 소자분리막이 형성된 반도체 기판의 활성 영역 상부에 형성되며 게이트 산화막에 의해 반도체 기판과 전기적으로 분리되는 플로팅 게이트(Floating Gate), 플로팅 게이트를 포함하는 전체 상부에 형성되며 유전체막에 의해 플로팅 게이트와 전기적으로 분리되는 콘트롤 게이트(Control Gate), 그리고 플로팅 게이트 양측부의 반도체 기판에 각각 형성된 소오스 및 드레인으로 이루어지며, 상기 소자분리막은 STI(Shallow Trench Isolation) 또는 LOCOS(Local Oxidation of Silicon) 공정으로 형성된다.
그러나, 상기와 같은 종래의 기술은 플로팅 게이트 형성시 필드(Field) 지역과 모트(Moat) 지역의 단차 및 폴리 층의 나쁜 반사(Bad reflection) 특성 때문에 Barc(Bottom Anti Reflective Coating)를 이용하여 캡 질화 마스크(Cap Nitride Mask)를 형성한 후 폴리 에치를 진행하여 플로팅 게이트를 형성하게 된다. 이는 캡 질화 에치시 CD(Critical Dimension, 이하 CD) 제어의 어려움이 있으며, 과도한 폴리 로스(Poly Loss)가 발생하여 이후 진행되는 폴리 에치시 나쁜 프로파일 및 모트 핏(Moat Pit)등을 유발하는 문제점이 있다.
도 1은 종래의 기술로 제조된 플래시 소자의 구조로, 플로팅 게이트(1)를 컨트롤 게이트(2)가 완전히 감싸고, 양 옆 라인에 설렉트 게이트(3)가 형성된 구조로 하나의 컨트롤 게이트 바디(Body)당 두 개의 트랜지스터가 작동하는 플래시 소자이다. 이러한 구조는 셀 소자의 크기가 크다는 단점도 가지고 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 플로팅 게이트를 형성하기 위하여 절연막을 형성한 후 트렌치를 형성하고, 폴리를 증착한 후 마스크 없이 습식 식각하여 절연막의 트렌치 영역의 측벽에 폴리 측벽을 형성하여 플로팅 게이트 에치시 캡용 질화 하드 마스크 및 패턴 공정을 줄일 수 있기 때문에 생산 단가를 낮출 수 있고, 캡용 질화 하드 마스크를 사용하지 않기 때문에 CD 제어가 용이하고, 플로팅 게이트 에치시 모트 핏을 방지 할 수 있을 뿐만 아니라 측벽 방식을 이용하여 플로팅 게이트를 형성하기 때문에 디바이스 크기를 줄일 수 있는 플래시 메모리 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 STI가 형성된 기판 위에 절연막을 형성하고 에치하는 단계; 플로팅 게이트용 폴리를 증착하는 단계; 패턴없이 폴리를 에치하여 폴리 측벽을 형성하는 단계; 절연막을 습식 식각하는 단계; 패턴하여 CSD 이온주입 단계; 패턴을 제거하고 ONO를 증착하는 단계; 폴리를 증착하고 컨트롤 게이트 및 설렉트 게이트를 에치하는 단계 및 CSD 이온주입하는 단계로 이루어진 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법에 의해 달성된다.
이하 도면을 참조하여 본 발명에 대하여 상세히 설명한다.
먼저, 도 2는 게이트 산화막(10)을 형성한 후, 절연체(11)를 2000 내지 3000Å의 두께로 증착한 후 패턴하고 에치하여 트렌치를 형성하는 단계이고, 바람직하게는 2500Å의 두께로 증착한다.
다음, 도 3은 형성된 상기 트렌치에 플로팅 게이트용 폴리(12)를 약 4000 내지 6000Å의 두께로 증착하는 단계이고, 바람직하게는 5000Å의 두께로 증착한다.
다음, 도 4는 증착된 상기 폴리(12)를 마스크 없이 식각하여 절연체의 측벽에 플로팅 게이트(14)용 폴리 측벽을 형성하는 단계이다. 이때 마스크가 없는 상태에서 식각을 하게 되면 증착된 폴리의 위상차에 의해 트렌치가 형성된 부분의 폴리는 트렌치가 없이 평평한 부분보다 식각 속도가 더 빠르므로 인하여 폴리 측벽을 형성하게 된다.
다음, 도 5는 절연체를 제거하고 폴리 측벽을 남기는 단계로, 남아 있는 폴리는 이후 공정에서 플로팅 게이트(14)로 이용된다
다음, 도 6은 포토레지스트(15)를 형성하고 패턴하여 플로팅 게이트의 소오스 및 드레인 형성(17)을 위한 CSD 이온주입(16)하는 단계이다.
다음, 도 7은 상기 플로팅 게이트(14) 위에 ONO(18)를 증착하는 단계이다. 이때 제1산화막은 50 내지 100Å를 증착하고 질화막은 50 내지 100Å를 증착, 제2산화막은 300 내지 400Å를 증착한다. 바람직하게는 제1산화막은 80Å, 질화막은 80Å, 제2산화막은 350Å의 두께로 증착한다.
다음, 도8은 컨트롤 게이트(19)와 설렉트 게이트(20)를 형성하기 위한 폴리를 1500 내지 2500Å의 두께(바람직하게는 2000Å의 두께로 증착)로 증착한 후, 패턴하여 컨트롤 게이트와 설렉트 게이트를 에치하여 형성하는 단계이다.
다음, 도9는 설렉트 게이트의 소오스와 드레인을 형성하기 위해 CSD 이온주입를 재진행하는 단계로, 포토레지스트로 마스크한 후 설렉트 게이트의 소오스와 드레인을 형성한다.
다음, 도10은 CSD 이온주입 패턴을 제거하면 플래시 소자가 형성되는 단계이다.
따라서, 본 발명의 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법은 플로팅 게이트를 절연체 측벽을 이용하여 형성하므로써 플로팅 게이트 에치 시 캡용 질화 하드 마스크 및 패턴 공정을 줄 일 수 있기 때문에 생산 단가를 낮출 수 있고, 캡용 질화 하드 마스크를 사용하지 않기 때문에 CD 제어가 용이하고, 플로팅 게이트 에치 시 모트 핏를 방지 할 수 있을 뿐만 아니라 측벽 방식을 이용하여 플로팅 게이트를 형성하기 때문에 디바이스 크기를 줄일 수 있는 효과가 있다.
도 1은 종래기술에 의한 플래시 셀의 구조 단면도.
도 2 내지 도 10은 본 발명에 의한 플래시 셀의 제조 방법의 단면도.
<도면의 주요부분에 대한 부호의 설명>
11 : 절연체 14 : 플로팅 게이트
18 : ONO 19 : 컨트롤 게이트
20 : 설렉트 게이트

Claims (11)

  1. 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법에 있어서,
    STI가 형성된 기판위에 절연막을 증착하고 에치하는 단계;
    플로팅 게이트용 폴리를 증착하는 단계;
    상기 플로팅 게이트용 폴리를 에치하여 폴리 측벽을 형성하는 단계;
    상기 절연막을 제거하는 단계;
    패턴하여 플로팅 게이트용 CSD 이온주입하는 단계;
    상기 패턴을 제거하고 ONO를 증착하는 단계;
    컨트롤 게이트 및 설렉트 게이트용 폴리를 증착하는 단계;
    상기 컨트롤 게이트 및 설렉트 게이트를 에치하는 단계 및
    설렉트 게이트용 CSD 이온주입하는 단계
    를 포함하는 것을 특징으로 하는 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법.
  2. 제1항에 있어서,
    상기 절연막을 2000 내지 3000Å의 두께로 증착하는 것을 특징으로 하는 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법.
  3. 제1항에 있어서,
    상기 증착된 절연막은 폴리 측벽을 형성할 트렌치를 패턴하여 에치하는 것을 특징으로 하는 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법.
  4. 제1항에 있어서,
    상기 플로팅 게이트용 폴리를 4000 내지 6000Å의 두께로 증착하는 것을 특징으로 하는 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법.
  5. 제1항에 있어서,
    상기 플로팅 게이트용 폴리를 에치하는 단계는 패턴없이 식각하여 폴리 측벽을 형성하는 것을 특징으로 하는 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법.
  6. 제1항에 있어서,
    상기 폴리 측벽 형성 후 절연막은 습식 식각으로 제거하는 것을 특징으로 하는 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법.
  7. 제1항에 있어서,
    상기 플로팅 게이트용 CSD 이온주입은 플로팅 게이트만 형성된 상태에서 이온주입하는 것을 특징으로 하는 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법.
  8. 제1항에 있어서,
    상기 ONO는 제1산화막이 50 내지 100Å, 질화막이 50 내지 100Å, 제2산화막이 300 내지 400Å의 두께인 것을 특징으로 하는 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법.
  9. 제1항에 있어서,
    상기 컨트롤 게이트 및 설렉트 게이트용 폴리는 1500 내지 2500Å의 두께로 증착하는 것을 특징으로 하는 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법.
  10. 제1항에 있어서,
    상기 컨트롤 게이트 및 설렉트 게이트를 동시에 에치하여 형성하는 것을 특징으로 하는 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성 방법.
  11. 제1항의 방법으로 형성된 측벽 방식을 이용한 플로팅 게이트를 포함하는 플래시 메모리.
KR1020030054837A 2003-08-08 2003-08-08 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법 KR100559994B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020030054837A KR100559994B1 (ko) 2003-08-08 2003-08-08 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법
JP2004230210A JP4391354B2 (ja) 2003-08-08 2004-08-06 側壁方式を用いたフラッシュメモリの形成方法
US10/913,474 US20050029580A1 (en) 2003-08-08 2004-08-09 Method of fabricating flash memory device using sidewall process
US11/766,758 US7473601B2 (en) 2003-08-08 2007-06-21 Method of fabricating flash memory device using sidewall process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030054837A KR100559994B1 (ko) 2003-08-08 2003-08-08 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법

Publications (2)

Publication Number Publication Date
KR20050017121A true KR20050017121A (ko) 2005-02-22
KR100559994B1 KR100559994B1 (ko) 2006-03-13

Family

ID=34114301

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030054837A KR100559994B1 (ko) 2003-08-08 2003-08-08 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법

Country Status (3)

Country Link
US (2) US20050029580A1 (ko)
JP (1) JP4391354B2 (ko)
KR (1) KR100559994B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827441B1 (ko) * 2006-10-12 2008-05-06 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법
KR100940666B1 (ko) * 2007-11-29 2010-02-05 주식회사 동부하이텍 플래시 메모리 소자 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI255017B (en) * 2005-02-04 2006-05-11 Powerchip Semiconductor Corp Flash memory and fabricating method thereof
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
CN101800226B (zh) * 2010-03-12 2014-02-19 上海宏力半导体制造有限公司 多晶硅存储器
CN102738058B (zh) * 2011-04-01 2014-08-27 无锡华润上华半导体有限公司 有源区的形成方法和sti沟槽的形成方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997367A (en) * 1975-11-20 1976-12-14 Bell Telephone Laboratories, Incorporated Method for making transistors
FR2616576B1 (fr) 1987-06-12 1992-09-18 Commissariat Energie Atomique Cellule de memoire eprom et son procede de fabrication
US5910912A (en) 1992-10-30 1999-06-08 International Business Machines Corporation Flash EEPROM with dual-sidewall gate
JPH07130884A (ja) 1993-10-29 1995-05-19 Oki Electric Ind Co Ltd 不揮発性半導体メモリの製造方法
KR0172273B1 (ko) * 1995-06-24 1999-02-01 김주용 플래쉬 메모리 셀의 제조방법
US6261903B1 (en) * 1998-05-14 2001-07-17 Mosel Vitelic, Inc. Floating gate method and device
US6093945A (en) * 1998-07-09 2000-07-25 Windbond Electronics Corp. Split gate flash memory with minimum over-erase problem
TW405265B (en) * 1999-01-30 2000-09-11 United Microelectronics Corp Flash memory structure and its manufacture method
KR100282454B1 (ko) * 1999-03-19 2001-02-15 김영환 트랜지스터의 구조 및 제조 방법
JP2001035943A (ja) * 1999-07-23 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP2002190536A (ja) 2000-10-13 2002-07-05 Innotech Corp 半導体記憶装置、その製造方法及び半導体記憶装置の駆動方法
US6605506B2 (en) * 2001-01-29 2003-08-12 Silicon-Based Technology Corp. Method of fabricating a scalable stacked-gate flash memory device and its high-density memory arrays
TW480680B (en) * 2001-04-03 2002-03-21 Nanya Technology Corp Method for producing self-aligned separated gate-type flash memory cell
KR20020093223A (ko) * 2001-06-07 2002-12-16 삼성전자 주식회사 비휘발성 메모리 소자 및 그 제조방법
JP4424886B2 (ja) 2002-03-20 2010-03-03 富士通マイクロエレクトロニクス株式会社 半導体記憶装置及びその製造方法
US6706592B2 (en) * 2002-05-14 2004-03-16 Silicon Storage Technology, Inc. Self aligned method of forming a semiconductor array of non-volatile memory cells
KR100435261B1 (ko) * 2002-08-07 2004-06-11 삼성전자주식회사 스플릿 게이트형 플래쉬 메모리소자의 제조방법
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
US6875660B2 (en) * 2003-02-26 2005-04-05 Powerchip Semiconductor Corp. Method of manufacturing high coupling ratio flash memory having sidewall spacer floating gate electrode
US6635533B1 (en) * 2003-03-27 2003-10-21 Powerchip Semiconductor Corp. Method of fabricating flash memory

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100827441B1 (ko) * 2006-10-12 2008-05-06 삼성전자주식회사 비휘발성 메모리 소자 및 이의 제조 방법
US7579236B2 (en) 2006-10-12 2009-08-25 Samsung Electronics Co., Ltd. Nonvolatile memory device, method of fabricating and method of operating the same
KR100940666B1 (ko) * 2007-11-29 2010-02-05 주식회사 동부하이텍 플래시 메모리 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US7473601B2 (en) 2009-01-06
JP2005064503A (ja) 2005-03-10
US20050029580A1 (en) 2005-02-10
KR100559994B1 (ko) 2006-03-13
US20070243681A1 (en) 2007-10-18
JP4391354B2 (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
KR100459724B1 (ko) 저온 원자층증착에 의한 질화막을 식각저지층으로이용하는 반도체 소자 및 그 제조방법
US7211484B2 (en) Method of manufacturing flash memory device
KR100559994B1 (ko) 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법
EP1222690B1 (en) Method of manufacturing a semiconductor memory device with anti-reflective coating
KR100526460B1 (ko) 리세스 채널 구조를 갖는 반도체 소자 및 그 제조 방법
TWI233643B (en) Method of manufacturing semiconductor device
KR20010065186A (ko) 플래쉬 메모리 소자의 제조방법
KR100554835B1 (ko) 플래시 소자의 제조 방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100274355B1 (ko) 반도체소자의워드라인형성방법
KR100321758B1 (ko) 반도체소자의제조방법
KR100280539B1 (ko) 반도체 장치 제조방법
US6197635B1 (en) Method of manufacturing a semiconductor device with reduced masking and without ARC loss in peripheral circuitry region
KR20010029935A (ko) 매립 플래쉬 메모리에 응용되는 ｎｍｏｓ 다결정 실리콘의신규한 주입 방법
KR20030053959A (ko) 반도체소자의 제조방법
US6200857B1 (en) Method of manufacturing a semiconductor device without arc loss in peripheral circuit region
KR100511921B1 (ko) 반도체 소자의 워드라인 스페이서 형성방법
KR20000051867A (ko) 반도체 메모리 제조방법
KR20020058512A (ko) 반도체 소자의 제조 방법
KR100218358B1 (ko) 플레시 메모리셀의 제조방법
KR20010061409A (ko) 플래쉬 메모리 소자의 제조 방법
KR20080062011A (ko) 반도체 소자의 제조방법
KR20050066826A (ko) 산화막/질화막/산화막 구조 및 고전압 소자를 갖는 반도체소자의 제조 방법
KR20000051805A (ko) 반도체 메모리 제조방법
KR20050017619A (ko) 플래시 메모리 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120221

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee