CN102738058B - 有源区的形成方法和sti沟槽的形成方法 - Google Patents
有源区的形成方法和sti沟槽的形成方法 Download PDFInfo
- Publication number
- CN102738058B CN102738058B CN201110081936.8A CN201110081936A CN102738058B CN 102738058 B CN102738058 B CN 102738058B CN 201110081936 A CN201110081936 A CN 201110081936A CN 102738058 B CN102738058 B CN 102738058B
- Authority
- CN
- China
- Prior art keywords
- active area
- nitration case
- thickness
- semiconductor substrate
- corresponding relation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Element Separation (AREA)
Abstract
本实施例公开了一种有源区的形成方法和STI沟槽的形成方法，有源区的形成方法包括：提供半导体衬底；建立氮化层厚度与有源区关键尺寸的对应关系；根据所述对应关系确定氮化层厚度，并形成氮化层；在氮化层上形成具有有源区图案的光刻胶层；以所述光刻胶层为掩膜刻蚀半导体衬底，形成有源区。本发明通过预先建立氮化层厚度与有源区关键尺寸的对应关系，再根据所述对应关系确定氮化层厚度，按照所确定的厚度在所述垫氧化层上形成氮化层，继而刻蚀形成有源区，正是发现了有源区关键尺寸与氮化层厚度之间的关系，即氮化层厚度越小，有源区的关键尺寸均匀性就越好，即在一定程度上减小氮化层厚度就可以改善有源区关键尺寸的均匀性，提高产品良率。
Description
技术领域
本发明涉及半导体制造技术领域，更具体地说，涉及一种有源区的形成方法和STI沟槽的形成方法。
背景技术
随着超大规模集成电路(Ultra Large-Scale Integration，简称ULSI，)的飞速发展，芯片制造工艺变得越来越复杂和精细，对晶片内工艺均匀性的要求也越来越高。
有源区（Active Area，简称AA）作为形成半导体器件的核心功能区，其关键尺寸（CD）均匀性可以直接影响器件的漏电流等参数，因此，有源区的形成是集成电路制造过程中的关键工艺之一，对器件的性能非常重要。
图1至图3为现有的有源区形成方法的示意图，如图1所示，首先在具有阱区19半导体衬底10表面依次沉积垫氧化层11、氮化层12和抗反射层13，然后，如图2所示，在所述抗反射层13表面旋涂光刻胶层14，通过曝光、显影等工艺在所述光刻胶层14中形成浅沟槽隔离区（Shallow Trench Isolation，简称STI，图中未示出）的图案，如图3所示，进行干法或者湿法刻蚀，将未被光刻胶层14遮挡的半导体衬底材料去除，形成多个STI沟槽15，用于将不同器件隔离绝缘，而相邻STI沟槽15之间即为有源区16。
上述有源区形成方法中涉及多步复杂的制造工艺，其中影响有源区关键尺寸（CD）均匀性的因素有很多，例如，刻蚀工艺的一致性、阱区的掺杂工艺的均匀性等，由此可以调整不同的工艺参数来改善有源区关键尺寸均匀性。
总之，如何改进工艺参数来提高有源区关键尺寸均匀性是当前业内研究的热点问题。
发明内容
本发明实施例提供一种有源区的形成方法和STI沟槽的形成方法，改善有源区关键尺寸均匀性，提高良率。
为实现上述目的，本发明实施例提供了如下技术方案：
一种有源区的形成方法，包括：
提供半导体衬底，所述半导体衬底内具有阱区，所述阱区表面覆盖有垫氧化层；
建立氮化层厚度与有源区关键尺寸的对应关系；
根据所述对应关系确定氮化层厚度，按照所确定的厚度在所述垫氧化层上形成氮化层；
在所述氮化层上形成具有有源区图案的光刻胶层；
以所述光刻胶层为掩膜刻蚀半导体衬底，形成有源区；
其中，所述建立氮化层厚度与有源区关键尺寸的对应关系具体包括：
采用至少两个批次的试验半导体衬底形成氮化层，测量并记录氮化层的厚度；
进行后续的曝光、刻蚀工艺在所述半导体衬底内形成有源区，测量并记录有源区的关键尺寸；
列出上述试验半导体衬底的氮化层厚度与有源区关键尺寸的对应关系图。
优选的，根据所述对应关系确定氮化层厚度包括：
获取有源区的目标关键尺寸；
由所述对应关系中查出所述目标关键尺寸对应的氮化层厚度；
判断所述氮化层厚度是否大于STI台阶目标高度，如果是，则调整有源区的目标关键尺寸，如果否，则按照所述氮化层厚度进行后续沉积工艺。
优选的，在所述氮化层上形成具有有源区图案的光刻胶层之前还包括：在所述氮化层上形成抗反射层。
优选的，所述抗反射层包括：底部抗反射层和介质抗反射层中的一种或两种的叠层。
优选的，所述介质抗反射层包括SiON。
本发明实施例还公开了一种STI沟槽的形成方法，包括：
提供半导体衬底，所述半导体衬底内具有阱区，所述阱区表面覆盖有垫氧化层；
建立氮化层厚度与有源区关键尺寸的对应关系；
根据所述对应关系确定垫氧化层厚度，按照所确定的厚度在所述垫氧化层上形成氮化层；
在所述氮化层上形成具有STI沟槽图案的光刻胶层；
以所述光刻胶层为掩膜刻蚀半导体衬底，形成STI沟槽；
其中，所述建立氮化层厚度与有源区关键尺寸的对应关系具体包括：
采用至少两个批次的试验半导体衬底形成氮化层，测量并记录氮化层的厚度；
进行后续的曝光、刻蚀工艺在所述半导体衬底内形成有源区，测量并记录有源区的关键尺寸；
列出上述试验半导体衬底的氮化层厚度与有源区关键尺寸的对应关系图。
优选的，根据所述对应关系确定垫氧化层厚度包括：
获取有源区的目标关键尺寸；
由所述对应关系中查出所述目标关键尺寸对应的氮化层厚度；
判断所述氮化层厚度是否大于STI台阶目标高度，如果是，则调整有源区的目标关键尺寸，如果否，则按照所述氮化层厚度进行后续沉积工艺。
优选的，在所述氮化层上形成具有有源区图案的光刻胶层之前还包括：在所述氮化层上形成抗反射层。
优选的，所述抗反射层包括：底部抗反射层和介质抗反射层中的一种或两种的叠层。
与现有技术相比，上述技术方案具有以下优点：
所述有源区的形成方法中，通过预先建立氮化层厚度与有源区关键尺寸的对应关系，再根据所述对应关系确定氮化层厚度，按照所确定的厚度在所述垫氧化层上形成氮化层，继而刻蚀形成有源区，正是发现了有源区关键尺寸与氮化层厚度之间的关系，即氮化层厚度越小，有源区的关键尺寸均匀性就越好，这样一来，在一定程度上减小氮化层厚度就可以改善有源区关键尺寸的均匀性，提高产品良率。
附图说明
通过附图所示，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图3为现有的有源区形成方法的示意图；
图4为实施例一中有源区的形成方法的流程图；
图5至图9为实施例一中有源区的形成方法的示意图；
图6为实施例一中试验半导体衬底的氮化层厚度与有源区关键尺寸的对应关系图；
图10为实施例二中STI沟槽的形成方法的流程图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，在0.18μm及0.18μm以下的工艺中，有源区关键尺寸的均匀性可以直接影响器件的漏电流等参数，而有源区的关键尺寸取决于STI沟槽的刻蚀工艺，刻蚀形成STI沟槽后，相邻STI沟槽之间即为有源区，因此，改善有源区的关键尺寸需要从STI沟槽形成过程的各个步骤入手。
传统工艺形成有源区或STI沟槽的过程如下：先在具有阱区的半导体衬底表面依次沉积垫氧化层、氮化层和抗反射层，然后在抗反射层表面旋涂光刻胶层，通过曝光、显影等工艺形成浅沟槽隔离区的图案，进行干法或者湿法刻蚀，将未被光刻胶层遮挡的半导体衬底材料去除，形成多个STI沟槽，用于将不同器件隔离绝缘，而相邻STI沟槽之间即为有源区。
本发明的发明人研究发现，上述工艺过程在抗反射层厚度不变的情况下，氮化层的厚度与有源区关键尺寸均匀性有关，基于此，本发明提供了一种有源区的形成方法和相应的STI沟槽的形成方法，以下结合附图以MOSFET器件的制作工艺为例详细说明。
实施例一
图4为本实施例中有源区的形成方法的流程图，图5至图9为本实施例中有源区的形成方法的示意图。如图所示，所述方法包括：
步骤S1：提供半导体衬底100，所述半导体衬底100内具有阱区101，所述阱区101表面覆盖有垫氧化层102，参见图5所示。
半导体衬底100可以包括元素半导体材料，例如单晶、多晶或非晶结构的硅或硅锗（SiGe），也可以包括化合物半导体材料，例如碳化硅、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓、合金半导体或其组合；也可以是绝缘体上硅（SOI）。此外，半导体衬底100还可以包括其它的材料，例如外延层或掩埋层的多层结构。虽然在此描述了可以形成半导体衬底100的材料的几个示例，但是可以作为半导体衬底100的任何材料均落入本发明的精神和范围。
所述阱区101可以通过离子注入或扩散等掺杂工艺形成于半导体衬底101内，其掺杂类型与器件的类型有关，所述MOSFET器件为n型，则阱区101的掺杂离子为B或In，掺杂浓度范围例如为1E17至1E18cm-3；所述所述MOSFET器件为p型，则阱区101的掺杂离子为P或As，掺杂浓度范围为1E17至1E18cm-3。
所述垫氧化层102用来作为氮化层103（参见图7）的衬垫层，如果没有该垫氧化层102作为缓冲作用，后续形成的氮化层103的高张力会导致半导体衬底100产生较大的应力，严重时会导致裂缝甚至破裂，此外，该垫氧化层102也作为刻蚀氮化层103时的刻蚀停止层。
所述垫氧化层102优选为氧化硅，采用热氧化工艺制作，其厚度约为110-150。
步骤S2：建立氮化层的厚度与有源区关键尺寸的对应关系。
具体的，该步骤S2包括：
步骤S21：至少两个批次的试验半导体衬底形成氮化层，测量并记录氮化层的厚度；
步骤S22：进行后续的曝光、刻蚀工艺在所述半导体衬底内形成有源区，测量并记录有源区的关键尺寸；
步骤S23：列出上述试验半导体衬底的氮化层厚度与有源区关键尺寸的对应关系图，参见图6。
图6为本实施例中试验半导体衬底的氮化层厚度与有源区关键尺寸的对应关系图。
如图所示，X轴为三个批次试验半导体衬底的氮化层厚度，分别为1571、1634和1738，Y轴为有源区关键尺寸（微米）。可见，试验半导体衬底的氮化层厚度越小，有源区关键尺寸的分布相对越集中，即均匀性越好，因此，其他工艺参数相同的条件下，减小氮化层的厚度有利于改善有源区关键尺寸的均匀性。
步骤S3：根据所述对应关系确定氮化层厚度，按照所确定的厚度在所述垫氧化层102上形成氮化层103，参见图7。
具体的，根据所述对应关系确定垫氧化层厚度包括：
步骤S31：获取有源区的目标关键尺寸；即根据器件设计要求确定有源区的目标关键尺寸。
步骤S32：由所述对应关系中查出所述目标关键尺寸对应的氮化层厚度；例如由图6中查出目标关键尺寸对应的氮化层厚度。
步骤S33：判断所述氮化层厚度是否大于STI台阶目标高度，如果是，则调整有源区的目标关键尺寸，如果否，则按照所述氮化层厚度进行后续沉积工艺。
之所以要判断氮化层厚度与STI台阶目标高度的大小关系，是因为STI台阶高度（指去除氮化层后STI沟槽的隔离介质层表面和半导体衬底表面的高度差）也是工艺控制过程中需要关注的参数之一，氮化层的厚度的减小必须以满足STI台阶高度的设计要求为前提。
所述氮化层103一方面作为钝化层，用于在STI的隔离介质层沉积过程中保护有源区，另一方面可以在后续的STI化学机械抛光（CMP）工艺中作为研磨阻挡层。该氮化层103采用低压化学气相沉积法（LPCVD）制作，其材料例如为氮化硅，可以通过氨气和二氯硅烷反应形成。
步骤S4：在所述氮化层103上形成具有有源区图案的光刻胶层105；
具体的，如图8所示，在所述氮化层103上形成抗反射层104。
所述抗反射层104包括：底部抗反射层（Bottom Anti reflectivity coAting，BARC）和介质抗反射层（Dielectric Anti reflectivity coAting，DARC）中的一种或两种的叠层。底部抗反射层一般为有机材料，介质抗反射层一般为无机材料，相对来说，介质抗反射层成本更低，但抗反射的效果不如底部抗反射层，而且其工艺窗口较小，为保证抗反射效果需要严格控制厚度和底层薄膜的均匀性。
本实施例中，采用CVD工艺形成的SiON作为介质抗反射层。
在具有抗反射层104的半导体衬底表面旋涂光刻胶层105，通过曝光、显影工艺在所述光刻胶层105中形成有源区的图案，被该图案遮挡的部分在后续工艺中不会被刻蚀，未被该图案遮挡的部分在后续工艺中被刻蚀而形成STI沟槽。
步骤S5：以所述光刻胶层105为掩膜刻蚀半导体衬底100，形成有源区106。
具体的，如图9所示，采用等离子体干法刻蚀在光刻胶层105的遮挡下，依次刻蚀氮化层103、垫氧化层102（参见图8）和半导体衬底100，去除未被光刻胶层105中有源区图案覆盖的材料，形成STI沟槽107，而相邻STI沟槽107之间的部分即为有源区106，其关键尺寸为D。最后，将所述光刻胶层105去除。
本实施例提供的有源区的形成方法中，通过预先建立氮化层厚度与有源区关键尺寸的对应关系，再根据所述对应关系确定氮化层厚度，按照所确定的厚度在所述垫氧化层上形成氮化层，继而刻蚀形成有源区，正是发现了有源区关键尺寸与氮化层厚度之间的关系，即氮化层厚度越小，有源区的关键尺寸均匀性就越好，这样一来，在一定程度上减小氮化层厚度就可以改善有源区关键尺寸的均匀性，提高产品良率。
本发明还提供一种STI沟槽的形成方法，以下实施例中结合附图详细说明。
实施例二
图10为本实施例中STI沟槽的形成方法的流程图，如图10所示，所述形成方法包括：
步骤N1：提供半导体衬底，所述半导体衬底内具有阱区，所述阱区表面覆盖有垫氧化层；
步骤N2：建立氮化层厚度与有源区关键尺寸的对应关系；
步骤N3：根据所述对应关系确定垫氧化层厚度，按照所确定的厚度在所述垫氧化层上形成氮化层；
步骤N4：在所述氮化层上形成具有STI沟槽图案的光刻胶层；
步骤N5：以所述光刻胶层为掩膜刻蚀半导体衬底，形成STI沟槽。最后，将所述光刻胶层105去除。
其中，根据所述对应关系确定垫氧化层厚度包括：
获取有源区的目标关键尺寸；
由所述对应关系中查出所述目标关键尺寸对应的氮化层厚度；
判断所述氮化层厚度是否大于STI台阶目标高度，如果是，则调整有源区的目标关键尺寸，如果否，则按照所述氮化层厚度进行后续沉积工艺。
本实施例STI沟槽的形成方法与实施例一本质上相同，不同之处在于步骤N4在所述氮化层上形成具有STI沟槽图案的光刻胶层，其中STI沟槽图案将半导体衬底暴露，该STI图案与实施例一中的有源区图案为互补关系，除此意以外，其他步骤与实施例一基本相同，不再赘述。
在本发明的另一实施例中，所述方法还包括：在所述STI沟槽内形成介质层并对所述介质层进行化学机械研磨。
本步骤中在所述浅沟槽内形成介质层之前，一般通过氧化工艺在STI沟槽内生长薄氧化层（liner），用于改善基底与STI沟槽内介质层之间的界面特性。然后采用HDPCVD方法在STI沟槽内部形成介质层，该介质层将覆盖整个STI沟槽及氮化层，故需要对所述介质层进行CMP，以使得所述介质层和氮化层齐平，然后采用湿法清洗去除氮化层和垫氧化层。
此外，在去除所述氮化层和垫氧化层之前，还可以增加一步高温热氧化工艺，即：对介质层进行CMP之后，通过高温热氧化工艺对所述半导体衬底进行处理。在高温且具有氧源的环境下，所述氧源将会通过氮化层和垫氧化层的侧壁在STI沟槽的角部生成氧化物，可将所述浅沟槽角部圆滑化，进而减小对器件击穿电压和阈值电压的影响。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (9)
1.一种有源区的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内具有阱区，所述阱区表面覆盖有垫氧化层；
建立氮化层厚度与有源区关键尺寸的对应关系；
根据所述对应关系确定氮化层厚度，按照所确定的厚度在所述垫氧化层上形成氮化层；
在所述氮化层上形成具有有源区图案的光刻胶层；
以所述光刻胶层为掩膜刻蚀半导体衬底，形成有源区；
其中，所述建立氮化层厚度与有源区关键尺寸的对应关系具体包括：
采用至少两个批次的试验半导体衬底形成氮化层，测量并记录氮化层的厚度；
进行后续的曝光、刻蚀工艺在所述半导体衬底内形成有源区，测量并记录有源区的关键尺寸；
列出上述试验半导体衬底的氮化层厚度与有源区关键尺寸的对应关系图。
2.根据权利要求1所述的有源区的形成方法，其特征在于，根据所述对应关系确定氮化层厚度包括：
获取有源区的目标关键尺寸；
由所述对应关系中查出所述目标关键尺寸对应的氮化层厚度；
判断所述氮化层厚度是否大于STI台阶目标高度，如果是，则调整有源区的目标关键尺寸，如果否，则按照所述氮化层厚度进行后续沉积工艺。
3.根据权利要求1所述的有源区的形成方法，其特征在于，在所述氮化层上形成具有有源区图案的光刻胶层之前还包括：在所述氮化层上形成抗反射层。
4.根据权利要求3所述的有源区的形成方法，其特征在于，所述抗反射层包括：底部抗反射层和介质抗反射层中的一种或两种的叠层。
5.根据权利要求4所述的有源区的形成方法，其特征在于，所述介质抗反射层包括SiON。
6.一种STI沟槽的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底内具有阱区，所述阱区表面覆盖有垫氧化层；
建立氮化层厚度与有源区关键尺寸的对应关系；
根据所述对应关系确定垫氧化层厚度，按照所确定的厚度在所述垫氧化层上形成氮化层；
在所述氮化层上形成具有STI沟槽图案的光刻胶层；
以所述光刻胶层为掩膜刻蚀半导体衬底，形成STI沟槽；
其中，所述建立氮化层厚度与有源区关键尺寸的对应关系具体包括：
采用至少两个批次的试验半导体衬底形成氮化层，测量并记录氮化层的厚度；
进行后续的曝光、刻蚀工艺在所述半导体衬底内形成有源区，测量并记录有源区的关键尺寸；
列出上述试验半导体衬底的氮化层厚度与有源区关键尺寸的对应关系图。
7.根据权利要求6所述的STI沟槽的形成方法，其特征在于，根据所述对应关系确定垫氧化层厚度包括：
获取有源区的目标关键尺寸；
由所述对应关系中查出所述目标关键尺寸对应的氮化层厚度；
判断所述氮化层厚度是否大于STI台阶目标高度，如果是，则调整有源区的目标关键尺寸，如果否，则按照所述氮化层厚度进行后续沉积工艺。
8.根据权利要求6或7所述的STI沟槽的形成方法，其特征在于，在所述氮化层上形成具有有源区图案的光刻胶层之前还包括：在所述氮化层上形成抗反射层。
9.根据权利要求8所述的STI沟槽的形成方法，其特征在于，所述抗反射层包括：底部抗反射层和介质抗反射层中的一种或两种的叠层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110081936.8A CN102738058B (zh) | 2011-04-01 | 2011-04-01 | 有源区的形成方法和sti沟槽的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110081936.8A CN102738058B (zh) | 2011-04-01 | 2011-04-01 | 有源区的形成方法和sti沟槽的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102738058A CN102738058A (zh) | 2012-10-17 |
| CN102738058B true CN102738058B (zh) | 2014-08-27 |
Family
ID=46993297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110081936.8A Active CN102738058B (zh) | 2011-04-01 | 2011-04-01 | 有源区的形成方法和sti沟槽的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102738058B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1355557A (zh) * | 2000-11-29 | 2002-06-26 | 联华电子股份有限公司 | 关键尺寸测试条的结构 |
| CN1794466A (zh) * | 2005-11-18 | 2006-06-28 | 北京大学 | 双栅垂直沟道场效应晶体管及其制备方法 |
| CN1828422A (zh) * | 2005-03-04 | 2006-09-06 | 中芯国际集成电路制造(上海)有限公司 | 一种微细光刻图案方法 |
| KR100752194B1 (ko) * | 2006-09-08 | 2007-08-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| CN101562131A (zh) * | 2008-04-15 | 2009-10-21 | 和舰科技(苏州)有限公司 | 栅极结构的制造方法 |
| CN101872127A (zh) * | 2010-05-28 | 2010-10-27 | 上海宏力半导体制造有限公司 | 制作光刻胶厚度与关键尺寸关系曲线的方法 |
| CN102023486A (zh) * | 2009-09-09 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 测量光刻工艺的关键尺寸摇摆曲线的方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100426485B1 (ko) * | 2001-12-22 | 2004-04-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 제조 방법 |
| US7091131B2 (en) * | 2002-03-21 | 2006-08-15 | Micron Technology, Inc. | Method of forming integrated circuit structures in silicone ladder polymer |
| KR100559994B1 (ko) * | 2003-08-08 | 2006-03-13 | 동부아남반도체 주식회사 | 측벽 방식을 이용한 플래시 메모리의 플로팅 게이트 형성방법 |
-
2011
- 2011-04-01 CN CN201110081936.8A patent/CN102738058B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1355557A (zh) * | 2000-11-29 | 2002-06-26 | 联华电子股份有限公司 | 关键尺寸测试条的结构 |
| CN1828422A (zh) * | 2005-03-04 | 2006-09-06 | 中芯国际集成电路制造(上海)有限公司 | 一种微细光刻图案方法 |
| CN1794466A (zh) * | 2005-11-18 | 2006-06-28 | 北京大学 | 双栅垂直沟道场效应晶体管及其制备方法 |
| KR100752194B1 (ko) * | 2006-09-08 | 2007-08-27 | 동부일렉트로닉스 주식회사 | 반도체 소자의 제조 방법 |
| CN101562131A (zh) * | 2008-04-15 | 2009-10-21 | 和舰科技(苏州)有限公司 | 栅极结构的制造方法 |
| CN102023486A (zh) * | 2009-09-09 | 2011-04-20 | 中芯国际集成电路制造(上海)有限公司 | 测量光刻工艺的关键尺寸摇摆曲线的方法 |
| CN101872127A (zh) * | 2010-05-28 | 2010-10-27 | 上海宏力半导体制造有限公司 | 制作光刻胶厚度与关键尺寸关系曲线的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102738058A (zh) | 2012-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9093531B2 (en) | Fin structure of semiconductor device | |
| CN105374874B (zh) | 用于FinFET器件的结构和方法 | |
| US9812445B2 (en) | Bipolar junction transistor device having base epitaxy region on etched opening in DARC layer | |
| CN105304709A (zh) | 鳍式场效应晶体管的结构和形成方法 | |
| CN102214657A (zh) | 一种半导体器件、半导体器件的隔离结构及其制造方法 | |
| CN101154617A (zh) | 浅沟槽隔离结构的制造方法 | |
| US20120021583A1 (en) | Semiconductor process | |
| US20150041948A1 (en) | Semiconductor device including sti structure and method for forming the same | |
| TWI570793B (zh) | 半導體裝置和形成半導體裝置的方法 | |
| CN106684030A (zh) | 浅沟槽隔离结构的制造方法 | |
| CN106558478B (zh) | 形成半导体器件结构的方法 | |
| US11437281B2 (en) | Method for manufacturing semiconductor device and semiconductor device thereby formed | |
| CN101207026B (zh) | 半导体器件的栅极形成方法 | |
| CN107180861B (zh) | 半导体结构及其形成方法 | |
| CN102386132B (zh) | 减少对准容差的方法及其在热处理工艺中的专用设备 | |
| US20210126089A1 (en) | Selective polysilicon growth for deep trench polysilicon isolation structure | |
| CN102738058B (zh) | 有源区的形成方法和sti沟槽的形成方法 | |
| CN102157430B (zh) | 形成浅沟槽隔离结构的方法 | |
| US20150008532A1 (en) | Transistor structure with silicided source and drain extensions and process for fabrication | |
| US8269307B2 (en) | Shallow trench isolation structure and method for forming the same | |
| KR100856315B1 (ko) | 반도체 소자의 제조 방법 | |
| US9530685B2 (en) | Isolation trench through backside of substrate | |
| US9607878B2 (en) | Shallow trench isolation and formation thereof | |
| CN103531476A (zh) | 半导体器件制造方法 | |
| CN102194684B (zh) | 栅极介质层制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171116 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China Co-patentee before: Wuxi Huarun Shanghua Technology Co., Ltd. Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |