CN102386132B - 减少对准容差的方法及其在热处理工艺中的专用设备 - Google Patents

减少对准容差的方法及其在热处理工艺中的专用设备 Download PDF

Info

Publication number
CN102386132B
CN102386132B CN 201010272604 CN201010272604A CN102386132B CN 102386132 B CN102386132 B CN 102386132B CN 201010272604 CN201010272604 CN 201010272604 CN 201010272604 A CN201010272604 A CN 201010272604A CN 102386132 B CN102386132 B CN 102386132B
Authority
CN
China
Prior art keywords
silicon
silicon chip
thickness
silicon oxide
shallow trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201010272604
Other languages
English (en)
Other versions
CN102386132A (zh
Inventor
卢炯平
何永根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN 201010272604 priority Critical patent/CN102386132B/zh
Publication of CN102386132A publication Critical patent/CN102386132A/zh
Application granted granted Critical
Publication of CN102386132B publication Critical patent/CN102386132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Element Separation (AREA)

Abstract

本发明提供了一种CMOS制作工艺中减少对准容差的方法，包括在浅沟槽隔离步骤之后，多晶硅栅形成步骤之前，以光学散射探测的方法对浅沟槽隔离氧化硅厚度进行测量，得到整个硅片浅沟槽隔离氧化硅厚度分布的步骤；以及在后续的热处理工艺中根据整个硅片浅沟槽隔离氧化硅厚度分布情况调整不同硅片位置的热处理的温度。本发明的减少对准容差的方法，可以根据整个硅片氧化硅厚度分布，对后续的热处理工艺进行硅片区域温度调整，使得硅片的形变量区域最小，以满足尽量减少对准容差的实际需要。

Description

减少对准容差的方法及其在热处理工艺中的专用设备
技术领域
本发明涉及互补金属氧化物半导体(CMOS)制作工艺技术领域，具体涉及一种CMOS制作工艺中的，减少对准容差(Overlay)的方法及其在热处理工艺中的专用设备。
背景技术
现有技术中的CMOS制作工艺按照顺序包括：P，N双阱的形成；浅沟槽隔离(STI，Shadow Trench Isolation)；多晶硅栅形成；轻掺杂质注入等工艺步骤。
其中的浅沟槽隔离工艺步骤是在衬底上制作晶体管有源区之间隔离区的一种工艺，其具体包括三个步骤：槽刻蚀、氧化物填充以及氧化物平坦化。槽刻蚀是指：将硅片放在750摄氏度左右环境中进行氮化物沉积，以形成一层氮化硅；然后再将这层氮化硅进行光刻和刻蚀，在硅片上刻蚀出STI槽。氧化物填充是指：将硅片进行高温氧化，生成一薄层氧化硅；然后再利用化学气象沉积的方式在硅片上沉积出一层氧化硅。氧化物平坦化是指：利用化学机械平坦化(CMP)等手段，将硅片上面沉积出的氧化硅进行研磨抛光；然后再将硅片表面的氮化物去除。
在浅沟槽隔离工艺步骤之后的多晶硅栅形成工艺步骤是指：通过栅氧化层的生长，多晶硅的沉积，以及光刻和刻蚀等步骤形成多晶硅栅的工艺步骤。
通过测试得到，现有技术中经过浅沟槽隔离工艺处理后的硅片上不同位置的STI槽的厚度不同，这也就导致STI槽中的浅沟槽隔离氧化硅的厚度在整片硅片范围内是不同的，具体的说是硅片中心位置附近的浅沟槽隔离氧化硅要厚于边缘附近位置。由于在以后的工艺步骤中还要对硅片进行多次的热处理工艺，例如多晶硅栅形成工艺中形成氧化膜的步骤，以及在源/漏注入工艺中的退火步骤等等，这样硅片上的不同位置的浅沟槽隔离氧化硅在同一热处理工艺中将吸收数量不等的热量，进而会造成硅片的形变。硅片发生的形变将会给在利用光掩膜(Mask)进行光刻的工艺步骤带来不良的影响，具体地说是在显影后会造成形变区域的对准容差增大，即要形成的图形层和前层的最大相对位移增大。一般来讲，如果对准容差超过了关键尺寸(CD)的三分之一，就会影响到产品的良品率。
发明内容
有鉴于此，本发明的主要目的是针对现有技术的CMOS制作工艺中，硅片上的不同位置的氧化硅在后续处理过程中吸热不同，使得硅片发生形变，从而导致对准容差增大的技术问题，提供一种CMOS制作工艺中的，减少对准容差的方法及其在热处理工艺中的专用设备。
为达到上述目的，本发明提供的技术方案如下：
一种CMOS制作工艺中减少对准容差的方法，包括在浅沟槽隔离步骤之后，多晶硅栅形成步骤之前，以光学散射探测的方法对浅沟槽隔离氧化硅厚度进行测量，得到整个硅片浅沟槽隔离氧化硅厚度分布的步骤；以及
在后续的热处理工艺中根据整个硅片浅沟槽隔离氧化硅厚度分布情况调整不同硅片位置的热处理的温度。
在上述技术方案中，所述以光学散射探测的方法对浅沟槽隔离氧化硅厚度进行测量的步骤，具体是通过在硅片上的由中心至边缘的不同半径位置，取至少5个浅沟槽隔离氧化硅厚度的测量点，以光学散射探测的方法对所述测量点的浅沟槽隔离氧化硅厚度进行测量，得到整个硅片浅沟槽隔离氧化硅厚度分布。
在上述技术方案中，至少5个所述测量点在硅片的同一半径方向上等距离排列。
在上述技术方案中，所述根据整个硅片浅沟槽隔离氧化硅厚度分布情况调整不同硅片位置的热处理的温度为：浅沟槽隔离氧化硅厚度每相差30-50纳米，厚度较低位置的硅片的热处理温度降低1-5摄氏度设置。
在上述技术方案中，所述后续的热处理工艺为多晶硅栅形成工艺中形成氧化膜的步骤，或者在源/漏注入工艺中的退火步骤，或者P，N双阱形成工艺中的退火步骤。
一种上述的方法在热处理工艺中的专用设备，包括：硅片固定装置，加热装置；其中，
所述硅片固定装置，用来将硅片水平夹持，并可将该硅片以硅片中心为轴进行旋转；
所述加热装置，设置在硅片上方，包括距硅片中心不同半径位置设置的多个加热柱，多个所述加热柱可根据其正下方的硅片上不同的氧化硅厚度，以不同的加热温度对硅片进行加热处理。
本发明的CMOS制作工艺中减少对准容差的方法具有以下的有益效果：
本发明的减少对准容差的方法，可以根据整个硅片氧化硅厚度分布，对后续的热处理工艺进行硅片区域温度调整，尽量减小硅片的形变量区域，减少对准容差。
附图说明
图1a是应用本发明一种具体实施方式的CMOS制作工艺中减少对准容差的方法，测量氧化硅层厚度时的测量点分布示意图；
图1b是图1a所显示的具体实施方式在热处理工艺中的专用设备；
图中的附图标记表示为：
101-硅片；102-测量点；103-加热柱；104-加热装置；105-硅片中心。
具体实施方式
CMOS制作工艺包括：P，N双阱的形成、浅沟槽隔离、多晶硅栅形成、以及轻掺杂质注入等工艺步骤。本发明提供了一种CMOS制作工艺中减少对准容差的方法，包括在浅沟槽隔离步骤之后，多晶硅栅形成步骤之前，以光学散射探测的方法对浅沟槽隔离氧化硅厚度进行测量，得到整个硅片浅沟槽隔离氧化硅厚度分布的步骤；以及在后续的热处理工艺中根据整个硅片浅沟槽隔离氧化硅厚度分布情况调整不同硅片位置的热处理的温度。
本发明的减少对准容差的方法，可以尽量减小硅片的形变量区域，以满足尽量减少对准容差(Overlay)的实际需要。
为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。
一种CMOS制作工艺中减少对准容差的方法，具体地说，首先包括，在浅沟槽隔离步骤之后，多晶硅栅形成步骤之前，对硅片上的氧化硅厚度进行测量，具体的说，如图1a所示，是在硅片101上的由硅片中心105至边缘的同一半径方向上，在不同半径位置取5个浅沟槽隔离氧化硅厚度测量点102；然后以光学散射探测的方法，对每个所述测量点102的浅沟槽隔离氧化硅厚度进行测量，从而得到整个硅片101上浅沟槽隔离氧化硅厚度的分布。
本发明的减少对准容差的方法还包括，在后续的多晶硅栅形成工艺中形成氧化膜的步骤中，根据整个硅片氧化硅厚度分布情况适当降低氧化硅厚度较薄的硅片位置的热处理温度。具体的说，以图1b所示的加热设备，在所述多晶硅栅形成工艺中对硅片进行加热处理时，以硅片固定装置(图1b中未示出)将硅片水平夹持，并将该硅片以硅片中心105为轴，在水平面内进行旋转，使硅片均匀受热；然后在以设置在所述硅片上方的加热装置104对硅片进行加热处理。所述加热装置104包括距硅片中心不同半径位置设置的9个电加热工作方式的加热柱103。如图1b所示，9个所述加热柱103分布在距离硅片中心105周围的，5个不同的半径距离位置：中间的所述加热柱103距离硅片中心105最近，而两边最边缘位置的两个所述加热柱103距离硅片中心105最远。9个所述加热柱103可根据其正下方的硅片101上不同的浅沟槽隔离氧化硅厚度，通过设置不同的工作电压，以不同的加热温度对硅片进行加热处理，具体的说，厚度每相差30-50纳米，浅沟槽隔离氧化硅厚度较低的硅片位置的热处理温度降低1-5摄氏度设置。
本发明的减少对准容差的方法，可以根据整个硅片浅沟槽隔离氧化硅厚度分布，对后续的热处理工艺进行硅片区域温度调整，减小硅片的形变量区域，以实现减少对准容差的实际需要。
在其他的具体实施方式中，测量点也可以取得更多一些，这样可以更好的得到浅沟槽隔离氧化硅在整个硅片上厚度分布，例如也可以取7个测量点。所述后续热处理步骤还可以为在源/漏注入工艺中的退火步骤，或者P，N双阱形成工艺中的退火步骤，均可以利用光学散射探测的方法，对硅片上浅沟槽隔离氧化硅厚度分布尽心探测，然后在不同的后续热处理步骤中根据之前的测量结果进行加热温度调整，以减少不同的浅沟槽隔离氧化硅厚度对加热工艺的影响。上述内容在此不再赘述。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (3)

1.一种CMOS制作工艺中减少对准容差的方法，其特征在于，包括在浅沟槽隔离步骤之后，多晶硅栅形成步骤之前，以光学散射探测的方法对浅沟槽隔离氧化硅厚度进行测量，得到整个硅片浅沟槽隔离氧化硅厚度分布的步骤；以及
在后续的热处理工艺中根据整个硅片浅沟槽隔离氧化硅厚度分布情况调整不同硅片位置的热处理的温度；
所述以光学散射探测的方法对浅沟槽隔离氧化硅厚度进行测量的步骤，具体是通过在硅片上的由中心至边缘的不同半径位置，取至少5个浅沟槽隔离氧化硅厚度的测量点，以光学散射探测的方法对所述测量点的浅沟槽隔离氧化硅厚度进行测量，得到整个硅片浅沟槽隔离氧化硅厚度分布；其中至少5个所述测量点在硅片的同一半径方向上等距离排列；
所述根据整个硅片浅沟槽隔离氧化硅厚度分布情况调整不同硅片位置的热处理的温度为：浅沟槽隔离氧化硅厚度每相差30-50纳米，厚度较低位置的硅片的热处理温度降低1-5摄氏度设置。
2.根据权利要求1所述的方法，其特征在于，所述后续的热处理工艺为多晶硅栅形成工艺中形成氧化膜的步骤，或者在源/漏注入工艺中的退火步骤，或者P,N双阱形成工艺中的退火步骤。
3.一种将权利要求1所述的方法在热处理工艺中的专用设备，其特征在于，包括：硅片固定装置，加热装置；其中，
所述硅片固定装置，用来将硅片水平夹持，并可将该硅片以硅片中心为轴进行旋转；
所述加热装置，设置在硅片上方，包括距硅片中心不同半径位置设置的多个加热柱，多个所述加热柱可根据其正下方的硅片上不同的氧化硅厚度，以不同的加热温度对硅片进行加热处理。
CN 201010272604 2010-08-27 2010-08-27 减少对准容差的方法及其在热处理工艺中的专用设备 Active CN102386132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201010272604 CN102386132B (zh) 2010-08-27 2010-08-27 减少对准容差的方法及其在热处理工艺中的专用设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201010272604 CN102386132B (zh) 2010-08-27 2010-08-27 减少对准容差的方法及其在热处理工艺中的专用设备

Publications (2)

Publication Number Publication Date
CN102386132A CN102386132A (zh) 2012-03-21
CN102386132B true CN102386132B (zh) 2013-10-30

Family

ID=45825412

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201010272604 Active CN102386132B (zh) 2010-08-27 2010-08-27 减少对准容差的方法及其在热处理工艺中的专用设备

Country Status (1)

Country Link
CN (1) CN102386132B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428277A (zh) * 2015-11-11 2016-03-23 武汉新芯集成电路制造有限公司 一种在闪存产品制造时提高硅片良率的方法
CN109698141A (zh) * 2018-12-27 2019-04-30 上海华力集成电路制造有限公司 一种提升栅氧厚度均匀性的方法
CN110631450B (zh) * 2019-09-10 2021-06-25 大同新成新材料股份有限公司 一种用于测量全钒液流电池电极碳毡厚度的装置及方法
CN113013236A (zh) * 2021-02-22 2021-06-22 上海华力集成电路制造有限公司 氮掺杂栅氧化层的形成工艺的监控方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0396369B1 (en) * 1989-05-05 1998-04-15 AT&T Corp. Semiconductor with filled-by-flow trench isolation
CN1206935A (zh) * 1997-07-25 1999-02-03 三星电子株式会社 利用复合氧化膜的槽式隔离法
JP2000208609A (ja) * 1999-01-11 2000-07-28 Samsung Electronics Co Ltd 半導体素子のトレンチ素子分離方法及びこれを用いた半導体素子
US6403446B1 (en) * 1998-07-31 2002-06-11 Hitachi, Ltd. Method for manufacturing semiconductor device
US6864150B2 (en) * 2003-03-06 2005-03-08 Silicon Integrated Systems Corp. Manufacturing method of shallow trench isolation
CN101123204A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 形成浅沟槽隔离结构的方法和浅沟槽隔离结构
CN101154617A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101640182A (zh) * 2008-07-31 2010-02-03 中芯国际集成电路制造(北京)有限公司 形成浅沟槽隔离结构的方法及半导体器件的制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030129839A1 (en) * 2002-01-04 2003-07-10 Shyh-Dar Lee Method of forming a liner in shallow trench isolation
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0396369B1 (en) * 1989-05-05 1998-04-15 AT&T Corp. Semiconductor with filled-by-flow trench isolation
CN1206935A (zh) * 1997-07-25 1999-02-03 三星电子株式会社 利用复合氧化膜的槽式隔离法
US6403446B1 (en) * 1998-07-31 2002-06-11 Hitachi, Ltd. Method for manufacturing semiconductor device
JP2000208609A (ja) * 1999-01-11 2000-07-28 Samsung Electronics Co Ltd 半導体素子のトレンチ素子分離方法及びこれを用いた半導体素子
US6864150B2 (en) * 2003-03-06 2005-03-08 Silicon Integrated Systems Corp. Manufacturing method of shallow trench isolation
CN101123204A (zh) * 2006-08-10 2008-02-13 中芯国际集成电路制造(上海)有限公司 形成浅沟槽隔离结构的方法和浅沟槽隔离结构
CN101154617A (zh) * 2006-09-30 2008-04-02 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的制造方法
CN101640182A (zh) * 2008-07-31 2010-02-03 中芯国际集成电路制造(北京)有限公司 形成浅沟槽隔离结构的方法及半导体器件的制造方法

Also Published As

Publication number Publication date
CN102386132A (zh) 2012-03-21

Similar Documents

Publication Publication Date Title
US9034771B1 (en) Cooling pedestal for dicing tape thermal management during plasma dicing
CN106716602B (zh) 在等离子体切割期间通过晶片框架支撑环冷却的切割胶带热管理
CN102386132B (zh) 减少对准容差的方法及其在热处理工艺中的专用设备
CN113964024B (zh) 半导体器件的制备方法
CN108110043A (zh) 晶圆弯曲度的优化方法
CN106684030A (zh) 浅沟槽隔离结构的制造方法
US20220301878A1 (en) Substrate thinning for a backside power distribution network
US7960225B1 (en) Method of controlling film thinning of semiconductor wafer for solid-state image sensing device
US10535573B2 (en) System and method for test key characterizing wafer processing state
KR20200008246A (ko) 기판 본딩용 진공척, 이를 포함하는 기판 본딩 장치 및 이를 이용한 기판 본딩 방법
JP2007208074A (ja) 半導体装置の製造方法
CN108231757B (zh) 一种半导体器件及其制造方法
CN105529322B (zh) 化学机械抛光工艺后光刻对准标记的制作方法
US11211285B2 (en) Method of producing bonded wafer and bonded wafer
CN104576539A (zh) 半导体结构形成方法
Greenwood et al. Micro-photoluminescence imaging of dislocation generation in 0.18 μm power semiconductor devices with deep trenches
CN113658880A (zh) 芯片键合应力的测量方法及芯片键合辅助结构
Angelopoulos et al. Manufacturing aspects of an ultra-thin chip technology
CN102468211B (zh) 浅沟槽隔离结构形成方法
US20130214392A1 (en) Methods of forming stepped isolation structures for semiconductor devices using a spacer technique
CN106158853A (zh) 一种集成电路结构及其制造方法、半导体器件
CN102738058B (zh) 有源区的形成方法和sti沟槽的形成方法
CN110034018A (zh) 半导体晶片的制造方法
JP2006261539A (ja) 半導体装置の製造方法
KR102587155B1 (ko) 국부 평탄화/토포그래피 조정을 위한 부위별 보상 에칭 백

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant after: Semiconductor Manufacturing International (Shanghai) Corporation

Applicant after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Applicant before: Semiconductor Manufacturing International (Shanghai) Corporation

C14 Grant of patent or utility model
GR01 Patent grant