CN105529322B - 化学机械抛光工艺后光刻对准标记的制作方法 - Google Patents

化学机械抛光工艺后光刻对准标记的制作方法 Download PDF

Info

Publication number
CN105529322B
CN105529322B CN201610065798.7A CN201610065798A CN105529322B CN 105529322 B CN105529322 B CN 105529322B CN 201610065798 A CN201610065798 A CN 201610065798A CN 105529322 B CN105529322 B CN 105529322B
Authority
CN
China
Prior art keywords
photoetching
alignment mark
layer
cmp process
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610065798.7A
Other languages
English (en)
Other versions
CN105529322A (zh
Inventor
李伟峰
王雷
王哲献
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201610065798.7A priority Critical patent/CN105529322B/zh
Publication of CN105529322A publication Critical patent/CN105529322A/zh
Application granted granted Critical
Publication of CN105529322B publication Critical patent/CN105529322B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Element Separation (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明公开了一种化学机械抛光工艺后光刻对准标记的制作方法，包括如下步骤：步骤1，利用化学机械抛光工艺将半导体集成电路中浅沟槽隔离形成的氧化层磨平至氮化层；步骤2，在半导体集成电路的氮化层表面形成光刻胶阻挡层，利用光刻、刻蚀在单元区域内形成注入工艺层，同时利用光刻和刻蚀工艺在光刻对准标记区域打开前层的光刻对准标记。本发明形成光刻对准标记的方法不需要单独增加直接打开光刻对准标记的工艺，而是利用单元区域中形成后道注入层所需的光刻、刻蚀工艺同时打开前层的光刻对准标记，不但可以获得良好的光刻对准标记，改善后续光刻工艺的对准精度，而且简化了制作工艺，降低了生产成本。

Description

化学机械抛光工艺后光刻对准标记的制作方法
技术领域
本发明涉及半导体集成电路制造工艺领域，特别涉及一种在化学机械抛光工艺后制作光刻对准标记的方法。
背景技术
为了使器件的性能更加优化，通常要求器件具有更加平坦的场域(Active Field,以下简称ACT)。在涉及浅沟槽隔离(Shallow Trench Isolation，以下简称STI)工艺的器件前段制程中，采用化学机械抛光(Chemical Mechanical Polishing,以下简称CMP)主要是将晶圆表面的氧化层磨平并停止在氮化硅层上。然而，采用一般工艺的CMP制程后晶圆表面仍然会有一些高低起伏的图案，如图1所示，而采用改进后的CMP(简称D-CMP)制程后，晶圆表面会十分平坦，如图2所述，虽然这种D-CMP工艺可以改善器件表面的平坦度，但是同时也给后续的光刻工艺造成了对准困难的问题。
众所周知，对准是评价光刻工艺好坏的一个重要指标，它会限制集成精度，因而会限制电路性能。光刻对准的精确度和光刻对准标记的好坏密切相关，而光刻对准标记的好坏直接取决于光刻对准标记本身的光波差(即对准标记的高低差)。因此，为了使CMP制程之后的光刻工艺有精确的对准，通常会再进行一次光刻、刻蚀工艺打开光刻对准标记的区域，可是这样就增加了产品的制造成本和时间，对生产者各方都是不愿意看到的情况。
发明内容
本发明要解决的技术问题是提供一种化学机械抛光工艺后光刻对准标记的制作方法，不但可以保证后续光刻工艺的精确对准，而且可以降低生产成本，缩短制造时间。
为解决上述技术问题，本发明提供了化学机械抛光工艺后光刻对准标记的制作方法，在半导体集成电路的单元区域进行光刻、刻蚀形成注入工艺层时，利用光刻和刻蚀在半导体集成电路的光刻对准标记区域打开前层的光刻对准标记。
进一步的改进是，上述制作方法包括如下步骤：
步骤1，利用化学机械抛光工艺将半导体集成电路中浅沟槽隔离形成的氧化层磨平至氮化层；
步骤2，在半导体集成电路的氮化层表面形成光刻胶阻挡层，利用光刻、刻蚀在单元区域内形成注入工艺层，同时利用光刻和刻蚀工艺在光刻对准标记区域打开前层的光刻对准标记。
进一步的改进是，步骤1中，在化学机械抛光后的半导体集成电路表面的氮化层上淀积氧化层，然后再进行步骤2，在氧化层上形成光刻胶阻挡层并进行光刻、刻蚀工艺。
进一步的改进是，步骤2之后，去除单元区域和光刻对准标记区域的氮化层，在半导体集成电路表面先淀积介质膜，再淀积多晶硅，形成后续光刻工艺使用的对准标记。
进一步的改进是，所述介质膜为氧化层-氮化层-氧化层。
进一步的改进是，所述化学机械抛光包括表面平坦化的CMP工艺、浅沟槽隔离的CMP工艺。
本发明形成光刻对准标记的方法不需要单独增加直接打开光刻对准标记的工艺，而是利用单元区域中形成后道注入层所需的光刻、刻蚀工艺来同时形成光刻对准标记，不但可以获得良好的光刻对准标记，改善后续光刻工艺的对准精度，而且简化了制作工艺，降低了生产成本。
附图说明
图1为现有的采用一般工艺的CMP制程后形成的样品图；
图2为现有的采用改进工艺的CMP制程后形成的样品图；
图3至图6为本发明的光刻对准标记制作方法中半导体集成电路的截面示意图，所述半导体集成电路包括单元区域、外围电路区域和光刻对准标记区域；
图7为图5圆圈处的样品图；
图8为图6圆圈处的样品图，也是本发明实施例最终的光刻对准标记的样品图。
具体实施方式
下面结合附图与具体实施方式对本发明作进一步详细的说明。
本发明提供的化学机械抛光工艺后光刻对准标记的制作方法是在半导体集成电路的单元区域进行光刻、刻蚀形成注入工艺层时，利用光刻和刻蚀工艺打开前层的光刻对准标记。
较佳的实施例中，制作方法的具体步骤如下：
步骤1，利用化学机械抛光工艺将半导体集成电路中浅沟槽隔离形成的氧化层5磨平至氮化层4；
如图3所示，半导体集成电路包括单元区域(cell)、外围电路区域(Peripheral)和光刻对准标记区域(PH Mark area)，其中衬底1上形成有衬垫氧化层2，衬垫氧化层2上形成有多晶硅层3，多晶硅层3上形成有氮化层4；
步骤2，再次淀积氧化层6，如图4所示；
步骤3，在氧化层6上形成光刻胶阻挡层7，制作注入工艺层，该注入工艺层首先需要利用光刻、刻蚀打开单元区域形成注入区，同时利用光刻和刻蚀工艺在光刻对准标记区域的沟槽位置打开前层的光刻对准标记，如图5所示，图中圆圈处的结构如图7所示。
上述步骤2中淀积氧化层6的工艺并非必需步骤，在实际工艺设计中可以根据需要采用或省略。
当然，在实际工艺设计中，还可以在步骤3之后，去除单元区域和光刻对准标记区域的氮化层4，然后在半导体集成电路表面先淀积介质膜8，再淀积多晶硅9，如图6所示，这样在光刻对准标记区域的沟槽位置也可以形成后续光刻工艺使用的对准标记，如图8所示。
进一步的改进是，所述介质膜8为氧化层-氮化层-氧化层。
上述制作光刻对准标记的方法在化学机械抛光工艺后实施，其中的化学机械抛光工艺可以但不局限于浅沟槽隔离中的CMP工艺，还可以是表面平坦化的CMP工艺。
本发明形成光刻对准标记的方法不需要保护半导体集成电路中的单元区域和外围电路区域而单独增加直接打开光刻对准标记的工艺，而是利用单元区域中形成后道注入层所需的光刻、刻蚀工艺来同时形成光刻对准标记，不但可以获得良好的光刻对准标记，改善后续光刻工艺的对准精度，而且简化了制作工艺，降低了生产成本。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (4)

1.一种化学机械抛光工艺后光刻对准标记的制作方法，其特征在于，在半导体集成电路的单元区域进行光刻、刻蚀形成注入工艺层时，利用光刻和刻蚀在半导体集成电路的光刻对准标记区域打开前层的光刻对准标记；
具体包括如下步骤：
步骤1，利用化学机械抛光工艺将半导体集成电路中浅沟槽隔离形成的氧化层磨平至氮化层；
步骤2，在半导体集成电路的氮化层表面形成光刻胶阻挡层，利用光刻、刻蚀在单元区域内形成注入工艺层，同时利用光刻和刻蚀工艺在光刻对准标记区域打开前层的光刻对准标记；
步骤3，去除单元区域和光刻对准标记区域的氮化层，在半导体集成电路表面先淀积介质膜，再淀积多晶硅，形成后续光刻工艺使用的对准标记。
2.根据权利要求1所述的化学机械抛光工艺后光刻对准标记的制作方法，其特征在于，步骤1中，在化学机械抛光后的半导体集成电路表面的氮化层上先淀积氧化层，然后再进行步骤2，在氧化层上形成光刻胶阻挡层并进行光刻、刻蚀工艺。
3.根据权利要求1所述的化学机械抛光工艺后光刻对准标记的制作方法，其特征在于，所述步骤3中的介质膜和多晶硅属于后续工艺的淀积层的两种，所述淀积层必须包含不透光的材质或者透光率小于单晶硅的材质。
4.根据权利要求1所述的化学机械抛光工艺后光刻对准标记的制作方法，其特征在于，所述化学机械抛光包括表面平坦化的CMP工艺、浅沟槽隔离的CMP工艺。
CN201610065798.7A 2016-01-29 2016-01-29 化学机械抛光工艺后光刻对准标记的制作方法 Active CN105529322B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610065798.7A CN105529322B (zh) 2016-01-29 2016-01-29 化学机械抛光工艺后光刻对准标记的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610065798.7A CN105529322B (zh) 2016-01-29 2016-01-29 化学机械抛光工艺后光刻对准标记的制作方法

Publications (2)

Publication Number Publication Date
CN105529322A CN105529322A (zh) 2016-04-27
CN105529322B true CN105529322B (zh) 2018-04-17

Family

ID=55771444

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610065798.7A Active CN105529322B (zh) 2016-01-29 2016-01-29 化学机械抛光工艺后光刻对准标记的制作方法

Country Status (1)

Country Link
CN (1) CN105529322B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106707697B (zh) * 2017-01-04 2018-10-26 上海华虹宏力半导体制造有限公司 芯片的图形尺寸检测方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923296A (zh) * 2009-06-17 2010-12-22 上海华虹Nec电子有限公司 Nvm器件制备中光刻对准记号的制备方法
CN104112670A (zh) * 2014-06-27 2014-10-22 杭州士兰集成电路有限公司 一种半导体器件及其制作方法
CN104766789A (zh) * 2015-03-31 2015-07-08 上海华虹宏力半导体制造有限公司 外延生长工艺方法
CN104882436A (zh) * 2015-03-31 2015-09-02 上海华虹宏力半导体制造有限公司 两次外延工艺中光刻对准标记的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101923296A (zh) * 2009-06-17 2010-12-22 上海华虹Nec电子有限公司 Nvm器件制备中光刻对准记号的制备方法
CN104112670A (zh) * 2014-06-27 2014-10-22 杭州士兰集成电路有限公司 一种半导体器件及其制作方法
CN104766789A (zh) * 2015-03-31 2015-07-08 上海华虹宏力半导体制造有限公司 外延生长工艺方法
CN104882436A (zh) * 2015-03-31 2015-09-02 上海华虹宏力半导体制造有限公司 两次外延工艺中光刻对准标记的制作方法

Also Published As

Publication number Publication date
CN105529322A (zh) 2016-04-27

Similar Documents

Publication Publication Date Title
US7427552B2 (en) Method for fabricating isolation structures for flash memory semiconductor devices
CN103050480B (zh) 硅片的背面图形化的工艺方法
US8383489B2 (en) SOI wafer and method for forming the same
JP2004529504A (ja) ダミーフィーチャを使用した集積回路素子の形成方法および構造。
CN106558529B (zh) 浅沟槽隔离方法
JP2009188196A (ja) 半導体装置及びその製造方法
CN107017161A (zh) 一种减小sti‑cmp过程中碟型凹陷的方法
US8822278B2 (en) Asymmetric FET formed through use of variable pitch gate for use as logic device and test structure
CN102543667B (zh) 硅片上被对准层图形的形成方法
KR100910462B1 (ko) 반도체 소자 및 그 제조 방법
CN102637590A (zh) 一种双应力薄膜的制备方法
CN105529322B (zh) 化学机械抛光工艺后光刻对准标记的制作方法
KR100514701B1 (ko) 반도체 타일링 구조 및 형성 방법
CN109545676A (zh) 半导体器件栅极高度平坦化方法
CN102386132B (zh) 减少对准容差的方法及其在热处理工艺中的专用设备
KR20080038535A (ko) 스택형 반도체 장치의 제조 방법
WO2017048531A1 (en) Substrate-transferred, deep trench isolation silicon-on-insulator (soi) semiconductor devices formed from bulk semiconductor wafers
KR100734325B1 (ko) 반도체 소자의 제조방법
US8557650B2 (en) Patterning a gate stack of a non-volatile memory (NVM) using a dummy gate stack
US20130214392A1 (en) Methods of forming stepped isolation structures for semiconductor devices using a spacer technique
CN100353518C (zh) 浅沟槽隔离工艺中化学机械抛光工艺窗口确定方法
US8921203B2 (en) Method of forming an integrated circuit having varying substrate depth
KR100828029B1 (ko) 스택형 반도체 장치의 제조 방법
CN103295894B (zh) 改善半导体器件不同区域关键尺寸差异的方法
US20240112904A1 (en) Plasma process uniformity by wafer back side doping

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant