CN104112670A - 一种半导体器件及其制作方法 - Google Patents

一种半导体器件及其制作方法 Download PDF

Info

Publication number
CN104112670A
CN104112670A CN201410304321.0A CN201410304321A CN104112670A CN 104112670 A CN104112670 A CN 104112670A CN 201410304321 A CN201410304321 A CN 201410304321A CN 104112670 A CN104112670 A CN 104112670A
Authority
CN
China
Prior art keywords
layer
semiconductor substrate
semiconductor device
doped region
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410304321.0A
Other languages
English (en)
Other versions
CN104112670B (zh
Inventor
杨彦涛
江宇雷
赵金波
袁家贵
崔小锋
赵学峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silan Integrated Circuit Co Ltd
Original Assignee
Hangzhou Silan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silan Integrated Circuit Co Ltd filed Critical Hangzhou Silan Integrated Circuit Co Ltd
Priority to CN201410304321.0A priority Critical patent/CN104112670B/zh
Publication of CN104112670A publication Critical patent/CN104112670A/zh
Application granted granted Critical
Publication of CN104112670B publication Critical patent/CN104112670B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Element Separation (AREA)
  • Recrystallisation Techniques (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

本发明提供一种半导体器件及其制作方法，包括：提供一半导体衬底，并在所述半导体衬底上形成一研磨停止层；刻蚀所述研磨停止层和部分厚度的半导体衬底，同时形成标记窗口和掺杂区沟槽；进行外延生长工艺形成外延层，所述外延层覆盖所述研磨停止层并填充所述标记窗口和掺杂区沟槽；进行化学机械研磨工艺，以暴露所述研磨停止层表面；以及去除所述研磨停止层，形成光刻标记和掺杂区。本发明利用一次光刻刻蚀工艺同时形成标记窗口和掺杂区沟槽，与现有技术相比减少了一次光刻刻蚀工艺，有利于简化工艺步骤，节省制造成本。

Description

一种半导体器件及其制作方法
技术领域
本发明属于集成电路制造技术领域，尤其涉及一种半导体器件及其制作方法。
背景技术
超结金属氧化物半导体场效应晶体管(Super-junction MOSFET，超结MOSFET)作为一种新型的功率器件，由于其特殊的纵向PN柱交替结构，具有更高的击穿电压和更低的导通电阻。
在超结N型MOSFET的制作工艺中，通常采用两种方法形成P型掺杂区：一种是多次光刻、P型注入和外延生长的方法，其特点是工艺简单，但由于需要执行多次光刻、注入和外延工艺，成本很高；另一种则是采用沟槽工艺形成P型掺杂区，即，在N型硅片上进行P型掺杂区刻蚀以形成沟槽(Trench)，之后采用P型外延工艺填充沟槽，从而形成P型掺杂区，其特点是成本很低，但工艺复杂，技术难度很大。
通常，采用沟槽工艺形成P型掺杂区时，在沟槽刻蚀前制作零层光刻标记窗口并填充该零层光刻标记窗口以形成零层光刻标记(Zero-Mask)，随后形成掺杂区沟槽并进行P型掺杂区的P型外延填槽。
下面结合图1A～1F对传统的超结MOSFET的零层光刻标记和掺杂区如P型掺杂区的形成方法进行详细描述。
如图1A所示，在N型的半导体衬底10上淀积第一介质层11。
如图1B所示，进行标记层的光刻刻蚀，选择性去除第一介质层11及其下方的部分半导体衬底10，形成零层光刻标记窗口10a。
如图1C所示，在已经形成零层光刻标记窗口10a的半导体衬底10上淀积第二介质层13，由于零层光刻标记窗口10a的存在以及淀积工艺的特点，零层光刻标记窗口10a上的第二介质层13具有一介质层窗口13a。
如图1D所示，进行P型掺杂区的光刻刻蚀，选择性去除P型掺杂区的第二介质层13、第一介质层11和部分半导体衬底10，形成掺杂区沟槽10b。
如图1E所示，进行P型掺杂区的P型外延填槽，外延层15覆盖第二介质层13并填充掺杂区沟槽10b。
如图1F所示，进行化学机械研磨(CMP)工艺，研磨去除半导体衬底10上的第一介质层11、第二介质层13和外延层15，形成零层光刻标记16a和P型掺杂区16b，后续光刻时采用零层光刻标记16a对位。
由上可知，现有工艺中标记层的光刻刻蚀只制作零层光刻标记窗口10a，即需要进行两次光刻及刻蚀工艺以分别形成零层光刻标记16a和P型掺杂区16b，步骤较多且制造成本较高。
发明内容
本发明的目的是解决现有的零层光刻标记与掺杂区的制作步骤较多且制造成本较高的问题。
为解决上述问题，本发明提供一种半导体器件的制作方法，包括：
提供一半导体衬底，并在所述半导体衬底上形成一研磨停止层；
刻蚀所述研磨停止层和部分厚度的半导体衬底，同时形成标记窗口和掺杂区沟槽；
进行外延生长工艺形成外延层，所述外延层覆盖所述研磨停止层并填充所述标记窗口和掺杂区沟槽；
进行化学机械研磨工艺，以暴露所述研磨停止层表面；以及
去除所述研磨停止层，形成光刻标记和掺杂区。
进一步的，所述研磨停止层是氮化硅、氮氧化物或多晶硅中的一种或者多种。
进一步的，刻蚀所述研磨停止层和部分厚度的半导体衬底时采用干法刻蚀工艺，刻蚀所述研磨停止层的过刻量大于100％。
进一步的，所述半导体器件是N型超结MOSFET，所述半导体衬底是N型半导体衬底，所述外延生长工艺是P型外延生长工艺。
更进一步的，所述P型外延生长工艺采用SiH2CL2、SiHCL3、SiCL4作为硅源，采用硼烷作为掺杂源。
进一步的，所述半导体器件是P型超结MOSFET，所述半导体衬底是P型半导体衬底，所述外延生长工艺是N型外延生长工艺。
进一步的，采用缓冲氢氟酸溶液去除所述研磨停止层。
进一步的，所述光刻标记和掺杂区的顶面与所述半导体衬底表面的高度差为
进一步的，进行化学机械研磨工艺之后、去除所述研磨停止层之前进行低温热氧生长工艺，所述低温热氧生长工艺的温度500～1000℃。
根据本发明的另一面，还提供一种半导体器件，采用如上所述的方法形成，所述半导体器件包括半导体衬底以及形成于所述半导体衬底中的光刻标记和掺杂区，所述光刻标记和掺杂区的顶面高于半导体衬底的表面。
本发明利用一次光刻刻蚀工艺同时形成标记窗口和掺杂区沟槽，再进行外延生长工艺形成外延层，然后进行化学机械研磨工艺暴露所述研磨停止层表面，并去除所述研磨停止层，从而形成光刻标记和掺杂区。与现有技术相比减少了一次光刻刻蚀工艺，有利于简化工艺步骤，节省制造成本。
附图说明
图1A～1F是现有技术的半导体器件的制作方法中的器件剖面结构示意图；
图2是本发明一实施例的半导体器件的制作方法的流程示意图；
图3A～3E本发明一实施例的半导体器件的制作方法中的器件剖面结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
请参见图2，本发明提供的半导体器件的制作方法，包括如下步骤：
S11、提供一半导体衬底，并在所述半导体衬底上形成一研磨停止层；
S12、刻蚀所述研磨停止层和部分厚度的半导体衬底，形成标记窗口和掺杂区沟槽；
S13、进行外延生长工艺形成外延层，所述外延层覆盖所述研磨停止层并填充所述标记窗口和掺杂区沟槽；
S14、进行化学机械研磨工艺，直至暴露所述研磨停止层表面；
S15、去除所述研磨停止层，形成光刻标记和掺杂区。
本发明利用一次光刻刻蚀工艺同时形成标记窗口和掺杂区沟槽，再进行外延生长工艺形成外延层，再进行化学机械研磨工艺，并去除所述研磨停止层，从而形成光刻标记和掺杂区。与现有技术相比，减少了一次光刻及刻蚀工艺，简化了工艺步骤，节省了制造成本。
下面结合图2和3A～3E对本发明实施例的半导体器件的制作方法进行更详细描述。其中，图2是本发明实施例的半导体器件的制作方法的流程示意图，图3A～3E本发明实施例的半导体器件的制作方法中的器件结构示意图。
如图3A所示，首先，执行步骤S11，提供半导体衬底30，并在所述半导体衬底30上形成一研磨停止层31。
其中，所述半导体衬底30可以是硅衬底、锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底或本领域技术人员公知的其他半导体材料衬底。本实施例中采用的是硅衬底。本实施例中采用的半导体衬底是形成功率器件常用的N型<100>晶向的硅衬底。所述研磨停止层31材料可以是氮化硅、氮氧化物或多晶硅中的一种或者多种。本实施例中，所述研磨停止层31材料为高温生长的二氧化硅，厚度为经研究发现，生长温度越高，生长的二氧化硅质量越高，化学机械研磨过程中阻值层作用越佳；此外，二氧化硅厚度越厚，化学机械研磨过程中阻值层作用越佳。
如图3B所示，接着，执行步骤S12，刻蚀所述研磨停止层31和半导体衬底30形成标记窗口30a和掺杂区沟槽30b。
具体地说，首先通过涂胶、曝光及显影工艺在研磨停止层31上形成图形化的光阻层，然后以所述图形化的光阻层为掩膜刻蚀研磨停止层31，随后刻蚀部分厚度的半导体衬底30，接着去除图形化的光阻层，形成标记窗口30a和掺杂区沟槽30b。其中，刻蚀研磨停止层31和和半导体衬底30时采用干法刻蚀工艺，优选方案中，刻蚀研磨停止层31时，干法刻蚀工艺保证标记窗口30a和掺杂区沟槽30b位置上的研磨停止层31去除干净，如果不刻蚀尽，后续刻蚀半导体衬底时易出现针刺异常。刻蚀研磨停止层31时较佳的过刻量大于100％。
在本实施例中，标记窗口30a和掺杂区沟槽30b形状相同，标记窗口30a和掺杂区沟槽30b的宽度W均为0.1～50μm，深度H均为0.1～100μm，沟槽倾斜度θ均为80～90度。
如图3C所示，接着，执行步骤S13，进行外延生长工艺形成外延层32，所述外延层32覆盖所述研磨停止层31并填充所述标记窗口30a和掺杂区沟槽30b。
所述P型外延生长是从沟槽底部开始呈V字型向沟槽顶部逐渐生长，最终使沟槽填满，沟槽顶部闭合，当沟槽内填充后，以研磨停止层为分界线，外延成横向生长。
可知，若形成N型超结MOSFET，采用N型半导体衬底，进行P型外延生长形成P型掺杂区，P型掺杂区作为NMOSFET的源(source)端；反之，若形成P型超结MOSFET，则采用的是P型半导体衬底，进行N型外延生长形成N型掺杂区，N型掺杂区作为NMOSFET的源(source)端。本实施例中，形成N型超结MOSFET，P型外延生长工艺采用SiH2CL2、SiHCL3、SiCL4等硅源，采用硼烷等掺杂源，采用硼烷掺杂可以使掺杂更均匀。进一步的，P型外延生长工艺中添加掺氯化氢，添加掺氯化氢的主要目的是使外延淀积速率降低。所述P型外延生长工艺的温度优选在600～1000度之间。
如图3D所示，接着，执行步骤S14，进行化学机械研磨工艺，直至暴露所述研磨停止层31表面时停止。具体的，所述化学机械研磨工艺中，研磨停止层31作为阻止层。根据CMP原理，采用SiO2为主的研磨液，通过调节碱性浓度等加工条件，可以使研磨时只研磨硅和多晶硅物质，研磨停止层31(本实施例是二氧化硅)不能研磨，当研磨到研磨停止层31时，由于二氧化硅的阻值作用，无法继续研磨下去，形成平坦化表面。
如图3E所示，最后，执行步骤S15，去除所述研磨停止层31，形成光刻标记32a和掺杂区32b。所述光刻标记32a作为零层光刻标记，后续半导体器件制作过程中的光刻均采用零层光刻标记。
优选方案中，采用湿法刻蚀的方式去除所述研磨停止层31，本实施例中采用缓冲氢氟酸(BOE)溶液去除所述研磨停止层31，如果腐蚀液中氢氟酸(HF)浓度大于20％，易出现残留异常。
如图3E所示，光刻标记32a和掺杂区32b的顶面高于所述半导体衬底30的表面，即均为凸起结构，所述光刻标记和掺杂区的顶面与所述半导体衬底表面存在高度差。
可知，如果研磨停止层31厚度较厚，光刻标记32a和掺杂区32相对于半导体衬底30的凸起高度即台阶高度h会越高。
本申请发明人反复实验发现，台阶高度h太低和太高都将导致光刻信号不佳，并且，台阶高度h越高则硅片平整度越差，在台阶差大的位置容易出现电压击穿。优选实施例中，台阶高度h在之间，既能保证较佳的光刻效果，又能保持相对理想的平整度。
在本发明一实施例中，如果台阶高度h超出预定值，可以在进行化学机械研磨工艺之后、去除所述研磨停止层31之前进行低温热氧生长，利用选择性氧化的特点，使台阶差变小即减小台阶高度h，所述低温热氧生长的温度优选是小于1000℃。
在本发明另一实施例中，为了减少台阶差带来的平整度问题，可以在后续的氧化层生长中采用高温携带氢气(H2)进行氧化的方法，可以使台阶拐角处变得缓和，有效减少局部电压击穿的风险。
需要说明的是，所述光刻标记32a可以与掺杂区32b一样均形成于器件区，所述光刻标记32a也可以形成于划片道上。
以上以形成N型超结MOSFET的P型掺杂区(P型硅结构或称P区)以及零层光刻标记为例进行了详细说明，然而应当认识到，本发明的方法还可以运用于其他具有沟槽工艺以及需形成光刻标记(对位标记)的半导体器件制作过程中，例如应用于其他功率MOSFET、大功率晶体管、IGBT和MEMS等产品中。
本发明虽然以较佳实施例公开如上，但其并不是用来限定权利要求，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (10)

1.一种半导体器件的制作方法，包括：
提供一半导体衬底，并在所述半导体衬底上形成一研磨停止层；
刻蚀所述研磨停止层和部分厚度的半导体衬底，同时形成标记窗口和掺杂区沟槽；
进行外延生长工艺形成外延层，所述外延层覆盖所述研磨停止层并填充所述标记窗口和掺杂区沟槽；
进行化学机械研磨工艺，以暴露所述研磨停止层表面；以及
去除所述研磨停止层，形成光刻标记和掺杂区。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述研磨停止层是氮化硅、氮氧化物或多晶硅中的一种或者多种。
3.如权利要求1所述的半导体器件的制作方法，其特征在于，刻蚀所述研磨停止层和部分厚度的半导体衬底时采用干法刻蚀工艺。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件是N型超结MOSFET，所述半导体衬底是N型半导体衬底，所述外延生长工艺是P型外延生长工艺。
5.如权利要求4所述的半导体器件的制作方法，其特征在于，所述P型外延生长工艺采用SiH2CL2、SiHCL3、SiCL4作为硅源，采用硼烷作为掺杂源。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，所述半导体器件是P型超结MOSFET，所述半导体衬底是P型半导体衬底，所述外延生长工艺是N型外延生长工艺。
7.如权利要求1所述的半导体器件的制作方法，其特征在于，采用缓冲氢氟酸溶液去除所述研磨停止层。
8.如权利要求1所述的半导体器件的制作方法，其特征在于，所述光刻标记和掺杂区的顶面与所述半导体衬底表面的高度差为
9.如权利要求1所述的半导体器件的制作方法，其特征在于，进行化学机械研磨工艺之后、去除所述研磨停止层之前进行低温热氧生长工艺，所述低温热氧生长工艺的温度为500～1000℃。
10.一种半导体器件，采用如权利要求1至9中任意一项所述的方法形成，其特征在于，包括半导体衬底以及形成于所述半导体衬底中的光刻标记和掺杂区，所述光刻标记和掺杂区的顶面高于所述半导体衬底的表面。
CN201410304321.0A 2014-06-27 2014-06-27 一种半导体器件及其制作方法 Active CN104112670B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410304321.0A CN104112670B (zh) 2014-06-27 2014-06-27 一种半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410304321.0A CN104112670B (zh) 2014-06-27 2014-06-27 一种半导体器件及其制作方法

Publications (2)

Publication Number Publication Date
CN104112670A true CN104112670A (zh) 2014-10-22
CN104112670B CN104112670B (zh) 2017-07-11

Family

ID=51709414

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410304321.0A Active CN104112670B (zh) 2014-06-27 2014-06-27 一种半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN104112670B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409349A (zh) * 2014-11-10 2015-03-11 成都士兰半导体制造有限公司 沟槽器件的制作方法
CN104599972A (zh) * 2014-12-19 2015-05-06 成都士兰半导体制造有限公司 一种半导体器件及其形成方法
CN105529322A (zh) * 2016-01-29 2016-04-27 上海华虹宏力半导体制造有限公司 化学机械抛光工艺后光刻对准标记的制作方法
CN109545774A (zh) * 2018-11-21 2019-03-29 德淮半导体有限公司 半导体器件及其形成方法
CN111540672A (zh) * 2020-06-22 2020-08-14 中芯集成电路制造(绍兴)有限公司 超结器件的制造方法及超结器件
CN112599500A (zh) * 2020-12-15 2021-04-02 长江存储科技有限责任公司 半导体器件及其制备方法
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072398A1 (en) * 2005-09-29 2007-03-29 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment
WO2007040255A1 (ja) * 2005-10-06 2007-04-12 Sumco Corporation 半導体基板およびその製造方法
JP2007201499A (ja) * 2007-04-06 2007-08-09 Denso Corp 半導体基板およびその製造方法
CN102254827A (zh) * 2010-05-20 2011-11-23 富士电机株式会社 制造超结半导体器件的方法
CN102479699A (zh) * 2010-11-25 2012-05-30 上海华虹Nec电子有限公司 超级结半导体器件结构的制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070072398A1 (en) * 2005-09-29 2007-03-29 Denso Corporation Method for manufacturing semiconductor device and epitaxial growth equipment
WO2007040255A1 (ja) * 2005-10-06 2007-04-12 Sumco Corporation 半導体基板およびその製造方法
JP2007201499A (ja) * 2007-04-06 2007-08-09 Denso Corp 半導体基板およびその製造方法
CN102254827A (zh) * 2010-05-20 2011-11-23 富士电机株式会社 制造超结半导体器件的方法
CN102479699A (zh) * 2010-11-25 2012-05-30 上海华虹Nec电子有限公司 超级结半导体器件结构的制作方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104409349A (zh) * 2014-11-10 2015-03-11 成都士兰半导体制造有限公司 沟槽器件的制作方法
CN104409349B (zh) * 2014-11-10 2018-06-26 成都士兰半导体制造有限公司 沟槽器件的制作方法
CN104599972A (zh) * 2014-12-19 2015-05-06 成都士兰半导体制造有限公司 一种半导体器件及其形成方法
CN105529322A (zh) * 2016-01-29 2016-04-27 上海华虹宏力半导体制造有限公司 化学机械抛光工艺后光刻对准标记的制作方法
CN105529322B (zh) * 2016-01-29 2018-04-17 上海华虹宏力半导体制造有限公司 化学机械抛光工艺后光刻对准标记的制作方法
CN109545774A (zh) * 2018-11-21 2019-03-29 德淮半导体有限公司 半导体器件及其形成方法
CN111540672A (zh) * 2020-06-22 2020-08-14 中芯集成电路制造(绍兴)有限公司 超结器件的制造方法及超结器件
CN112599500A (zh) * 2020-12-15 2021-04-02 长江存储科技有限责任公司 半导体器件及其制备方法
CN112614823A (zh) * 2020-12-15 2021-04-06 长江存储科技有限责任公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN104112670B (zh) 2017-07-11

Similar Documents

Publication Publication Date Title
CN104112670A (zh) 一种半导体器件及其制作方法
US9306019B2 (en) Integrated circuits with nanowires and methods of manufacturing the same
US9324717B2 (en) High mobility transistors
US8575013B2 (en) Replacement gate fabrication methods
US9059002B2 (en) Non-merged epitaxially grown MOSFET devices
US9362176B2 (en) Uniform exposed raised structures for non-planar semiconductor devices
US9324792B1 (en) FinFET including varied fin height
US9543407B2 (en) Low-K spacer for RMG finFET formation
US9837268B2 (en) Raised fin structures and methods of fabrication
WO2010079543A1 (ja) 半導体素子の製造方法
US9659826B2 (en) Asymmetric source/drain depths
CN103137445B (zh) 形成Finfet掺杂鳍状物的方法
US9620589B2 (en) Integrated circuits and methods of fabrication thereof
US9324868B2 (en) Epitaxial growth of silicon for FinFETS with non-rectangular cross-sections
US9953861B2 (en) Semiconductor device having a shallow trench isolation structure and methods of forming the same
US9431528B2 (en) Lithographic stack excluding SiARC and method of using same
CN104409349B (zh) 沟槽器件的制作方法
US9230822B1 (en) Uniform gate height for mixed-type non-planar semiconductor devices
US9142640B1 (en) Containment structure for epitaxial growth in non-planar semiconductor structure
US8329551B2 (en) Semiconductor device substrate with embedded stress region, and related fabrication methods
CN105161414B (zh) 栅极硬掩模层的去除方法
CN103972103A (zh) 增加光刻对准的栅极分离方法
CN104409348A (zh) 沟槽器件的制作方法
CN108074819A (zh) 环栅型鳍式场效应晶体管及其制作方法
CN104752168A (zh) 一种去除鳍式场效应晶体管中掺磷碳化硅薄膜缺陷的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant