CN112614823A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN112614823A CN112614823A CN202011474796.6A CN202011474796A CN112614823A CN 112614823 A CN112614823 A CN 112614823A CN 202011474796 A CN202011474796 A CN 202011474796A CN 112614823 A CN112614823 A CN 112614823A
- Authority
- CN
- China
- Prior art keywords
- substrate
- layer
- stacked structure
- forming
- mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims description 38
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 239000000463 material Substances 0.000 claims abstract description 47
- 238000011049 filling Methods 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 27
- 239000000126 substance Substances 0.000 claims abstract description 20
- 238000000227 grinding Methods 0.000 claims abstract description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 238000005498 polishing Methods 0.000 claims description 17
- 239000000945 filler Substances 0.000 claims description 12
- 150000004767 nitrides Chemical class 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 238000007254 oxidation reaction Methods 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 abstract description 6
- 238000002360 preparation method Methods 0.000 abstract description 6
- 239000007788 liquid Substances 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 102
- 239000012212 insulator Substances 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000000877 morphologic effect Effects 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 235000012239 silicon dioxide Nutrition 0.000 description 3
- 239000000377 silicon dioxide Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
Abstract
该发明涉及一种半导体器件及其制备方法，用于制备存储器器件，包括以下步骤：提供衬底；在所述衬底表面挖设标记槽，所述标记槽深入至所述衬底内部；在所述标记槽内形成填充材料层，从而形成零层标记，且进行化学机械研磨时使用的研磨液对所述填充材料层的刻蚀速率低于预设值；在所述衬底表面形成堆叠结构，所述堆叠结构用于形成底栅，所述堆叠结构覆盖所述零层标记；在所述堆叠结构表面挖设隔离槽，所述隔离槽用于隔断将要在所述堆叠结构上形成的相邻两底栅。
Description
技术领域
本发明涉及芯片生产领域，具体涉及一种半导体器件及其制备方法。
背景技术
在制备存储器器件的过程中，通常会在底层衬底上形成一个用于标记位置的零层标记，用于作为后续形成在该底层衬底上形成的各种器件层的位置参考标准。所述零层标记由形成在底层衬底的标记槽和填充物构成，且所述标记槽内的填充物的光学参数已知，这样，可以通过光线的折射、反射等来确定一些器件层相对于所述底层衬底的对齐情况。
目前，在形成存储器器件的过程中，经常会发生零层标记的毁损，这直接影响了器件层与零层标记对齐时的成功率，最终也会影响到存储器器件的制备良率。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，能够降低零层标记在形成存储器器件的过程中发生毁损的几率，从而间接提升所述存储器器件的制备良率。
为了解决上述技术问题，以下提供了一种半导体器件的制备方法，用于制备存储器器件，包括以下步骤：提供衬底；在所述衬底表面挖设标记槽，所述标记槽深入至所述衬底内部；在所述标记槽内形成填充材料层，从而形成零层标记，且进行化学机械研磨时使用的研磨液对所述填充材料层的刻蚀速率低于预设值；在所述衬底表面形成堆叠结构，所述堆叠结构用于形成底栅，所述堆叠结构覆盖所述零层标记；在所述堆叠结构表面挖设隔离槽，所述隔离槽用于隔断将要在所述堆叠结构上形成的相邻两底栅。
可选的，所述堆叠结构包括从所述衬底上表面向上依次设置的第一氧化物层和第一氮化物层。
可选的，形成所述第一氧化物层时，采用硅热氧化工艺形成所述第一氧化物层。
可选的，所述标记槽具有倒梯形轮廓，下底面深入至所述衬底表面至少一预设深度。
可选的，还包括以下步骤：在所述隔离槽内填充氧化物。
可选的，在所述堆叠结构表面挖设隔离槽后，还包括以下步骤：对所述堆叠结构上表面进行化学机械研磨，使所述堆叠结构上表面平整。
可选的，在对所述堆叠结构上表面进行化学机械研磨前，还包括以下步骤：在所述堆叠结构上表面形成缓冲结构，用于供化学机械研磨时的找平。
可选的，所述缓冲结构包括：第二氧化物层，形成于所述堆叠结构上表面。
可选的，所述填充材料层包括氧化硅层，在形成所述填充材料层时，包括以下步骤：在所述标记槽内沉积氧化硅层，直至所述氧化硅层覆盖至所述衬底上表面；研磨所述氧化硅层，直至所述衬底上表面外露。
为了解决上述问题，以下还提供了一种半导体器件，包括：衬底；标记槽，形成于所述衬底上表面，并深入至所述衬底内；填充材料层，形成于所述标记槽内，用于形成零层标记。
进一步，所述标记槽具有倒梯形轮廓，并深入至所述衬底表面至少一预设深度。
进一步，所述填充材料层为氧化物层。
进一步，所述填充材料层的上表面与所述衬底的上表面平齐。
为了解决上述问题，以下还提供了一种用于形成存储器的半导体器件，包括所述半导体器件，还包括：堆叠结构，形成于所述衬底表面，用于形成底栅，所述堆叠结构覆盖所述填充材料层的上表面；隔离槽，形成于所述堆叠结构表面，并暴露所述衬底上表面，用于隔断相邻两底栅。
进一步，所述堆叠结构包括从所述衬底上表面向上依次设置的第一氧化物层和第一氮化物层。
进一步，在所述堆叠结构上表面形成有缓冲结构，所述缓冲结构覆盖所述堆叠结构上表面且填充所述隔离槽，所述缓冲结构用于供化学机械研磨时的找平。
进一步，所述缓冲结构为一层或者多层
本发明的半导体器件及其形成方法，在形成所述堆叠结构之前就填充好所述标记槽，这样，在刻蚀所述堆叠结构，以隔开相邻两底栅时，不会对标记槽内的填充物造成影响，从而不会造成标记槽内的结构的形态毁损，保证了半导体器件的制备良率。
附图说明
图1为本发明的一种具体实施方式中所述半导体器件的形成方法的步骤流程示意图。
图2至图8为本发明的一种具体实施方式中所述形成方法的各步骤对应的结构示意图。
具体实施方式
研究发现，在形成存储器器件的过程中发生零层标记的毁损的原因是，现有技术中，在形成存储器器件时，要先在衬底表面形成做底栅要用的材料层，然后再在所述材料层内形成隔离槽，以隔开以后预备形成的底栅。在形成底栅的过程中，由构成所述底栅的材料层沉积到所述标记槽内构成所述零层标记，在对所述材料层进行化学机械研磨找平时，所述标记槽内填充的材料层也会被用于研磨液腐蚀道，导致所述标记槽内填充的材料层厚度、形状有变，发生毁损，影响定位。
以下结合附图和具体实施方式对本发明提出的一种半导体器件及其制备方法作进一步详细说明。
请参阅图1至图8，其中图1为本发明的一种具体实施方式中所述半导体器件的形成方法的步骤流程示意图，图2至图8为本发明的一种具体实施方式中所述形成方法的各步骤对应的结构示意图。
在该具体实施方式中，提供了一种半导体器件的制备方法，包括以下步骤：S41提供衬底100，此处请参阅图2；S42在所述衬底100表面挖设标记槽1021，所述标记槽1021深入至所述衬底100内部，此处请参阅图3；S43在所述标记槽1021内形成填充材料层201，从而形成零层标记102，此处可参考图4；S44在所述衬底100表面形成堆叠结构200，所述堆叠结构200用于形成底栅，所述堆叠结构200覆盖所述零层标记102，此处请参阅图5；S45在所述堆叠结构200表面挖设隔离槽101，所述隔离槽101用于隔断将要在所述堆叠结构200上形成的相邻两底栅，此处可参阅图6。
在一种具体实施方式中，所述衬底100包括硅衬底、绝缘体上硅衬底100、绝缘体上锗衬底、锗衬底等中的至少一种。
在该具体实施方式中，所述零层标记102可以用来标记位置，以便后续形成在所述衬底100表面的各种材料层找准位置。在该具体实施方式中，由于先制备好了所述零层标记102，之后在零层标记102的基础上形成所述堆叠结构200，用于形成底栅，因此形成底栅用的各个材料层不会形成到所述标记槽1021内。通过选择所述填充材料层201的材料，来使得所述填充材料层201与所述堆叠结构200具有不同的刻蚀选择比，所述填充材料层201不会在所述堆叠结构200被研磨或者被刻蚀的时候，被所述刻蚀液、刻蚀气体或研磨液中的任意一种所影响，造成形态的毁损，从而影响后续形成在所述衬底100表面的材料层的对齐。
在一种具体实施方式中，所述堆叠结构200包括从所述衬底100上表面向上依次设置的第一氧化物层202和第一氮化物层203。在使用所述制备方法制备存储器时，所述第一氧化物层202的厚度范围为150至200埃，如180埃，所述第一氮化物层203的厚度为350到400埃，如370埃。
在一种具体实施方式中，所述第一氧化物层202包括二氧化硅层，采用硅热氧化工艺形成所述第一氧化物层202。具体的，采用硅与含有氧化物质的气体，例如水汽和氧气，在高温下进行化学反应，在所述衬底100的表面产生一层致密的二氧化硅薄膜，作为所述第一氧化物层202。
在一种具体实施方式中，使用硅热氧化工艺生成二氧化硅层时，厚度一般在几十埃到上万埃之间。所述硅热氧化工艺包括干氧氧化、水汽氧化和湿氧氧化等，可根据需要选择所需的硅热氧化工艺来制备所述第一氧化物层202。
在一种具体实施方式中，所述填充材料层201包括氧化硅层，在形成所述填充材料层201时，包括以下步骤：在所述标记槽1021内沉积氧化硅层，直至所述氧化硅层覆盖至所述衬底100上表面；研磨所述氧化硅层，直至所述衬底100上表面外露。其中，所述填充材料层201的上表面与所述衬底的上表面平齐。
在一些具体实施方式中，在所述第一氧化物层202为氧化硅层时，也可以不研磨在形成所述填充材料层201时覆盖至所述衬底100上表面的所述氧化硅层，直接在所述氧化硅层上表面继续沉积氧化硅，构成所述堆叠结构200的第一氧化硅层即可。
在一种具体实施方式中，所述标记槽1021具有倒梯形轮廓，且所述标记槽1021的下底面深入至所述衬底100表面至少一预设深度。在一种具体实施方式中，可根据需要设置所述预设深度，并且，可根据需要设置所述标记槽1021的上底面和下底面之间的差值。在一些具体实施方式中，该差值应该尽量大，并且所述标记槽1021的深度可以比较深，以使后续化学机械研磨后形成的零层光刻对准标记具有较高的清晰度。
在一种具体实施方式中，通过干法刻蚀工艺或湿法刻蚀工艺中的至少一种，在所述衬底100表面形成所述标记槽1021。
在一种具体实施方式中，还包括以下步骤：在所述隔离槽101内填充氧化物，所述氧化物可以起到隔离的作用。实际上，也可根据需要在所述隔离槽101内填充其他的材料，以实现两个底栅之间的电性隔离。这一步可以参考图7。
在一种具体实施方式中，在所述堆叠结构200表面挖设隔离槽101后，还包括以下步骤：对所述堆叠结构200上表面进行化学机械研磨，使所述堆叠结构200上表面平整。这是为了便于后续的工艺制程中对该半导体器件的加工，此处请参阅图8。
为了防止所述堆叠结构200被过度研磨，导致所述堆叠结构200的厚度达不到制备底栅的要求，在一种具体实施方式中，在对所述堆叠结构200上表面进行化学机械研磨前，还包括以下步骤：在所述堆叠结构200上表面形成缓冲结构204，用于供化学机械研磨时的找平，此处可参阅图7。
在一种具体实施方式中，所述缓冲结构204包括：第二氧化物层，形成于所述堆叠结构200上表面。所述第一203氮化物层可以作为所述第二氧化物层被研磨时的停止层，防止在进行化学机械研磨的时候，所述第二氧化物层被研磨的太多，导致影响到下方的堆叠结构200，从而影响后续形成的底栅的性能。
请看图7，所述堆叠结构与所述隔离槽对应的区域会有凹槽，在对所述缓冲结构204进行化学机械研磨时，由于所述凹槽的存在，所述堆叠结构200中的各个材料层也可能发生毁损，因此，在一种具体实施方式中，形成足够厚度的缓冲结构204有利于防止对所述缓冲结构204进行化学机械研磨时毁损所述堆叠结构200中的各个材料层。
在一种具体实施方式中，所述缓冲结构204还可以为多层结构，例如氧化物层与氮化物的组合层。
在一种具体实施方式中，可以在隔离槽101内填充氧化物时，将氧化物同时形成到所述堆叠结构200的上表面，这样，用来填充所述隔离槽101的氧化物也可以作为所述缓冲结构204来使用。
在该具体实施方式中，还提供了一种半导体器件，请参阅图4，所述半导体器件包括：衬底100；标记槽1021，形成于所述衬底100上表面，并深入至所述衬底100内；填充材料层201，形成于所述标记槽1021内，用于形成零层标记201。
在一种具体实施方式中，所述衬底100包括硅衬底、绝缘体上硅衬底100、绝缘体上锗衬底、锗衬底等中的至少一种。所述填充材料层201为氧化物层。所述填充材料层的上表面与所述衬底100的上表面平齐。
所述标记槽1021具有倒梯形轮廓，并深入至所述衬底100表面至少一预设深度。在一种具体实施方式中，可根据需要设置所述预设深度，并且，可根据需要设置所述标记槽1021的上底面和下底面之间的差值。在一些具体实施方式中，该差值应该尽量大，并且所述标记槽1021的深度可以比较深，以使后续化学机械研磨后形成的零层光刻对准标记具有较高的清晰度。
由于所述衬底100内形成了填充材料层201，因此在所述衬底100上表面形成覆盖所述填充材料层201上表面的、用于形成底栅的堆叠结构200时，所述堆叠结构200就不会形成到所述标记槽1021内部，不会由于后续对所述堆叠结构200的处理导致所述标记槽1021内部的填充物的形态结构被破坏，因此避免了由于标记槽1021内部的填充物的形态结构被破坏而造成的器件层与底层衬底100的错位。在该具体实施方式中，还提供了一种采用上述制备方法制备的用于形成存储器的半导体器件。请参阅图8，所述用于形成存储器的半导体器件包括上述半导体器件，还包括：堆叠结构200，形成于所述衬底100表面，用于形成底栅，所述堆叠结构200覆盖所述填充材料层201的上表面；隔离槽101，形成于所述堆叠结构200表面，并暴露所述衬底100上表面，用于隔断相邻两底栅。在一种具体实施方式中，所述堆叠结构200包括从所述衬底100上表面向上依次设置的第一氧化物层202和第一氮化物层203。在使用所述制备方法制备存储器时，所述第一氧化物层202的厚度范围为150至200埃，如180埃，所述第一氮化物层203的厚度为350到400埃，如370埃。
在所述堆叠结构上表面形成有缓冲结构204，所述缓冲结构204覆盖所述堆叠结构上表面且填充所述隔离槽101，所述缓冲结构204用于供化学机械研磨时的找平。进一步，所述缓冲结构204为一层或者多层，在本具体实施方式中，所述缓冲结构204为单层结构，例如，氧化硅单层结构，在其他具体实施方式中，所述缓冲结构204还可以为多层结构，例如氧化物层与氮化物的组合层。
在该具体实施方式中，所述堆叠结构200形成于所述衬底100表面，所述标记槽1021内形成有填充材料层201，在形成所述堆叠结构200时，不会形成至所述标记槽1021内部，造成后续的化学机械研磨过程中所述标记槽1021内的填充材料被研磨液所腐蚀，能够有效保护所述标记槽1021内填充材料的形状，从而保证形成器件层时器件层与底层的衬底100之间的对齐。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (17)
1.一种半导体器件的制备方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底表面挖设标记槽，所述标记槽深入至所述衬底内部；
在所述标记槽内形成填充材料层，从而形成零层标记；
在所述衬底表面形成堆叠结构，所述堆叠结构用于形成底栅，所述堆叠结构覆盖所述零层标记；
在所述堆叠结构表面挖设隔离槽，所述隔离槽用于隔断将要在所述堆叠结构上形成的相邻两底栅。
2.根据权利要求1所述的制备方法，其特征在于，所述堆叠结构包括从所述衬底上表面向上依次设置的第一氧化物层和第一氮化物层。
3.根据权利要求1所述的制备方法，其特征在于，形成所述第一氧化物层时，采用硅热氧化工艺形成所述第一氧化物层。
4.根据权利要求1所述的制备方法，其特征在于，所述标记槽具有倒梯形轮廓，并深入至所述衬底表面至少一预设深度。
5.根据权利要求1所述的制备方法，其特征在于，还包括以下步骤：
在所述隔离槽内填充氧化物。
6.根据权利要求1所述的制备方法，其特征在于，在所述堆叠结构表面挖设隔离槽后，还包括以下步骤：
对所述堆叠结构上表面进行化学机械研磨，使所述堆叠结构上表面平整。
7.根据权利要求1所述的制备方法，其特征在于，在对所述堆叠结构上表面进行化学机械研磨前，还包括以下步骤：
在所述堆叠结构上表面形成缓冲结构，用于供化学机械研磨时的找平。
8.根据权利要求7所述的制备方法，其特征在于，所述缓冲结构包括：
第二氧化物层，形成于所述堆叠结构上表面。
9.根据权利要求1所述的制备方法，其特征在于，所述填充材料层包括氧化硅层，在形成所述填充材料层时，包括以下步骤：
在所述标记槽内沉积氧化硅层，直至所述氧化硅层覆盖至所述衬底上表面；
研磨所述氧化硅层，直至所述衬底上表面外露。
10.一种半导体器件，其特征在于，包括：
衬底；
标记槽，形成于所述衬底上表面，并深入至所述衬底内；
填充材料层，形成于所述标记槽内，用于形成零层标记。
11.根据权利要求10所述的半导体器件，其特征在于，所述标记槽具有倒梯形轮廓，并深入至所述衬底表面至少一预设深度。
12.根据权利要求10所述的半导体器件，其特征在于，所述填充材料层为氧化物层。
13.根据权利要求10所述的半导体器件，其特征在于，所述填充材料层的上表面与所述衬底的上表面平齐。
14.一种用于形成存储器的半导体器件，其特征在于，包括如权利要求10所述的半导体器件，还包括：
堆叠结构，形成于所述衬底表面，用于形成底栅，所述堆叠结构覆盖所述填充材料层的上表面；
隔离槽，形成于所述堆叠结构表面，并暴露所述衬底上表面，用于隔断相邻两底栅。
15.根据权利要求14所述的用于形成存储器的半导体器件，其特征在于，所述堆叠结构包括从所述衬底上表面向上依次设置的第一氧化物层和第一氮化物层。
16.根据权利要求14所述的用于形成存储器的半导体器件，其特征在于，在所述堆叠结构上表面形成有缓冲结构，所述缓冲结构覆盖所述堆叠结构上表面且填充所述隔离槽，所述缓冲结构用于供化学机械研磨时的找平。
17.根据权利要求16所述的用于形成存储器的半导体器件，其特征在于，所述缓冲结构为一层或者多层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011474796.6A CN112614823A (zh) | 2020-12-15 | 2020-12-15 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011474796.6A CN112614823A (zh) | 2020-12-15 | 2020-12-15 | 半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112614823A true CN112614823A (zh) | 2021-04-06 |
Family
ID=75234122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011474796.6A Pending CN112614823A (zh) | 2020-12-15 | 2020-12-15 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112614823A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114678383A (zh) * | 2022-04-25 | 2022-06-28 | 福建华佳彩有限公司 | 一种改善金属残留的tft阵列基板结构及其制造方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136662A (en) * | 1999-05-13 | 2000-10-24 | Lsi Logic Corporation | Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same |
| CN102376531A (zh) * | 2010-08-12 | 2012-03-14 | 上海华虹Nec电子有限公司 | 提高外延填充和cmp研磨后光刻标记信号的方法 |
| CN102420214A (zh) * | 2010-09-25 | 2012-04-18 | 中芯国际集成电路制造(上海)有限公司 | 形成强化对准标记的方法以及半导体器件 |
| CN102891079A (zh) * | 2012-09-17 | 2013-01-23 | 上海华力微电子有限公司 | 一种零层对准标记的补刻蚀方法 |
| CN102956617A (zh) * | 2011-08-31 | 2013-03-06 | 上海华虹Nec电子有限公司 | 零层光刻对准标记的制造方法 |
| CN104112670A (zh) * | 2014-06-27 | 2014-10-22 | 杭州士兰集成电路有限公司 | 一种半导体器件及其制作方法 |
| CN105244261A (zh) * | 2014-06-18 | 2016-01-13 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
| CN111146209A (zh) * | 2019-12-25 | 2020-05-12 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN111211130A (zh) * | 2020-01-16 | 2020-05-29 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN111403389A (zh) * | 2020-03-18 | 2020-07-10 | 长江存储科技有限责任公司 | 三维存储器件结构及形成方法 |
-
2020
- 2020-12-15 CN CN202011474796.6A patent/CN112614823A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6136662A (en) * | 1999-05-13 | 2000-10-24 | Lsi Logic Corporation | Semiconductor wafer having a layer-to-layer alignment mark and method for fabricating the same |
| CN102376531A (zh) * | 2010-08-12 | 2012-03-14 | 上海华虹Nec电子有限公司 | 提高外延填充和cmp研磨后光刻标记信号的方法 |
| CN102420214A (zh) * | 2010-09-25 | 2012-04-18 | 中芯国际集成电路制造(上海)有限公司 | 形成强化对准标记的方法以及半导体器件 |
| CN102956617A (zh) * | 2011-08-31 | 2013-03-06 | 上海华虹Nec电子有限公司 | 零层光刻对准标记的制造方法 |
| CN102891079A (zh) * | 2012-09-17 | 2013-01-23 | 上海华力微电子有限公司 | 一种零层对准标记的补刻蚀方法 |
| CN105244261A (zh) * | 2014-06-18 | 2016-01-13 | 上海华力微电子有限公司 | 半导体器件的制备方法 |
| CN104112670A (zh) * | 2014-06-27 | 2014-10-22 | 杭州士兰集成电路有限公司 | 一种半导体器件及其制作方法 |
| CN111146209A (zh) * | 2019-12-25 | 2020-05-12 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN111211130A (zh) * | 2020-01-16 | 2020-05-29 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN111403389A (zh) * | 2020-03-18 | 2020-07-10 | 长江存储科技有限责任公司 | 三维存储器件结构及形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114678383A (zh) * | 2022-04-25 | 2022-06-28 | 福建华佳彩有限公司 | 一种改善金属残留的tft阵列基板结构及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100424850C (zh) | 浅沟槽隔离结构的制造方法以及半导体结构 | |
| CN105074924B (zh) | 包含wisx的半导体装置及其制造方法 | |
| CN102150253B (zh) | 自对准沟槽的形成方法 | |
| CN109244075A (zh) | 3d存储器件的制造方法 | |
| JP5187546B2 (ja) | 不揮発性メモリ素子の製造方法 | |
| US10784152B2 (en) | Method of making an interconnection between wafers after wafer level stacking, based on 3D-IC technology | |
| US7429520B2 (en) | Methods for forming trench isolation | |
| CN107564914A (zh) | 一种3d nand存储器件及其制备方法 | |
| CN108615733B (zh) | 半导体结构及其形成方法 | |
| CN109244076A (zh) | 3d存储器件 | |
| CN101989566B (zh) | 半导体器件和闪存器件的制作方法 | |
| CN112614823A (zh) | 半导体器件及其制备方法 | |
| US7795110B2 (en) | Trench isolation type semiconductor device which prevents a recess from being formed in a field region and method of fabricating the same | |
| CN101399228A (zh) | 半导体器件及其制造方法 | |
| US6667221B2 (en) | Method of manufacturing semiconductor device | |
| JP2005286256A (ja) | 半導体装置及びその製造方法 | |
| CN112599500A (zh) | 半导体器件及其制备方法 | |
| KR100305144B1 (ko) | 반도체장치의 ｓｔｉ형 소자분리막 형성방법 | |
| KR100558201B1 (ko) | 포토 정렬키 및 포토 정렬키를 포함하는 반도체 소자 제조방법 | |
| US20050136619A1 (en) | Semiconductor devices and methods of forming a trench in a semiconductor device | |
| KR100292387B1 (ko) | 반도체소자분리를위한트랜치제조방법 | |
| KR100632034B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US20240112948A1 (en) | Semiconductor device and method having deep trench isolation | |
| KR20100077617A (ko) | 티타늄질화막 형성 방법 및 그를 이용한 매립게이트 제조 방법 | |
| TWI388033B (zh) | 具有隔離結構之非揮發性記憶體及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210406 |